当前位置：文档之家 › 第二章 微处理器与系统结构2PPT课件

第二章 微处理器与系统结构2PPT课件

  • 格式：ppt
  • 大小：2.08 MB
  • 文档页数：18

下载文档原格式

  / 18

合集下载

第二章--微处理器PPT课件

第二章--微处理器PPT课件

第一节 微型计算机的组成及工作原理
微处 理器
8086/ 8088
存储器 RAM
存储器 ROM
I/O 接口
外围Байду номын сангаас备
地址总线AB 控制总线CB 数据总线DB
系统总线 或三总线
图 2.1 微型计算机的组成
2.1.1 CPU的基本概念和组成
微处理器(机)简称CPU，是用来实现运算和控制功 能的部件，由运算器、 控制器和寄存器 3 部分组成。 1) 运算器用于完成数据的算术和逻辑运算。 2) 寄存器用来暂存参加运算的操作数和运算结果。 3) 控制器由指令寄存器、指令译码器和控制电路组成。 指令是一组二进制编码信息，主要包括两个内容： (1)告诉计算机进行什么操作； (2)指出操作数或操作数地址。 (3) 控制电路根据指令的要求向微型机各部件发出 一系列相应的控制信息，使它们协调有序地工作。
段寄存器在使用中应注意：
（1）在编写汇编语言源程序时，应按上述 规定将程序的各个部分放在规定的段内。
2.2.3 输入/输出设备及其接口电路 输入/输出(缩写为I/O)设备统称外部设备，是微
型计算机的重要组成部分。输入设备的任务是将程序、 原始数据及现场信息以计算机所能识别的形式送到计
算机中，供计算机自动计算或处理用。 微型机中常 用的输入设备包括键盘、鼠标器、 数字化仪、扫描 仪、A/D转换器等。输出设备的任务是将计算机的计 算和处理结果或回答信号以人能识别的各种形式表示
总线接口部件 （BIU)
8086微处理器逻辑框图：分EU与BIU两部分：
执行部件（EU):由ALU、通用寄存器组、状态寄 存器及操作控制器电路组成。 总线接口部件(BIU):由专用寄存器、指令队列 缓冲器、地址加法器等功能部件组成。形成对 外总线，与存储器、I/O接口电路进行数据传输。

微机原理第二章 微处理器与系统结构-2

微机原理第二章 微处理器与系统结构-2

MN/MX
• 接＋5V:最小模式，单处理器系统
– 所有的总线控制信号都由8086产生
• 接GND:最大模式，多处理器系统
– 8087协处理器：数值运算
GND
– 8089输入输出协处理器
AD14 AD13
AD1 AD0 NMI INTR CLK GND
……. …….
1
40
2
39
3
38
37
36
35
34
29
14
28
15
27
16
26
17
25
18
24
23 19
22
20
21
VCC
AD15
A16/S3 A17/S4 A18/S5 A19/S6
BHE/S7
MN/MX
RD
HOLD(RQ/GT0) HLDA(RQ/GT1)
WR(LOCK) M/IO(S2)
DT/R(S1)
DEN(S0)
ALE(QS0)
INTA(QS1)
被读的字节 被忽略的字节
被忽略的字节 被读的字节 被读的字低位 被读的字高位
...
从奇数地址读字
...
...
00000H 00001H
0000FH
03000H 30 31
03002H 32 33 34
03005H 35 03006H CD
AB 03008H 41 03009H 78 0300AH 56
TEST READY RESET
BHE/S7:总线高字节有效/状态输出信号
• T1:BHE（Bus High Enable）
=0,表示高8位数据线D15~D8有效,数据为16位(如 果低8位数据也有效的话)

84第二章 微处理器与系统结构PPT课件

84第二章 微处理器与系统结构PPT课件

物理地址：存储器的绝对地址（20位的实际地址）， 范围从00000H～FFFFFH , 是由CPU访问存储器时由地址总线发出的地址。
存储器管理：将程序中逻辑地址转移为物理地址的机构。
第12页
2020/10/30
补充：
微机原理与接口技术
物理地址的形成
15
0 210
段基址
0000
15
0
偏移地址
基址加法器
第9页
2020/10/30
补充：
20位物理地址形成
微机原理与接口技术
物理地址： 在1M字节存储器里，每个存储单元都有一个唯一的20位地 址作为该存储单元的物理地址。
CPU访问存储器时，必须先确定所要访问的存储单元的物 理地址才能取出（或存入）该单元中的内容。
20位物理地址形成：由16位段地址和16位偏移地址组成。
15
+
0
16位段地址
0000
15
0
16位偏移地址
19
0
20位物理地址
第11页
2020/10/30
补充：
逻辑地址与物理地址
微机原理与接口技术
逻辑地址与物理地址概念
逻辑地址与物理地址概念如下页图所示。
逻辑地址：由段基址和段内偏移地址组成的地址， 段基址和段内偏移地址都是16位的无符号二进制数，
在程序设计时使用。
19
0
物理地址
逻辑地址与物理地址
段基址
2000H
20000H
逻
辑
段内偏移地址
......
地
5F62H
址
25F60H
25F61H
25F62H
25F63H

第2章 微处理器及其体系结构PPT课件

第2章 微处理器及其体系结构PPT课件
说明：对8086/8088来说，EU完全一样
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
17
执行部件(Execution Unit—EU)
EU主要完成两种类型的操作： ①算术运算和逻辑运算(由算术逻辑单元ALU完成)； ②按指令的寻址方式计算出16位的偏移地址，并将它 送到BIU(总线接口部件)中，形成20位的实际地址。
8086CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
9
CPU 图片
广西大学 机械工程学 院
现代CPU
2020/7/31
第二章 8086/8088微处理器及其体系结构
10
CPU图片
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
11
12
一、8086/8088CPU的编程结构
1、8086/8088CPU的内部结构 2、8086/8088CPU的寄存器结构
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构
13
1、8086/8088CPU的内部结构
8086/8088CPU内部结构基本相同,有20条外部 地址总线，可以寻址1M内存空间；
8086CPU的内部和外部数据总线均是16位，是 典型的16位微处理器；
8088CPU内部数据总线是16位，外部数据总线 是8位，所以被称为准16位微处理器。
8088CPU指令队列是4个字节，8086是6个字节。
广西大学 机械工程学 院
2020/7/31
第二章 8086/8088微处理器及其体系结构

第二章 微型计算机结构与微处理器PPT课件

第二章 微型计算机结构与微处理器PPT课件

4. 段寄存器
2.2
四个专门的段寄存器，用来保存段地址。
CS代码段寄存器，用来存放当前正在运行的程序代码所 在段的段基址，而下一条将要执行的指令的偏移地址则由 IP提供。
DS数据段寄存器，存放当前使用数据所在数据段的段基 址。
SS堆栈段寄存器，存放当前栈的段基址。
ES附加段寄存器，存放当前使用的附加数据段的段基址。
1. 总线接口单元 （BIU）
2.2
总线接口单元负责从内存取指令送到指令队列， 也对I/O接口进行读写操作。
各部分组成：
（1）4个16位段地址寄存器。代码段寄存器CS（Code Segment）；数 据段寄存器DS（Data Segment）；堆栈段寄存器SS（Stack Segment）； 附加段寄存器ES（Extra Segment）。
2.1
微 处 理 器
系 统 总 线
存储器
地址总线AB 数据总线DB 控制总线CB
I/O接口 I/O设备
图2-1 微型计算机的结构
2.1
一、微型计算机的外部结构
CPU、存储器、外围接口与设备、系统总线。
系统总线： 地址总线（Address Bus） 数据总线（Data Bus） 控制总线（Control Bus）
三、8086 CPU的引脚功能
2.2
1. 数据总线和地址总线 2. 控制信号线 3. 电源、地、时钟等
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI CLK INTR GND
BIU
取指1
取指2
取指3
取指4
取指5
取指6
……

第2章 微处理器结构PPT课件

第2章 微处理器结构PPT课件
如：在串操作类指令中，被处理的数据串的地址偏 置由SI给出，处理后的结果数据串的地址偏置 由DI给出。
现在不必完全理解，以后会详细展开
第2章：（3）指针寄存器
指针寄存器用于寻址内存堆栈内的数据
SP为堆栈指针寄存器（Stack Pointer）,指示 堆栈段栈顶的位置（偏移地址） B位P于为区堆基域栈址堆，段指采栈中针用（的寄“St一存先ac个器进k）数（后据是B出a区主”se基存或址P中“o的一后in偏个t进e移r特先）地殊出，址的”存放
第2章
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
第2章：微处理器结构-教学重点
微处理器的内部功能结构 8088/8086的寄存器结构 存储器组织 8088/8086引脚信号和总线形成 8088的总线操作时序
AX： AH AL BX： BH BL CX： CH CL DX： DH DL
第2章：（1）数据寄存器
AX称为累加器（Accumulator）
使用频度最高。用于算术、逻辑运算以及与外设传送信 息等
BX称为基址寄存器（Base address Register）
常用做存放存储器地址
CX称为计数器（Counter）
在8080与8085以及标准的8位微处理器中，程序 的执行是由取指和执行指令的循环来完成，在每条 指令执行完后，CPU必须等到下一条指令取出后才 能执行。它的工作顺序如图2-2所示。
取 指 执 行 取 指 执 行 取 指 执 行 …
时 间
图2-2 一般8位机的执行方式
Intel 8086 CPU完成一条指令的操作可以分成 两个主要阶段：取指阶段和执行阶段。

第二章微处理器PPT课件


感谢您的关注！
2.2 CUP的工作模式和引脚信号
8086有40个个引脚，采用 双列直.8086有40插式封装， 引脚信号的分布如图所示。 8086引脚信号分为三类，即基 本引脚信号、最小工作模式信 号和最大工作模式信号。
GND A D 14 A D 13 A D 12 A D 11 A D 10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NM I IN T R CLK GND
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8 9
88008866
33 32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
22
20
21
VCC（ 5V）
A D 15
A 16/S 3
A 17/S 4 A 18/S 5
A 19/S 6
B H E /S 7
M N /M X RD H O L D （ R Q /G T 0） H L D A （ R Q /G T 1） W R （ LOCK） M /IO （ S 2） D T /R （ S 1） D EN （ S0） A LE （ Q S0） IN T A （ Q S 1）
1
0
从偶地址读/写一个字节
AD7~AD0
一个总线周期
0
1
从奇地址读/写一个字节
AD15~AD8
一个总线周期
1
1

02 微处理器-82页PPT文档资料

微机）
电子科技大学
微机系统原理与接口技术8086Βιβλιοθήκη 2.2.1 8086CPU
通用寄存器
AX AH AL BX BH BL CX CH CL DX DH DL
SP BP DI
执总 行线 部接 件口 EU 部
件 BIU
20位地 地址加法器 址总线
CS
IP
16
DS 暂存器 位
SS
数
ES
据
总
总 线
总 控线
图
电子科技大学
微处理器标识
微机系统原理与接口技术
电子科技大学
微处理器
微机系统原理与接口技术
电子科技大学
微机系统原理与接口技术
2.2 8086微处理器结构
INTEL78年推出（79年推出8088 ） 4万多个晶体管(8088为2.9万个晶体管) 时钟频率4.77MHZ 数据线16位（8088的数据线8位） 地址线20位 40脚DIP封装 81年推出Personal Computer（个人计算机、
IP 指令指针 FLAG 标志寄存器
控制寄存器组
CS 代码段寄存器
DS 数据段寄存器 SS 堆栈段寄存器
段寄存器组
ES 附加段寄存器
电子科技大学
微机系统原理与接口技术
8086的通用寄存器
16位 88
AX AHAXAL 累加器(Accumulator) BX BHBXBL 基址寄存器(Base) CX CHCXCL 计数寄存器(Count) DX DHDXDL 数据寄存器(Data)
SS：Stack Segment Register堆栈段寄存器，指 示当前程序所用之堆栈位于的存储器区域
ES：Extra Segment Register附加段寄存器，指 示当前程序所用之数据位于的另外存储器区域， 在字符串操作中常用到
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

AD15~AD0
A19~A16 AD15~AD0
16位数据 20位地址
时序部件
• 时钟系统
– –
脉时冲钟源 启： 停逻辑2.5G主频的CPU，时钟周期是多少？
• 脉冲分配器
– 产生一系列节拍、脉冲，每个节拍和脉冲信号指挥机 器完成一个微操作
• 时钟周期T 机器周期M 指令周期IC
指令周期
M1
M2
Mn
48 00
00010H 00011H
0001FH
00010H 00011H
0001FH
00010H 00011H 00012H
0001FH
00010H 00011H 00012H
0001FH
RD读选通信号
• 三态，输出信号
• RD=0表示读数据
• 由M/IO决定读内存还是读I/O设备
MN/MX
RD
HOLD(RQ/GT0) HLDA(RQ/GT1)
WR(LOCK) M/IO(S2)
DT/R(S1)
DEN(S0)
ALE(QS0)
INTA(QS1)
TEST READY RESET
...
...
00000H 00001H 0000FH
F0000H FE05BH FFFF0H
FFFFFH
DEN(S0)
ALE(QS0)
INTA(QS1)
TEST READY RESET
BHE/S7:总线高字节有效/状态输出信号
• T1:BHE（Bus High Enable）
=0,表示高8位数据线D15~D8有效,数据为16位(如 果低8位数据也有效的话)
=1,表示高8位数据线D15~D8无效,数据为8位
偶地址存储体 CS
BHE
A0
读字节或从偶数地址读字
00000H 00001H
0000FH
...
...
...
03000H 30 31
03002H 32 33 34
03005H 35 03006H CD
AB 03008H 41 03009H 78 0300AH 56
被读的字节 被忽略的字节
被忽略的字节 被读的字节 被读的字低位 被读的字高位
• T2~T4:S7
GND AD14 AD13
AD1 AD0 NMI INTR CLK GND
……. …….
1
40
2
39
3
38
37
36
35
34
33
32
31 30
29
14
28
15
27
16
26
17
25
18
24
23
19
22
20
21
VCC
AD15
A16/S3 A17/S4 A18/S5 A19/S6
BHE/S7
BHE A0
0
0
D15~D8
34 72
MOV AX,[0010]
D7~D0
48
AX=7234H
1
0
34
D15~D8
72
MOV AL,[0010]
48
D7~D0
AL=34H
34
0
1
D15~D8
72H
72
MOV AX,[0011]
D7~D0
48 00
AX=4872H
34
D15~D8
72
1
0
D7~D0
48H
T1 T2 T3 Tw Tw T4 T1
地址和数据线复用
A19~A16 AD15~AD0
20位地址 T1
中断/段寄存器 中断/段寄存器 中断/段寄存器
低位高阻
写的数据 T2
读/写的数据 CPU读数据
T3
T4
地址/状态复用线
• A19/S6~A16/S3
– 在T1周期用作地址线的高4位
– 其它周期用来表示中断允许状态和段寄存器
...
...
00000H 00001H
0000FH
03000H 00 01
03002H 02 03 04 05
03006H CD AB
03008H 41 03009H 00 0300AH 78
56
...
...
存储体和数据总线的连接方式
数据总线高8位 D15~D8
数据总线低8位 D7~D0
奇地址存储体 CS
...
从奇数地址读字
...
...
00000H 00001H
0000FH
03000H 30 31
03002H 32 33 34
03005H 35 03006H CD
AB 03008H 41 03009H 78 0300AH 56
...
被忽略的字节 被读的字低位 被读的字高位 被忽略的字节
...
BHE和A0配合使用
GND AD14 AD13
AD1 AD0 NMI INTR CLK GND
……. …….
8086的引脚
1
40
2
39
3
38
37
36
35
34
33
32
31 30
29
14
28
15
27
16
26
17 18
25 24 23
19
22
20
21
VCC
AD15 A16/S3 A17/S4 A18/S5 A19/S6
BD(RQ/GT0) HLDA(RQ/GT1)
WR(LOCK) M/IO(S2)
DT/R(S1) DEN(S0)
ALE(QS0) INTA(QS1)
TEST READY RESET
地址/数据信号线
• AD15~AD0
– 双向 – 三态 – 地址输出 – 数据输入/输出
• A19~A16
T1 T2 T3 T1 T2 T3 T4
T1 T2 T3
总线周期
标准总线周期（机器周期）
T1 T2 T3 T4
插入等待状态TW后的总线周期
T1 T2 T3 Tw Tw T4
插入等待状态TW后的总线周期
下一个总线周期
T1 T2 T3 Tw Tw T4 TI TI T1 T2 T3 Tw T4
T1:发送地址 T2:准备状态 T3:读/写数据 T4:结束,CPU读 TW：等待状态 TI：空闲状态
3
38
37
36
35
34
33
32
31 30
29
14
28
15
27
16
26
17
25
18
24
23 19
22
20
21
VCC
AD15
A16/S3 A17/S4 A18/S5 A19/S6
BHE/S7
MN/MX
RD
HOLD(RQ/GT0) HLDA(RQ/GT1)
WR(LOCK) M/IO(S2)
DT/R(S1)
...
存储器的组织
DS=0300H
NUM DB 0,1,2,3,4,5
WORD_1 DW ABCDH
CHAR_1 DB A
Char_2 db 0h
WORD_2 DW 5678H
WORD_3 DW 7786H WORD_2 DW 5678H WORD_3 DW 7786H WORD_2 DW 5678H WORD_3 DW 7786H
• S6：＝0表示CPU占用总线
• S5：＝IF
– ＝1表示允许可屏蔽的中断发生 GND
– ＝0表示禁止可屏蔽的中断发生 AD14
AD13
• S4 S3
意义
0 0 正在使用ES
0 1 正在使用SS
1 0 正在使用CS
1 1 正在使用DS
AD1
AD0
NMI
INTR
CLK
GND
……. …….
1
40
2
39