下载文档原格式
实验一 用原理图输入方法设计8位全加器1．实验目的和要求本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。
其目的是通过一个8位全加器的设计熟悉EDA 软件进行电子线路设计的详细流程。
学会对实验板上的FPGA/CPLD 进行编程下载，硬件验证自己的设计项目。
2．实验原理1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor 为同或符合，相同为1，不同为0）来实现。
先设计底层文件：半加器，再设计顶层文件全加器。
（1） 半加器的设计：半加器表达式：进位：co=a and b 和：so=a xnor ( not b )半加器原理图如下：（2） 全加器的设计: 全加器原理图如下：3．主要仪器设备（实验用的软硬件环境）实验的硬件环境是：微机I113coa sob101010110001100co so b a notxnor2and2I113ain coutcout ain binsumcinbin sumcinf_adderor2af e du3u2u1b acco soB co soBh_adder A h_adderAEDA实验开发系统 ZY11EDA13BE并口延长线，JTAG延长线实验的软件环境是：MAX+plus 10.24．操作方法与实验步骤●按照4.1 节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。
●建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真、硬件测试。
5．实验内容及实验数据记录1．设计半加器：用原理图输入的方法输入一个半加器的逻辑图，如图所示：然后在assign里头的device里头根据试验箱的芯片设置Decices，接着就设置输入输出荧脚的输入端和输出端，设置如表1所示：表1.半加器引脚端口设置引脚名称设置端口ain input Pin=45bin input Pin=46co output Pin=19so output Pin=24 然后Save，名称为h_add.gdf，再save & Compile。
8位可控加减法电路设计logisim的源码在Logisim中设计8位可控加减法电路的源码Logisim是一款功能强大的数字逻辑电路仿真软件，在本文中，我们将使用Logisim来设计一个8位可控加减法电路的源码。
此电路能够接收两个8位的二进制数，并根据一个控制信号来选择加法或减法运算。
我们将详细讲解设计思路，并提供完整的源码。
首先，我们需要了解8位加减法电路的基本原理。
在二进制加法中，我们使用全加器来进行每一位的相加操作。
而在二进制减法中，我们需要借位操作，即从上一位借一位。
因此，我们需要在电路中加入一个标志位，来表示是否进行借位操作。
接下来，我们进入Logisim软件，创建一个新的电路文件。
我们将会用到输入端口、输出端口、全加器和标志位等组件。
在Logisim中，这些组件可以通过点击"工具箱"中的相应图标来添加到电路中。
然后，我们需要添加两个8位输入端口，分别用于输入被加数和加数。
同样地，我们还需要添加一个1位输入端口，用于输入控制信号，以选择加法或减法运算。
最后，我们添加一个9位输出端口，用于输出运算结果和标志位。
接下来，我们将使用全加器来设计并实现8位的加法器。
首先，我们需要使用8个全加器分别对每一位进行加法运算。
每个全加器由三个输入和两个输出构成，分别为输入位、被加数位和进位位，以及输出位和进位输出位。
我们将使用门电路来实现全加器的功能。
在Logisim中，我们可以在工具箱中找到门电路的相关组件，如AND门和XOR门。
我们需要依次连接这些门电路组件，来构建一个全加器。
为了方便起见，我们可以先绘制一个全加器的单元电路，然后将其复制并连续地连接起来，形成一个8位加法器。
对于减法运算，我们需要使用补码的方式进行计算。
我们可以通过将减数取反并加1来得到减法的结果。
为了实现这一功能，我们需要对减数进行取反操作，并添加一个加法器。
在加法器后面，我们添加一个标志位来判断是否进行借位操作。
8位移位寄存器的设计1.设计原理：8位移位寄存器由8个D触发器组成，每个触发器都有一个数据输入端和一个时钟输入端。
在时钟上升沿到达时，将数据输入端的值传递到输出端，同时由上一个触发器的输出端传递给下一个触发器的输入端。
这样，在每个时钟周期内，数据会从寄存器的一端移动到寄存器的另一端。
2.功能：-数据存储：将输入的8位数据存储在寄存器中。
-数据移位：可以将寄存器中的数据向左或向右移动一位。
-数据传输：可以将寄存器中的数据传递给其他元件或模块。
3.设计步骤：设计一个8位移位寄存器的步骤如下：1)确定需要的数据输入和输出端口数量和类型。
2)选择合适的D触发器，每个触发器都有一个数据输入端D和一个控制输入端CLK。
3)将8个D触发器按照顺序连接起来，每个触发器的输出端连接到下一个触发器的输入端，形成一个移位寄存器。
4)定义时钟信号的激活边沿（上升沿或下降沿）。
5)设计时钟信号的生成电路，以便控制数据的移位操作。
6)连接数据输入端口和时钟信号的生成电路到移位寄存器的各个触发器。
7)连接数据输出端口到移位寄存器最后一个触发器的输出端。
4.应用：-数据缓存：将来自外部设备的数据存储在寄存器中，然后按需传递给其他模块。
-数据传输：通过移位寄存器将数据从一个模块传递到另一个模块，以实现数据通信。
-时序操作：通过移位寄存器来生成时序信号，控制其他模块的状态和行为。
-数据处理：通过移位寄存器将数据进行移位、旋转、倒序等操作，并输出结果。
-逻辑运算：通过移位寄存器将数据进行逻辑与、逻辑或、逻辑异或等操作。
总结：8位移位寄存器是一种常见且实用的数字逻辑元件，用于存储和移动8位二进制数据。
通过8个D触发器的组合，可以实现数据的存储、移位和传输等功能。
在数字电子系统中，8位移位寄存器被广泛应用于数据缓存、数据传输、时序操作、数据处理和逻辑运算等场景。
设计和理解8位移位寄存器对于数字电子系统的开发和优化是非常重要的。
UT-1208RS-485HUB 八口集线器（）产品说明书一、产品概述：UT-1208RS-485RS-485(HUB)115.2KBPS RS-4851500W 2500V (Lighting)ESD RS-485RS-485RS-4851200UT-1208RS-485HUB RS-4852500V RS-485RS-485UT-1208RS-485HUB RS-485是一款内部采用双核、无休（不间断工作）的设计，专为解决复杂电磁场环境下大系统要求而设计的总线分割集线器。
该产品支持传输速率最高达，为了保证数据通讯的安全可靠，接口端采用光电隔离技术，防止雷击浪涌引入转换器及设备，内置的光电隔离器及浪涌保护电路，能够提供的隔离电压，可以有效地抑制闪电和，同时可以有效的防止雷击和共地干扰，供电采用外接开关电源供电，安全可靠，非常适合户外工程应用。
在工作模式，采用的判别电路能够自动感知数据流方向，并且自动的切换使能控制电路，轻松解决收发转换时延问题。
接口传输距离大于米、性能稳定。
广泛用于高速公路收费系统，道路监控系统及电力采集系统中，是一款性能卓越，价格优良的数据接口转换产品。
提供星型总线连接。
各端口都具有短路、开路保护。
光电隔离，用户可以轻易改善总线结构，分割网段，提高通信可靠性。
当雷击或者设备故障产生时，出现问题的网段将被隔离，以确保其他网段的正常工作。
这一性能大大提高了现有网络的可靠性，有效缩短了网络的维护时间。
合理的利用可以助您设计出独特的高可靠的系统。
2RS-232C 5PIN 1-3RS-4855PIN 4-53462500VRMS 500VDC.DC/DC 7300BPS-115.2K8RS-23215KV ESD RS-4851500W 90-5115,200-300BPS 10210mmX130mmx33mm11-40C 85C 5%95%、电气接口：接口为接线端子脚接口为接线端子脚、传输介质：双绞线或屏蔽线、工作方式：异步半双工、隔离度：隔离电压连续隔离模块、传输速率：、保护等级：接口±保护接口每线的雷击浪涌保护、传输距离：公里（）、尺寸：、使用环境：到，相对湿度为到５、信号指示：十一个信号指示灯电源（ＰＷＲ）、发送（ＴＸＤ）、接收（ＲＸＤ）、故障（Ｅ１－Ｅ８）三、产品面板及信号指示：UT-12081115PIN RS-485RS-23283PIN 的前面板共有个指示灯，后面板有个接线端子为、输入端，个接线端子共八个口为光电隔离输出端。
智能自扫描键盘扩展芯片简介SN7326是一款带智能自扫描的键盘扩展芯片，支持8×8键盘矩阵应用。
按下/松开按键的动作都将被编码成8-bit 的数据存入按键缓存器中。
主控器件可通过I2C 串行总线读取按键缓存器，从而获知按键动作。
SN7326具有避免按键抖动产生错误键值的去抖功能。
有按键操作的时候，中断输出引脚会置低。
当键盘区没有活动时，SN7326将自动进入低功耗的待机模式。
SN7326的工作电压在2.4V~5.5V ，使用QFN-24(4mm × 4mm)封装。
特性● 2.4V 到5.5V 的工作电压 ● 400kHz 的I2C 串行接口 ● 自动进行按键去抖● 低至0.3μA （典型值V CC = 3.3V ）的待机电流 ● 可工作在-40°C 到 +125°C 的温度范围内 ● QFN-24(4mm × 4mm)封装应用● 全键盘手机● 掌上电脑、游戏机和其他掌上电子设备典型应用电路图100kF4.7k4.7k4.7k1920222318249DD100kF图1 典型应用电路图注意：8个OD 端口无论是否使用都必须连接100k Ω的上拉电阻，否则会影响芯片正常工作。
引脚结构引脚描述引脚号引脚名描述1~4，14~17 PP0~PP7 输出端口。
5~8，10~13 OD0~OD7 输入端口。
9 GND接地。
18 AD0地址引脚。
19 SCLI2C串行时钟线。
20 SDAI2C串行数据线。
21 VCC电源电压输入。
22 INTB中断输出，低电平有效。
23 RSTB复位输入，低电平有效。
24 AD1地址引脚。
散热片接地。
供应信息产品型号封装形式包装规格工作温度范围SN7326A424E QFN-24 2500片/盘 -40°C ~ +125°C SN7326 □□□□环保代码E：无铅引脚代码24：24引脚封装形式4：QFN，4mm × 4mm温度代码A：汽车级标准，-40°C ~ +125°C绝对最大额定范围供电电压，V CC ---------------------------------------------------------------------------------------------------------- -0.3V ~ +6.0V引脚电压（除PP0–PP7口）-------------------------------------------------------------------------------------------- -0.3V ~ +6.0VPP0–PP7引脚电压 ----------------------------------------------------------------------------------------------- -0.3V ~ V CC+0.3VSDA漏电流------------------------------------------------------------------------------------------------------------------------- 10mAINTB漏电流------------------------------------------------------------------------------------------------------------------------ 10mA最大结温度，T JMAX --------------------------------------------------------------------------------------------------------------- 150°C工作温度范围，T A --------------------------------------------------------------------------------------------------- -40°C ~ +125°C存储温度范围，T STG ------------------------------------------------------------------------------------------------- –65°C ~ +150°CESD (HBM) -------------------------------------------------------------------------------------------------------------------------- 4kV如果器件工作条件超过上述各项极限值，可能对器件造成永久性损坏。
基于单片机的扩展8个输入端口的设计一、引言单片机是一种集成电路，具有处理和控制功能。
它在各个领域中得到广泛应用，使得人们的生活更加方便和智能化。
扩展输入端口是在单片机的基础上，通过外部电路来扩展输入的数量，从而满足更多的需求。
本文将详细介绍基于单片机的扩展8个输入端口的设计。
二、设计原理1.单片机基本原理单片机是由中央处理器、存储器、输入/输出接口和时钟电路等组成。
它通过输入接口接收外部信号，并通过处理器进行相关的计算和判断，最后通过输出接口将结果反馈给外部设备。
2.扩展输入端口原理通过添加外部电路，将外部的输入信号转换为单片机可以处理的信号格式。
常见的扩展输入端口电路包括开关电路、传感器电路等。
通过这些电路，可以将外部的输入信号通过中间转换装置，如模数转换器等，转换成单片机可以处理的数字信号。
三、设计实施1.硬件设计本设计采用与IC喷墨打印机中常用的扩展输入端口设计电路。
该电路采用74LS138译码器芯片，共8个输入端口。
其引脚接法如下：-输入端口：将外部输入信号通过触发器输入至74LS138译码器的3个地址输入端口，将其他2个地址输入引脚接地。
-使能端口：使用其中一个地址输入引脚作为使能端口，接单片机的使能端口。
-输出端口：将74LS138译码器的3个输出端口接至单片机的GPIO端口，实现将输入信号通过单片机处理后的输出。
2.软件设计本设计采用C语言进行单片机编程，以ATmega328P为例。
设计的软件主要包括以下几个方面：-初始化：对单片机的GPIO端口进行初始化，设置为输入端口。
- 读取输入信号：通过GPIO端口读取外部输入信号，判断外部输入信号的状态（高电平or低电平）。
-信号处理：根据读取到的输入信号，进行相关的计算和判断，例如闹钟设置等。
-输出处理结果：将处理的结果通过GPIO端口输出，例如驱动LED灯亮起。
四、实验测试与结果分析通过实验，可以验证扩展输入端口的设计是否成功。
将8个外部输入信号接入扩展输入端口，通过程序读取外部输入信号的状态，并进行相应的处理，最后将处理结果通过单片机的输出端口输出。
第7章习题答案1．通常8031给用户提供的I/O口有哪几个？为什么？答案：MCS-51系列单片机虽然有4个8位I/O口P0、P1、P2、P3，但4个I/O口实际应用时，并不能全部留给用户作系统的I/O口。
因为当单片机在外部扩展了程序存储器、数据存储器时，就要用P0和P2口作为地址/数据总线，而留给用户使用的I/O口只有P1口和一部分P3口。
(不做系统扩展，都可以用作I/O口)2．在MCS-51单片机应用系统中，外接程序存储器和数据存储器的地址空间允许重叠而不会发生冲突，为什么？外部I/O接口地址是否允许与存储器地址重叠？为什么？答案：因为单片机访问外部程序存储器与访问外部数据存储器（包括外部I/O口）时，会分别产生PSEN与RD/WR两类不同的控制信号，因此外接程序存储器和数据存储器的地址空间允许重叠而不会发生冲突。
外部扩展I/O口占用数据存储器地址空间，与外部数据存储器统一编址，单片机用访问外部数据存储器的指令来访问外部扩展I/O口。
因此外部I/O接口地址是否允许与程序存储器地址重叠不允许与数据数据存储器地址重叠。
3．在通过MOVX指令访问外部数据存储器时，通过I/O口的哪些位产生哪些控制信号？答案：MCS-51对外部数据存储器的访问指令有以下4条：1）MOVX A, @Ri2）MOVX @Ri, A3）MOVX A, @DPTR4）MOVX @DPTR, A访问外部数据存储器指令在执行前，必须把需要访问的存储单元地址存放在寄存器Ri （R0或R1）或DPTR中。
CPU在执行1）、2）指令时，作为外部地址总线的P2口输出P2锁存器的内容、P0口输出R0或R1的内容；在执行3）、4）指令时，P2口输出DPH内容，P0口输出DPL内容。
写时(/WR P3.6)有效；读时（/RD P3.7）有效。
4．外部存储器的片选方式有几种？各有哪些特点？答案：外部存储器的片选方式有线选法和译码法两种。
线选法的特点是连接简单，不必专门设计逻辑电路，但是各个扩展芯片占有的空间地址不连续，因而地址空间利用率低。
一、产品介绍HSC8D8D 是集数字量输入输出、通讯为一体的继电器输出模块，通讯可选 RS232 或 RS485接口。
关键器件均选用高精度器件，保证了模块的高精度和良好的线性；在电源、通讯以及输出部分均做了完备的保护措施，使得模块在应用中更加安全、稳定。
本产品协议为Modbus RTU通讯协议，具有良好的通用性，用户只须按照标准的协议对模块进行访问，即可实现对模块的完全控制。
模块结构设计合理，便于现场安装和调试，适用于设备控制及与上位机之间的通讯传输，可满足构建不同行业的监控系统的需求。
也可以通过组态软件（比如组态王）进行控制，非常方便灵活。
产品主要应用领域：1、用于工业控制中输入、输出触点的扩展，可以与PLC 连接，扩展PLC 的输入、输入端口2、通过RS485 总线进行控制，每台设备有256 个地址，允许多台设备同时工作。
3、可用于替代普通的工业可编程控制器PLC ，用于各种控制场合（如各种机器控制），性价比更高。
4、可用于单片机系统学习和试验；迅速组建一套完整的开关量控制系统，比如灯光控制系统，门禁控制系统，电机控制系统，阀门控制系统等，与组态软件配合，迅速制作画面精美的控制界面。
5、可用于串口控制多路继电器输出，用于电脑、触摸屏上实时监控各种开关量信号的状态，如实时监控灯光、电源开关等信号应用。
6、用于各种集散型控制系统、各种远程控制系统、远程IO模块。
7、可用于楼宇、广告等灯光控制，电厂控制，自动化车间的大中型控制项目。
8、可用于工业控制电脑的外设扩展模块，轻松实现外部控制。
二、技术参数1、电源供电电压：DC24V±10％ 200mA （可订货DC12V或者其他电压，以订货为准。
默认发货为24V版本）2、输入方式:NPN低电平有效（可订PNP或其他电压触发）3、继电器常开输出，触点容值：10A250VAC/15A125VAC4、通讯接口：RS232或RS485（默认发货接口为RS232）5、通讯波特率：4800、9600（默认）、92006、通讯帧格式：8个数据位、无校验、1个停止位7、工作环境温度：30℃ ~ 60℃8、工作环境湿度：5~95％RH三、通讯协议说明1、通讯参数设置：9600，N，8，1波特率：9600；校验位：无；数据位：8；停止位：12、数字量输入信号采集命令：发送数据：01 02 00 00 00 08 79 CC（16进制）X7、X6、X1有信号输入，其它通道无信号输入。
8位加法器的设计一个8位加法器的设计需要考虑到以下几个方面：输入端口、输出端口、运算器、控制电路和时序以及综合测试等。
输入端口是加法器的输入，我们需要为每个输入端口分配相应的位数。
对于一个8位加法器，我们需要8个输入端口，每个端口为1位。
可以使用开关或者其他输入设备来控制输入信号。
输出端口是加法器的输出，同样需要为每个输出端口分配相应的位数。
对于一个8位加法器，我们需要8个输出端口，每个端口为1位。
可以使用LED灯等输出设备来显示输出结果。
运算器是加法器的核心部件，负责实现加法运算。
我们需要使用逻辑门电路来实现8位加法。
常见的实现方式是使用二进制加法器来实现，其中包括全加器、半加器等。
控制电路和时序是为了保证加法器的稳定运行。
可以采用时钟信号来对加法器的运算进行控制，时钟信号可以通过一个时钟源或者其他方式来产生。
综合测试是为了确保加法器的正确性。
我们需要设计一个测试电路，输入各种可能的输入信号，并检查输出结果是否符合预期。
以下是一个8位加法器的设计实例：1.输入端口设计：设计8个输入端口，每个端口为1位。
2.输出端口设计：设计一个8位输出端口，用于显示加法结果。
3.运算器设计：使用全加器和半加器组成8位二进制加法器。
首先将每一位的输入与进位相加，得到部分和和进位，然后再将部分和与下一位的输入和进位再相加，依次类推，最后得到8位加法结果。
4.控制电路和时序设计：使用时钟信号来控制加法器的运算。
可以通过一个时钟源或者其他方式来产生时钟信号。
5.综合测试设计：设计一个测试电路，输入各种可能的输入信号，并检查输出结果是否符合预期。
可以使用计算机软件来进行模拟测试。
在设计过程中，需要充分考虑各个部件之间的连接和信息传递，确保输入信号能够正确地经过运算器进行运算，并将运算结果正确地传递到输出端口。
总之，一个8位加法器的设计需要考虑到输入端口、输出端口、运算器、控制电路和时序以及综合测试等方面。
在具体设计过程中，还需要充分考虑其稳定性、可靠性和正确性等因素。
课程设计说明书课程名称：通信电子线路设计题目：扩展8个输入端口设计院系：电子信息与电气工程学院学生姓名：学号：专业班级：指导教师：2012 年5 月18日课程设计任务书扩展8个输入端口设计摘要：本设计主要利用型号为AT89S52的单片机及并行输入8位移位寄存器74LS165扩展了8个单片机的输入端口，并利用编程软件Keilc51及仿真软件Proteus编写与设计要求匹配的程序并进行了仿真。
利用汇编语言编写单片机程序，焊接电路，使之实现既定目的。
关键词：AT89S52，74LS165，扩展目录1.设计背景 (1)2.设计方案 (2)2.1方案一：查询方式和P1口低电平输出 (2)2.2方案二：中断方式和P1口高电平输出 (2)3.方案实施 (2)3.1硬件设计 (2)3.1．1 电源电路的设计 (2)3.1．2 复位电路设计 (3)3.1．3 时钟电路设计 (3)3.1．4并行输入8位移位寄存器74LS165设计 (4)3.2软件设计 (5)3.2．1 流程图设计 (6)3.2．2 程序的编写与仿真 (6)3.3 实物制作 (7)4.结果与结论 (7)4.1设计结果 (7)4.2设计结论 (7)5.收获与致谢 (7)6.参考文献 (7)7.附件 (8)附件一：程序 (8)附件二：电路原理图 (9)附件三：元器件清单 (10)附件四：实物图照片 (11)1.设计背景单片机自20世纪70年代问世以来，以其极高的性能价格比，受到人们的重视和关注，应用很广，发展很快。
单片机体积小，重量轻，抗干扰能力强，价格低廉，环境要求不高，可靠性高，灵活性好，开发较为容易。
由于具有上述优点，在我国，单片机以广泛地应用于工业自动化控制，自动化检测，智能仪器仪表，家用电器，电力电子，机电一体化设备等个方面。
AT89S52 是一种低功耗、高性能CMOS 8位微控制器，具有 8K 在系统可编程Flash 存储器。
使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程，亦适于常规编程器。
在单芯片上，拥有灵巧的8位CPU 和在系统可编程Flash，使得AT89S52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
AT89S52具有以下标准功能：8k字节Flash，256字节RAM，32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。
另外，AT89S52 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。
空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。
图1 AT89S52管脚图2.设计方案2.1方案一：查询方式和P1口低电平输出编写程序通过对串行口接收中断标志位RI状态的查询控制程序的执行顺序并利用P1口输出低电平驱动发光二极管显示结果。
2.2方案二：中断方式和P1口高电平输出编写程序通过对串行口接收中断标志位RI状态的查询产生中断请求，控制程序的执行顺序并利用P1口输出高电平驱动发光二极管显示结果。
由于AT89S52单片机本身的中断数量仅有5个，为了以后功能的扩展、节省中断源且本设计对效率要求不高，故采用查询方式。
又考虑到灌电流与拉电流的优缺点，利用P1口输出低电平驱动发光二极管。
基于以上两方面的考虑，本设计采用方案一实现设计要求。
3.方案实施3.1硬件设计利用并行输入8位移位寄存器74LS165、型号为AT89S52的单片机、电容、电阻、拨动开关、11.0592MHz晶振、桥堆2W10、三端集成稳压器7805、发光二极管等器件完成硬件原理图的设计。
3.1．1 电源电路的设计利用桥堆2W10对变压器输出的9V电压进行整流并利用三端稳压器7805对其稳压和变压输出5V电压。
其中C4、C5、C6、C7作为旁路电容，滤除高频分量使输出稳定。
，具体电路原理图如图3-1所示。
3.1．2 复位电路设计为了防止程序出错（如程序跑飞）或操作错误使系统处于死锁状态，需设计复位电路使AT89S51能够摆脱“跑飞”或“死锁”状态而重新启动程序。
当给复位脚RST加上大于2个机器周期（即24个时钟振荡周期）的高电平就可以使AT89S52复位，使程序从0000H单元开始执行。
复位电路可采用上电自动复位和按键手动复位两种方式，而按键手动复位又可以分为按键电平复位和按键脉冲复位两种方式。
本设计采用按键电平复位方式，电路图如下图3-23-2 按键电平复位方式电路图3.1．3 时钟电路设计时钟频率直接影响单片机的速度，时钟电路的质量也直接影响单片机系统的稳定性。
常用的时钟电路有两种方式，一种是内部时钟方式，另一种是外部时钟方式，本设计采用内部时钟方式。
AT89S52内部有一个用于构成振荡器的高增益反相放大器，输入端为芯片引脚XTAL1，输出端为引脚XTAL2。
这两个引脚跨接石英晶体振荡器和微调电容，构成一个稳定的自激振荡器。
C1和C2的典型值通常选择为30pF，本设计采用的电容值为33pF。
电容大小会影响振荡器频率高低、振荡器的稳定性和起振的快速性。
晶振频率范围通常是1.2～12MHz，本设计采用晶振的频率为11.0592MHz。
晶体频率越高，单片机速度就越快。
速度快对存储器的速度要求就高，则要求线间的寄生电容要小。
晶体和电容应尽可能与单片机靠近，以减少寄生电容，保证振荡器稳定、可靠地工作。
本设计的时钟电路图如图3-33-3 时钟电路3.1．4并行输入8位移位寄存器74LS165设计当74LS165的端口1由高到低跳变时，并行输入端的数据被置入寄存器；当端口1为高电平，且时钟禁止端（第15脚）为低电平时，允许TXD（P3.1）串行移位脉冲输入，这时在移位脉冲作用下，数据由右向左方向移动，以串行方式进入串行口的接收缓冲器中。
TXD（P3.1）作为移位脉冲输出与所有75LS165的移位脉冲输入端CP相连；RXD（P3.0）作为串行数据输入端与74LS165的串行输出端7相连；P2.0与端口1相连，用来控制74LS165的串行移位或并行输入；74LS165的时钟禁止端（第15脚）接地，表示允许时钟输入。
74LS165原理图如下图3-4所示。
3.2软件设计利用查询方式查询串行口接收中断标志位RI状态控制程序的执行顺序，若RI=1，则调用服务子程序，否则继续查询；并通过特殊功能寄存器A将数据送入P1口控制发光二极管的状态。
3.2．1 流程图设计3.2．2 程序的编写与仿真建立工程项目和文本文件利用汇编语言编写程序并保存为文件名为“扩展8个输入端口设计.A51”文件。
调试程序时出错，由于不存在指令DEC DPTR，未能编译成功，后来将其删除并利用其他指令完成了相同的功能，调试且编译成功。
程序见附件一。
打开仿真软件Proteus，按照预先画好的电路原理图在Proteus软件中绘制相应图形。
绘制完毕后将由Keilc51生成的.hex文件导入单片机进行仿真。
电路图见附件二。
3.3 实物制作元器件布局并按照原理图在万能板上安装器件，将晶振紧靠AT89S52以减少寄生电容，保证振荡器稳定、可靠地工作。
且将拨动开关与其所对应的发光二极管相对应。
安装完毕后进行焊接并检查是否有虚焊和漏焊。
4.结果与结论4.1设计结果设计完成任务且实物电路能很好的实现设计要求中所规定的内容。
4.2设计结论在元器件的布局中未设计电源线和地线的多点接入出，使得焊接过程中电源线和地线的焊接困难，将书友电源线接至一点，地线接到一点，致使电路板的美观性下降。
改进措施：可以将万能电路板上的矩形铜条割断，一侧为电源，一侧为地即可。
5.收获与致谢通过两周的课程实习，首先加深了课本内容的重新认识并通过自己亲自动手操作首次将理论和实践结合子一起，发现理论和实际间的差距相当大。
平常学习的原理大多在理想的条件下，在实际的情况下不能完全适用。
而要想克服实际与理论间的沟壑，必须对课本知识有深刻的理解。
虽然课本知识不能完全的解决现实中的问题，但实际问题的解决绝对离不开课本知识。
此外，在这次实习中我要感谢给予我帮助和指导的郭老师以及我的同学，离开了他们的帮助我不可能又快又好的完成设计任务。
在此，我要将最真挚的感谢送给他们。
6.参考文献[1] 张毅刚.单片机原理与应用.北京：高等教育出版社，2004.1[2] 何立民.单片机应用技术选编.北京：北京航空航天大学出版社，1993.6[3] 侯玉宝.基于Proteus的51系列单片机设计与仿真.西安：电子工业出版社，2009.87.附件附件一：程序ORG 0000HLJMP MAINORG 0100HMAIN : MOV SP,#30H ;设置堆栈指针LCALL DELAY ;调用延时子程序START: CLR P2.0 ;并行置入数据SETB P2.0 ;允许串行移位MOV SCON , #10H ;设置串口方式0，允许接收，启动接收SINT: JNB RI ,SINT ;未接收完一帧，等待CLR RI ;RI标志清零，准备下一次接收MOV A,SBUF ;读入数据并送至P1口CPL A ;对累加器A中的内容取反MOV P1,A ; 将数据送到端口P1LCALL DELAY0 ;调用延时子程序SJMP STARTSJMP $DELAY : MOV R6,#100 ;延时子程序设计DEL0 : MOV R5,#100DEL1 : MOV R4,#50DEL2 : DJNZ R4,DEL2DJNZ R5,DEL1DJNZ R6,DEL0RETDELAY0 : MOV R3,#0FFH ;延时子程序设计DEL00 : MOV R2,#0FFHDEL01 : DJNZ R2,DEL01DJNZ R3,DEL00RETEND附件二：电路原理图附件三：元器件清单附件四：实物图照片。
