数字电子技术基础触发器

数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。

基本RS触发器具有置0 、置1 和保持三种功能。

通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。

基本RS触发器。

也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。

图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。

本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。

引脚功能及逻辑符号如图4-5-2所⽰。

JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。

Q与Q为两个互补输出端。

通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。

图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。

第5章　触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。

[成都理工大学2006 研]A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时,Q＝1 、Q'＝O 。

在SD＝1；当S＝0,R＝1 时,Q＝0,Q'＝l；当S＝R＝0时，电路维持原来的状态不变。

2．设计一“00001111”串行序列发生器，最少需要触发器个数是（）。

[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。

3．（多选）下列所示的电路中，能完成逻辑功能的电路有（）。

[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为＝；JK 触发器的特性方程为1n QD +=n Q ；T 触发器特性方程为＝;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1．对于D 触发器，欲使则输入D ＝______。

[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程，可得2．施密特触发器输入端加正弦波信号，则输出为同频率的______。

[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3．图5-1为某触发器状态图，该触发器为______触发器。

[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能，没有置数功能，所以肯定不是RS 触发器，而JK 触发器需要两个不同变量的输入，图中的变量数只有一个，所以应该是T 触发器或者D 触发器，T 触发器特性方程为，当Q ＝1时，输入T ＝1,应该会得到逻辑电平0，而不是1； D 触n+1Q TQ TQ =+发器特性方程为，符合状态转换图。

第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。

图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。

图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。

图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。

当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。

图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。

己知CP信号的宽度t w = 4 t Pd 。

t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。

图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。

设触发器的初始状态为Q=0。

图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。

第5章　触发器5.1 画出图5-1由与非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D ′、R D ′的电压波形如图中所示。

图5-1解：波形图如图5-2所示。

图5-25.2 画出图5-3由或非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D 、R D 的电压波形如图中所示。

图5-3解：波形图如图5-4所示。

图5-45.3 试分析图5-5所示电路的逻辑功能，列出真值表，写出逻辑函数式。

图5-5解：当CLK＝0时，S、R的值不能加到或非门，此时Q的状态保持不变。

当CLK＝1时，Q的状态随SR的不同而发生变化，真值表如表5-1所示。

表5-1卡诺图如图5-6所示。

图5-6化简得n1+=+Q S R'QSR=。

5.4 图5-7所示为一个防抖动输出的开关电路。

当拨动开关S时，由于开关触点接通瞬间发生振颤，S D′和R D′的电压波形如图中所示，试画出Q、Q′端对应的电压波形。

图5-7解：Q 、Q′端对应的电压波形如图5-8所示。

图5-85.5 在图5-9所示电路中，若CLK 、S 、R的电压波形如图中所示，试画出Q 和Q′端与之对应的电压波形。

假定触发器的初始状态为Q ＝0。

图5-9解：当CLK ＝0时，SR 的值不能加到或非门，此时Q 的状态保持不变。

当CLK ＝1时，成为与非门组成的SR 触发器。

Q 和Q′端对应的电压波形如图5-10所示。

图5-105.6 若将电平触发SR 触发器的Q 与R 、Q′与S 相连，如图5-11所示，试画出在CLK 信号作用下Q 和Q′端的电压波形。

已知CLK 信号的宽度t W ＝4t pd 。

t pd 为门电路的平均传输延迟时间，假定t pd ≈t PHL≈t PLH 。

设触发器的初始状态为Q ＝0。

图5-11解：当CLK ＝0时，触发器输出保持不变；当CLK ＝1时，输出随SR 触发器变化。

脉冲的上升沿到来时，S ＝1，经过G 1门和G 3门的时延，Q 被置1；同时，经过G 2门的时延，G 2门输出为1。

数字电子技术基础触发器工作原理习题讲解触发器是数字电子电路中非常重要的组成部分，它能够在特定条件下存储和传输信号。

本文将介绍数字电子技术中常见的触发器类型及其工作原理，并通过一些习题讲解来更好地理解触发器的应用。

一、RS触发器RS触发器是最简单的触发器类型之一，它由两个互补的反馈电路组成。

下面是一个常见的RS触发器电路图：（这里用文字描述电路图，如何显示电路拓扑图呢？）说明：- S和R是两个输入端，用来改变触发器的状态。

- Q和Q'是两个输出端，代表触发器当前的状态。

- 反馈回路采用NAND门实现。

当S=0、R=0时，触发器保持不变。

当S=0、R=1时，Q=0、Q'=1。

当S=1、R=0时，Q=1、Q'=0。

当S=1、R=1时，触发器处于不稳定状态，Q和Q'的状态将不确定。

习题一：如果RS触发器的初始状态为Q=0、Q'=1，输入为S=1、R=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=1、Q'=0。

习题二：如果RS触发器的初始状态为Q=0、Q'=1，输入为S=0、R=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=0、Q'=1。

二、D触发器D触发器是一种特殊的RS触发器，它只有一个输入端D，代表数据输入。

下面是一个常见的D触发器电路图：（同样用文字描述电路图）说明：- D是输入端，用来改变触发器的状态。

- Q和Q'是两个输出端，代表触发器当前的状态。

- 反馈回路采用NAND门实现。

当D=0时，触发器保持不变。

当D=1时，Q=1、Q'=0。

习题三：如果D触发器的初始状态为Q=0、Q'=1，输入为D=1，请问触发器的最终状态是什么？答案：触发器的最终状态会改变，变为Q=1、Q'=0。

习题四：如果D触发器的初始状态为Q=0、Q'=1，输入为D=0，请问触发器的最终状态是什么？答案：触发器的最终状态会保持不变，即Q=0、Q'=1。

第5章　触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。

A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时，Q＝1、Q'＝O。

在SD＝1；当S＝0，R＝1时，Q＝0，Q'＝l；当S＝R＝0时，电路维持原来的状态不变。

2．4级移位寄存器，现态为0111，经右移一位后其次态为（）。

A．0011或1011B．1111或1110C．1011或1110D．0011或1111【答案】B【解析】实际上移位可以看做小数点做移动，右移相当于小数点右移，应该是前三位为111，最后一位不确定，在阎石教科书中所举的例子从左到右是低位到高位进行的变换。

3．用n个触发器构成计数器，可得到的最大计数长度为（）。

A．nB．2nC．n3D．2n【答案】D【解析】每个触发器可以计数为0或1两个不同的状态，这些状态彼此独立，最大计数长度为2n。

4.设计一“00001111”串行序列发生器，最少需要触发器个数是（）A．4个B．3个C．5个D．8个【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。

5．图5-1所示电路是（）。

A．无稳态触发器B．单稳态触发器C ．双稳态触发器D ．多谐振荡器图5-1【答案】B【解析】首先该电路有输入端，一定不会是多谐振荡器。

若以555定时器的V I2端作为触发信号的输入端，并将由T D 和R 组成的反相器输出电压v OD 接至V I1端，同时在V I1对地接入电容C ，则构成单稳态触发器。

6．为将D 触发器转换为T 触发器，图5-2所示电路的虚线框内应是（ ）。

A ．或非门B ．与非门C ．异或门D ．同或门图5-2【答案】D【解析】由T 触发器和D 触发器的触发方程可得：Q n ＋1＝D ；Q n ＋1＝T ’Q n ＋TQ n ’，需要令输入D ＝T ’Q n ＋TQ n ’，与Q n ’作同或运算，与Q n 作异或运算。