微机原理课件

第8页/共93页
2. I/O端口与存储器统一编址
• 将I/O端口与存储器地址统一编排 • 优点：
• 不需要专门的I/O指令 • I/O数据存取灵活 • 缺点： • 占去部分存储器空间 • 程序不易阅读
FFFFF
主存 部分
存储器空间
00000
I/O 部分
第9页/共93页
3. I/O地址译码
• 与存储器地址译码在原理和方法上完全相同 • I/O地址不太强调连续，多采用部分译码
举例
in al,20h in ax,20h in eax, 20h mov dx,3fch in al,dx in ax,dx in eax,dx
第13页/共93页
3. I/O保护
• I/O敏感指令 IN、OUT和INS、OUTS，CLI和STI
• IA-32处理器保护方式下，I/O特权和I/O许可位图限制I/O敏感指令的执行 • 程序的当前特权高于或等于程序的I/O特权，I/O敏感指令才可以执行 • I/O许可位图给特权低的程序或虚拟8086方式的程序提供有限的I/O地址访问权限
第1页/共93页
7.1.1 I/O接口的典型结构
I/O地址＝外设端口，对应接口寄存器
第2页/共93页
1. 内部结构
• 数据寄存器 • 保存微处理器与外设之间交换的数据 • 数据输入寄存器：保存从输入设备获取的数据，处理器选择合适的方式进行读取 • 数据输出寄存器：保存处理器发往输出设备的数据，适时到达输出设备
.data
; 数据段
msg byte 'Hello, Assembly!',13,10,0
.code
; 代码段
start:
; 程序起始位置

端口。 第
二 5、寻址方式：7种基本寻址方式提供了灵活的
章
操作数存取方法。
微 机
6、指令系统：99条基本指令系统，除能完成数 据传送、算术运算、逻辑运算、控制转移和
原
处理器控制功能外，内部还设有硬件乘法指
理
令及串处理指令电路，可以对位、字节、字
及
节串、字串、压缩和非压缩BCD码等多种数
接
据类型进行处理。
口
1010 1010 1111 1111
技
术 各状态标志位的状态应是：
第 CF＝1，PF＝1，AF＝0，ZF＝0，SF＝1，OF＝0 二 章
微 机
例3：执行加法操作。
原
0110 0100 0000 0000
理 及
+ 0110 0100 0000 0000
接
———————————
口
1100 1000 0000 0000
及 器、运算器和寄存器组。微处理器又被称为中央
接 处理器（Central Processing Unit），字长16位、
口 即 一 次 能 处 理 16 位 数 据 的 称 16 位 CPU ， 如
技 Intel8086CPU。
术
CPU是微型计算机的核心部件，其性能和特
点基本上决定了微型计算机的性能。因此，了解
微 3. 8086 CPU中EU的特点
机
原 理
四个通用寄存器AX，BX，CX，DX可以
及
作为 16位寄存器使用，也可以分别作为
接
两个8位寄存器使用。
口
技
术
AX AH AL
BX BH BL
第
二
CX CH CL

格雷码
相邻两个数之间只有一位不同，常用 于模拟量和数字量之间的转换以及误 差检测等场合。
03
微处理器结构与工作原理
微处理器内部结构剖析
微处理器基本组成
流水线技术
包括运算器、控制器、寄存器等基本 部件。
提高指令执行效率的关键技术之一。
指令执行过程
取指、译码、执行、访存、写回等阶 段。
指令系统概述及分类方法
实现不同进制数之间的转换。
计算机中数的表示方法
原码表示法
将最高位作为符号位，其余各位表示 数值本身。
反码表示法
正数的反码与其原码相同，负数的反 码是在其原码的基础上，符号位不变， 其余各位取反。
补码表示法
正数的补码与其原码相同，负数的补 码是在其原码的基础上，符号位不变， 其余各位取反后加1。
移码表示法
02
计算机中的数与编码
进制数及其转换方法
十进制数
以10为基数，采用0-9共10个 数字符号组成的数值表示方法
。
二进制数
以2为基数，采用0和1两个数字 符号组成的数值表示方法。
十六进制数
以16为基数，采用0-9和A-F共 16个数字符号组成的数值表示 方法。
进制数转换方法
包括整数部分和小数部分的转换 ，通过除基取余法和乘基取整法
微机原理ppt(第一、二 、三章)
目录 CONTENT
• 绪论 • 计算机中的数与编码 • 微处理器结构与工作原理 • 汇编语言程序设计基础 • 输入输出接口技术与应用 • 中断系统与定时/计数器应用
01
绪论
微机原理课程概述
课程性质
微机原理是一门研究微型计算机 基本组成、工作原理、接口技术
及其应用的课程。

第10章
并行和串行接口电路
第10章 并行和串行接口电路
10.1 概述
10.2 可编程并行接口电路Intel 8255A
10.3 可编程串行接口电路Intel 8251A
习题10
2013年6月8日星期六
第10章第1页共165页
第10章
并行和串行接口电路
10.1 概述
10.1.1 并行通信 1. 并行接口
2013年6月8日星期六
第10章第20页共165页
第10章
并行和串行接口电路
A组
内 部 逻 辑
外 部 接 口
10.2.2 制 8255A的外部特性 控 A (8 )
端 口
P A7～ P A 0 P A3 P A2 P A1 P A0 RD CS
4
1 2 3 4 5 6 7 8 9 10 12 13 14 15 16 17 18 19 20
CPU查询。
② 此时接口也可向CPU发出一个中断请求信号，同上面的 输入过程相同，CPU可以用软件查询方式，也可以用中断的方 式将CPU中的数据通过接口输出到外设中。当输出数据送到接 口的输出缓冲寄存器后，再输出到外设。
2013年6月8日星期六 第10章第10页共165页
第10章
并行和串行接口电路
C PU 接 口 内 部 逻 辑 外 部 接 口 PA ～ PA 7 0 PA 3 PA 2 PA 1 PA 0 R D 端 口 C 上 半 部 (4 ) PC ～ PC 7 4 C S GND A0 A1 PC 7 端 口 C 下 半 部 (4 ) PC ～ PC 3 0 PC 6 PC 5 PC 4 PC 0 R D W R A0 A1 R E SE T C S 读 写 控 制 逻 辑 B 组 控 制 端 口 B (8 ) PB ～ PB 7 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2