余3码转换成2421 BCD 码

习题参考解答第1章基本知识1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，或者说是离散的，这类信号有时又称为离散信号。

例如，在数字系统中的脉冲信号、开关状态等。

模拟信号：指在时间上和数值上均作连续变化的信号。

例如，温度、交流电压等信号。

2．数字系统中为什么要采用二进制？答案：二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。

3．机器数中引入反码和补码的主要目的是什么？答案：将减法运算转化为加法运算，统一加、减运算，使运算更方便。

4．BCD码与二进制数的区别是什么?答案：二进制数是一种具有独立进位制的数，而BCD码是用二进制编码表示的十进制数。

5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什么？答案：两个余3码表示的十进制数相加时，对运算结果修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。

为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。

6．奇偶检验码有哪些优点和不足？答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电路也简单。

缺点是只有检错能力，没有纠错能力，其次只能发现单错，不能发现双错。

7．按二进制运算法则计算下列各式。

答案：（1）110001 （2）110.11 （3）10000111 （4）1018．将下列二进制数转换成十进制数、八进制数和十六进制数。

答案：（1）（117）10 ，（165）8 ，（75）16（2）（0.8281）10 ，（0.65）8 ，（0.D4）16（3）（23.25）10 ，（27.2）8 ，（17. 4）169．将下列十进制数转换成二进制数、八进制数和十六进制数（精确到二进制小数点后4位）。

答案：（1）（1000001）2 ，（101）8 ，（41）16（2）（0.0100）2 ，（0.20）8 ，（0.40）16（3）（100001.0101）2 ，（41.24）8 ，（21.50）1610．写出下列各数的原码、反码和补码。

AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。

数字逻辑电路（本）1、数制转换： 1）（78.8）16＝（)10 2）（0.375)10＝（)2 3）（65634.21)8＝（)16 4）121.02）16＝（)42、写出下列各数的原码、反码和补码。

+0.00101，－0.10000，－0.11011，+10101，－10000，－11111 3、代码转换：已知[x ]原＝10101011，求[x ]反 已知[x ]反＝10101011，求[x ]补 已知[x ]补＝10101011，求[x ]原4、已知下列机器数，写出它们的真值。

[x 1]原＝11010，[x 2]反＝11001，[x 3]补＝11001，[x 4]补＝10000 5、设[x ]补＝01101001，[y ]补＝10011101，求：补]21[x 、补]41[x 、补]21[y 、补]41[y[－x ]补、[－y ]补6、根据原码和补码定义回答下列问题： （1）已知[x ]补＞[y ]补，是否有x ＞y ？（2）设－2n ＜x ＜0，x 为何值时，等式[x ]补＝[x ]原成立。

7、设x 为二进制整数， [x ]补＝11x 1x 2 x 3x 4x 5，若要x ＜－16，则 x 1～x 5应满足什么条件？ 8、完成下列代码之间的转换： （1）（0101 1011 1101 0111.0111)8421BCD ＝（ ）10； （2）（359.25)10＝（ ）余3； （3）（1010001110010101)余3＝（ ）8421BCD 。

9、试写出下列二进制数的典型Gray 码： 101010，10111011。

10、用逻辑代数公理和定理证明：①B A B A B A B A +=⊕ ②)B A (⊕⊙B A AB =③C AB C B A C B A ABC A ++=⋅ ④C A C B B A C A C B B A ++=++ ⑤1B A B A B A AB =+++11、将下列函数转化成为最小项表达式和最大项表达式 ①F （A 、B 、C 、D ）=)D C )(C B A )(B A )(C B A (++++++ ②F （A 、B 、C ）=C A C B A BC A C AB +++③F （A 、B 、C 、D ）=)B AC )(C B (D D BC ++++ ④F （A 、B 、C 、D ）=ABCD D C B A D B A B C +++ 12、利用公式法和卡诺图法化简下列函数：① F （A 、B 、C 、D ）C B AC D C A B A +++=② F （A 、B 、C 、D ）=∑m （2、3、4、5、10、11、12、13）③ F （A 、B 、C 、D ）=∏M （2、4、6、10、11、12、13、14、15） ④ F （A 、B 、C 、D ）=)B AD )(C B (D D BC ++++13、将下列函数简化，并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象，并予以消除。

第一章1. 什么是模拟信号？什么是数字信号？试举出实例。

模拟信号-----指在时间上和数值上均作连续变化的信号。

例如，温度、压力、交流电压等信号。

数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。

例如，在数字系统中的脉冲信号、开关状态等。

2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。

●电路中的半导体器件一般都工作在开、关状态。

●电路结构简单、功耗低、便于集成制造和系列化生产。

产品价格低廉、使用方便、通用性好。

●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可靠性好。

3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。

组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。

组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。

时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。

时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异步时序逻辑电路。

4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。

最佳方案应满足全面的性能指标和实际应用要求。

所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。

5. 把下列不同进制数写成按权展开形式。

(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10= 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8= 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3 (4) (785.4AF)16= 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。

数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。

A ．6B ．7C ．8D ．9 2．余3码对应的2421码为（ ）。

A ．01010101 B.10000101 C. D. 3．补码1．1000的真值是（ ）。

A ． + B. -1.0111 C. D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。

A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。

A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。

图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。

A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。

A ．JK=00 B. JK=01 C. JK=10 D. JK=1110．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。

A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。

（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。

（ ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。

数字电路试题1、正逻辑体系中，用表示高电平，用表示低电平。

2.在逻辑电路中，用0来表示高电平，用1来表示低电平，称为体制。

3.做为数据分配采用的译码器必须具备，且该端的必须做为采用，而译码器的输出端的必须做为分配器的，译码器的输入端的就是分配器的。

4.将247切换为二进制数为。

5、86的8421bcd码为。

余3码为。

若1101是2421bcd码的一组代码，则它对应的十进制数是。

十进制数（165）10转换成8421bcd码是__________。

6、（11.25）10的二进制数为，十六进制数为。

7、写出y=ab+cd的反函数，对偶函数。

8、三态输出门（ts门）的输出有三种可能的状态，分别是高电平、、。

9、jk触发器的特性方程为。

对于jk触发器，若j?k，则可以顺利完成_________触发器的逻辑功能；若j?k，则可以顺利完成________触发器的逻辑功能10、一个五位的二进制乘法计数器，由00000状态已经开始，经过75个计数脉冲，此计数器的状态为。

11、为构成1024×8位的ram,需要片256×4位的ram，并且需要位地址译码器完成寻址操作。

12、一个8十一位d/a转换器的最轻输入电压增量为0.02v,当输出代码为01001101时，输入电压vo为13、某台计算机的内存储器设置有32位地址线，16位并行数据输入/输出端，这台计算机的最大存储容量是____________。

14、n十一位触发器形成的环形计数器，也就是一个________________分频电路。

15．t触发器的特征方程就是__________。

16．一个三位抖环形计数器的有理函数__________。

17．由555定时器构成的施密特触发器，设vcc=12v，外接控制端未接电压，则其回差δv=__________。

18．(35.4)8=（）2=()10=()16=()8421bcd19．逻辑代数的三个重要规则是、、。

○2 因为逻辑表达式 F2 = AB + ACD + BC 中有逻辑变量 A 以互补形式出
现，故会发生竞争。但由于不论 BCD 取何值，表达式都不会变成 A + A 或者 A ⋅ A 的形式，所以不会产生险象。
○3 因为逻辑表达式 F3 = ( A + B) ⋅ ( A + C) 中有逻辑变量 A 以互补形式
解答
○1 变换如下：
F = AB + AC + BC = AB + AC + BC + BC + AC + AB = A(B + C) + (A + B)C + (A + C)B = A ⋅ BC + AB ⋅ C + AC ⋅ B = A ⋅ ABC + C ⋅ ABC + B ⋅ ABC = A ⋅ ABC ⋅ B ⋅ ABC ⋅ C ⋅ ABC
0
0010
0
0011
0
0100
0
0101
1
0110
1
0111
1
1000
1
1001
1
1010
d
┇
┇
1111
d
○2 由真值表可写出输出函数表达式为
F(A,B,C,D)=∑m(5~9)+∑d(10~15)
经化简变换后，可得到最简与非表达式为
F(A,B,C,D)= A + BC + BD = A ⋅ BC ⋅ BD
M = 1: F = A ⊕ B ⊕ C; G = AB + AC + BC = AB⋅ AC ⋅ BC
○3 根据逻辑表达式，可作出逻辑电路图如图13所示。

专科《数字逻辑》复习题库及答案一、选择题1． 和二进制数(1100110111.001)等值的十六进制数学是( )。

A.337.2B.637.2C.1467.1D.c37.42． 是8421BCD 码的是（ ） A.1010 B.0101 C.1100 D.11113． 和二进制码1100对应的格雷码是（ ） A.0011 B.1100 C.1010 D.0101 4． 和逻辑式ABC A +__相等的式子是( ) A.ABC B.1+BC C.A D.BC A +___5． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A.任何时候最多只能有一个电路处于三态，其余应处于工作态。

B.任何时候最多只能有一个电路处于工作态，其余应处于三态。

C.任何时候至少要有两个或三个以上电路处于工作态。

D.以上说法都不正确。

6． A+B+C+__A +A __B =（ ） A.A B.__A C.1 D.A+B+C 7． 下列等式不成立的是（ ） A.B A B A A +=+__B.(A+B)(A+C)=A+BCC.AB+AC+BC=AB+BCD.1________=+++B A AB B A B A8． ) (F ,)6,5,4,3,2,1,0(C)B ,,F(A ==∑则m A.ABC B.A+B+C C.______C B A ++ D. ______C B A9． 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( )A.5B.6C.10D.53 10． 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。

A.3B.6C.8D.1 11． 或非门构成的基本RS 触发器，输入端SR 的约束条件是（ ） A.SR=0 B.SR=1 C.1____=+R S D.0____=+R S12． 在同步方式下，JK 触发器的现态Q n = 0，要使Q n+1 = 1，则应使（ ）。

自我检测题1．（）10=（）2 =（1A.2）16 2．（）10=（）23．（1011111．01101）2=（ ）8=（）10 4．（）8=（）165．（1011）2×（101）2=（110111）2 6．（486）10=（0）8421BCD =（0）余3BCD 7．（）10=（）8421BCD 8．（）8421BCD =（93）109．基本逻辑运算有 与 、或、非3种。

10．两输入与非门输入为01时，输出为 1 。

11．两输入或非门输入为01时，输出为 0 。

12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。

13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。

14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。

15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。

16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。

17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。

18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。

19．已知CD CB A F ++=）（，其对偶式F ＇=DC C B A +⋅⋅+）（。

20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。

21．函数D=的最小项表达式为Y= ∑m（1,3,9,11,12,13,14,15）。

Y+ABB22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。

23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（ 0，2，5）。

自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。

数字逻辑电路》课程设计报告书题目名称：余三码和8421BCD码相互转化的逻辑电路学院：专业：机电工程学院电子信息工程班级：2016 级 1 班学号：1X01131XXX 姓名：XXX指导教师：XXX2018 年 6 月课程设计报告书1. 掌握组合逻辑电路的基本概念与结构。

2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86的各端口，并能够正确的使用。

3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调试及故障排除方法。

4. 掌握芯片间的逻辑关系，准确的进行连线。

设计内容：使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。

根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。

其中 8421BCD 码转换成余三码时， 8421BCD 码有0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。

功能说明：设 计 目 的设计 内容 及功能 说明集成电路名称及引脚符号74LS08 与门 74LS32 或门74LS27 三输入“或”74LS04 非门门设计内容及功能说明74LS48 七段数码管译码器驱动器8421BCD码转余3 码”设计步骤余3 码转8421BCD码”根据卡诺图，逻辑函数化简结果如下所示8421BCD码转余3 码”O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCDBD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余3 码转8421BCD码” Y3(A,B,C, D) AB ACDY2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CDCD Y0(A, B,C,D) D 4. 画出组合逻辑电路设计步骤5. 调试从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。

8421BCD码格雷码余3码编码方法编码是信息处理领域中常见的一种技术，用于将数据转换为特定的编码形式，以便在传输或存储过程中更加高效地使用和处理数据。

在计算机科学和电子通信中，8521BCD码、格雷码和余3码是常用的编码方法之一、下面将详细介绍这三种编码方法。

1.8421BCD码：8421BCD码即二进制码-十进制码。

它使用4位二进制码（对应16进制的0-F）来表示一个十进制数。

8421BCD码的特点是具有固定的位权和容易进行十进制和二进制之间的转换。

其中，每一位的位权从右往左依次为8、4、2、1、例如，十进制数7的8421BCD码表示为01118421BCD码虽然具有固定的位权，但存在编码浪费问题。

由于每一位只能表示4位二进制数，因此在表示一个十进制数时需要使用更多的二进制位数。

例如，十进制数15的8421BCD码表示为00010101，占用了8位二进制数，而十进制数15在二进制中可以用4位数表示（即1111）。

因此，8421BCD码的编码效率较低。

2.格雷码：格雷码又称为反射码，它是一种二进制码的变形，相邻的两个码之间只有一个位数的差异。

格雷码的特点是编码过程中只有一位发生改变，这样在传输或存储过程中更加高效，避免了传统二进制码由于1位变化导致的多位错误。

例如，对于3位格雷码来说，它由000、001、011、010、110、111、101、100这样的序列组成。

格雷码在数字电路设计、数据通信和精确测量等领域具有广泛的应用。

例如，在数字电路设计中，格雷码可以用作计数器的输入，以避免计数器在计数过程中产生不稳定的状态。

3.余3码：余3码是一种类似于格雷码的编码形式，它的特点是相邻的两个码之间只有一位数的差异，并且不能存在三个连续的1或0。

余3码的编码过程通常使用状态转换表来确定。

例如，对于3位余3码来说，它由000、001、010、012、021、022、122、120、110、111、101、100这样的序列组成。

数字电路习题第一章一、填空题（每题2分，共42分）1. （）10=( ) 8421BCD2. 二进制数（）2转换为八进制数为（ ），转换为十六进制数为（ ）。

3. 24218421)(00111000010110=）（4. 108421)(11010110100=）（5. 将（459）10编成（ ）8421BCD6. 108421)(00111000010110=）（7. 54218421)(1010010100=）（8. (1011101) 2=( )10=( )8 9. （201）10 =（ ）2 = （ ）16 10. 10=( )2=( )8 11. 210)()25.276(=12. 余3码对应的2421码为（ ）。

13. 810)()25.76(=14. （）2=( )10=( )815. 八进制（273）8中，它的第三位数2 的位权为（ ）。

16. 十进制数的二进制编码（ ），十六进制编码 ( )。

17. )2=( )8 = ( )1618. （）10=（ ）16=（ ）8421BCD 19. (365) 10=( )2 =( )1620. (BE) 16=( )10=( )2 21. 210)()75.436(=第二章一、填空题（每题2分，共62分）1. 异或门如果当作非门使用，应当让其中一个输入端固定接（ ）。

2. 逻辑函数式F=AB+AC 的对偶式为（ ）。

3. 三态门电路的输出有（ ）、（ ）和（ ）3种状态。

4. TTL 与非门多余的输入端应（ ）TTL 或非门多余的输入端应（ ）。

5. TTL 与门多余的输入端应（ ）TTL 或门多余的输入端应（ ）。

6. 逻辑函数 F=BC B A +⋅的最小项之和表达式为（ ）。

7. Y=（A+B+C ）A B C 对偶式为Y /=（ ）。

8. 已知Y=D AC BC B A ++，则Y =( )。

9. 任何逻辑函数都可以表示成最小项的（ ）及最大项的（ ）10. Y= ABC+AD+C 对偶式为Y /=（ ）。

9．将下列十进制数转换成二进制数、八进制数和十六进制数（精确
到二进制小数点后4位）。 答案：（1）（1000001）2
（2）（0.0100）2，
（3）（100001.0101）2 10．写出下列各数的原码、 答案：（1）原码=反码=补码=0.1011
（2）原码=1.1100， 反码=1.0011，补码=1.0100（3）原码=110110，反码=101001，补码=101010
7．按二进制运算法则计算下列各式。
答案：（1）110001（2）110.11（3）10000111（4）101 8．将下列二进制数转换成十进制数、八进制（2）（0.8281）10， （0.65）8，
（3）（23.25）10， （27.2）8，
5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什
么？
答案：两个余3码表示的十进制数相加时，对运算结果修正的方 法是：如果有进位，则结果加3；如果无进位，则结果减3。为了解 决四位二进制运算高位产生的进位与一位十进制运算产生的进位之 间的差值。
6．奇偶检验码有哪些优点和不足？ 答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电 路也简单。缺点是只有检错能力，没有纠错能力，其次只能发现单错， 不能发现双错。
理和规则十分熟练时化简比较方便；缺点是没有固定的规律和步骤， 技巧性强，且通常难以判断化简结果是否达到了最简单。9．用卡诺图化简逻辑函数时，应如何画卡诺圈才能求得一个函数的 最简与—或表达式？
答案：注意两点： 第一，在覆盖所有1方格的前提下，卡诺圈的 个数应达到最少；第二，在满足合并规律的前提下，每个卡诺圈的大 小应达到最大。
11.已知［N］补=1.0110，求［N］原，［N］反和N。
答案：［N］原码=1.1010,［N］反码=1.0101,N= -0.1010

2421转余3码的多种实现方法
通过计算机程序实现2421转余3码主要有以下几种方法：
1.通过除法和取余运算：
这种方法是最简单的方法，可以通过不断进行除法和取余操作，将2421转为余3码。

具体操作如下：
-将2421不断除以4，直到商为0，得到的余数序列即为余3码的逆序。

例如，2421除以4的商为605，余数为1，所以第一个余数为1 -继续将商继续除以4，得到的余数序列即为余3码的逆序。

例如，605除以4的商为151，余数为1，所以第二个余数为1
-重复以上步骤，直到商为0，得到的逆序序列即为余3码。

例如，最后得到的逆序序列为1101，将其反转得到余3码为1011
2.通过二进制转换：
这种方法将2421转为二进制，再将二进制转为余3码。

具体操作如下：
3.通过查表法：
这种方法事先建立一个查表，将2421的各个数位对应的余3码保存在表中，通过表查找来实现2421转余3码。

具体操作如下：
-建立一个含有0到9的十个元素的数组，数组中的元素分别对应0到9的余3码。

-将2421的各个数位对应的余3码保存在数组中。

例如，2对应的余3码是+1，4对应的余3码是-1，2对应的余3码是-10，1对应的余3码是+1
-遍历2421的各位数字，根据数组中保存的余3码，得到对应的余3码序列。

需要注意的是，余3码有多种表示方法，可以根据实际需求和具体情况选择合适的转换方法。

以上是三种常见的实现方法，通过这些方法可以实现2421转余3码。

5
习题课
1.6 将下列二进制数转换成十进制数、八进制数和十六进制 数。 （1）1110101 （2）0.1110101 （3） 10111.01 解答： （1） (1110101)2＝1×26＋1×25＋1×24＋0×23＋ 1×22＋0×21＋1×20 ＝64＋32＋16＋0＋4＋0＋1 ＝(117)10 ＝(165)8 ＝(75)16
0001 0010.0110
12.6 0001 0010.1100
10
习题课
1.12 试用8421码和Gray码分别表示下列各数。 （1） (111110)2 （2） (1100110)2 解答： （1） (111110)2 = (62)10 = (0110 0010)8421 =(100001)Gray （2）(1100110)2 = (102)10 =(0001 0000 0010) =(1010101) Gray
8
习题课
1.9 写出各数的原码、反码和补码。 （1）0.1011 （2）－10110 解答： 0.1011 原码 反码 0.1011 0.1011 －10110 110110 101001
补码
0.1011ຫໍສະໝຸດ 1010109习题课
1.10 已知[N]补＝1.0110,求[N]原、[N]反和N. 解答： 原码：1.1010
解答： （1）不正确。如当X、Y、Z取值为1，0，1时。 （2）不正确。如当X、Y、Z取值为0，1，0时。 （3）正确。Y＝(Y X )(Y X )＝ (Z X )(Y X ) ＝ XY YZ X Z Z YZ XZ ＝ X Z YZ ＝ ＝Z。 （4）正确。X＝ XY X Y ＝ X Y X Y ＝ X Y ， Y＝ XY XY ＝ X Y XY＝ X Y ， 所以，X＝Y。

课程设计任务书学生姓名：许玉林学生专业班级：计算机0902班指导教师：陈建军学院名称：计算机科学与技术学院一、题目：余3码转换成2421 BCD 码原始条件：使用“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计余3码转换成8421 BCD 码。

二、要求完成设计的主要任务如下：1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。

2．使用同步时序逻辑电路的设计方法，设计余3码转换成2421 BCD 码。

写出设计中的三个过程。

画出课程设计图。

3．根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成2421 BCD 码电路图中标上引脚号。

4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成2421 BCD 码电路。

三、课程设计进度安排：课程设计正文一、根据要求列出真值表。

在该课程设计中，余3码有0011~1100十种输入，另外0000~0010和1101~1111六种输入是不可能发生的。

因此m~2m和13m~15m是该实验中的无关小项。

根据课程设计要求列出的真值表如表1-1所示。

表1-1真值表二、写出函数逻辑表达式1(8,9,10,11,12)(0,1,2,13,14,15)Y m d =+∑∑2(7,9,10,11,12)(0,1,2,13,14,15)Y m d =+∑∑3(5,6,8,11,12)(0,1,2,13,14,15)Y m d =+∑∑4(4,6,8,10,12)(0,1,2,13,14,15)Y m d =+∑∑化简逻辑函数1Y 、2Y 、3Y 和4Y 。

图1-11是课程设计题目的卡诺图。

卡诺图a 、b 、c 、d 中的无关小项填入“d ”,然后在小方格上填“1”，再进行逻辑函数的化简。