8421码转化为余三码

东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。

答：反馈回路、输出、输入。

题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。

组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。

答：逻辑功能、逻辑电路。

题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。

（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。

答：电容，选通脉冲，冗余项。

题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。

（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。

答：1型、0型。

题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。

答：代数法、卡诺图。

题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。

答：同时、依次。

题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。

答：进程、调用元件语句。

题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。

答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。

（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。

答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。

当使能输入00,651====I I I S 时，输出012F F F 应为 。

答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。

《数字逻辑电路》课程设计报告书2018年6月课程设计报告书设计内容及功能说明设计内容：使用“与”门（74LS08）、“或”门（74LS32）、非门（74LS04）、七段数码管译码器驱动器（74LS48）、三输入“或”门74LS27、“异或门”74LS86，设计8421BCD码转换成余3码及余3码转换成8421BCD码。

根据题意，要将8421BCD码转换成余3码及余3码转换成8421BCD 码就必须得根据转换的规则来实现。

其中8421BCD码转换成余三码时，8421BCD码有0000—0110七种输入，另外有1101—1111是3种输入，这三种输入转换成余三码后用单个数码管无法进行显示；余3码转换成8421BCD码时，余三码有0011—1111十三种输入，另外有0000—0010是三种输入单一数码管无法显示的，因此我们可以用这些无关小项来化简逻辑函数，从而得到优化的逻辑电路，正确的完成设计的要求。

功能说明：集成电路名称及引脚符号74LS08与门74LS32或门设计内容及功能说明74LS04非门74LS27三输入“或”门74LS48七段数码管译码器驱动器3.写出逻辑函数表达式根据输出和输入的逻辑关系真值表得到如下逻辑函数表达式。

“8421BCD 码转余3码”：)15,14,13(d )12,10,8,6,4,2,0(m ),,,(00)15,14,13(d )12,11,8,7,4,3,0(m ),,,(1)d(13,14,15)12,11,10,9,4,3,2,1(m ),,,(2)15,14,13(d )12,11,10,9,8,7,6,5(m ),,,(3∑+∑=∑+∑=∑+∑=∑+∑=D C B A D C B A O D C B A O D C B A O“余3码转8421BCD 码”：d(0,1,2))14,12,10,8,6,4(m ),,,(0d(0,1,2))14,13,10,9,6,5(m ),,,(1d(0,1,2))15,10,9,8,7(m ),,,(2)2,1,0(d )15,14,13,12,11(m ),,,(3∑+∑=∑+∑=∑+∑=∑+∑=D C B A Y D C B A Y D C B A Y D C B A Y通过卡诺图化简逻辑函数A ，B ，C 和D ，画出逻辑函数A ，B ，C 和D 的卡诺图如下。

东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

8421bcd转换为余三码的方法在计算机语言中，8421BCD是一种常用的数字编码方式，但在一些场合下，也需要将它转换为余三码的形式。

余三码已被广泛应用于数字电路的设计和计算机组成原理中。

下面，我们将分步骤介绍如何将8421BCD转换为余三码。

第一步：将8421BCD拆分成4位二进制数8421BCD指的是使用四个数码位来表示一个十进制数的一种编码方式。

8、4、2、1分别代表二进制数的8、4、2、1位。

将一个8421BCD数拆分成4位二进制数，是将每个数码位的数值转换成二进制数。

例如，将BCD码“0110 1001”拆分成4位二进制数就是“0110 1001”，因为每个数码位数值的8421BCD编码都可以直接转换成二进制数。

第二步：将每个二进制数转换为余数将二进制数转换为余数可以使用模三运算。

模三运算是指将一个数除以三后的余数。

对于一个二进制数，如果它的末位是1，则除以3后余1；如果末位是0，则除以3的余数为0。

例如，二进制数“1101”除以3的余数等于2，因为它的末位是1，“110”除以3的余数为0。

所以，“0110 1001”转换成余数的结果就是“010 010 101”。

第三步：将余数按倒序连接将余数按倒序连接就可以得到余三码。

这是因为在余三码中，高位和低位的顺序和二进制数是相反的。

例如，在二进制数中一个数的低位是在右边，而在余三码中，它的低位是在左边。

因此，在将多个余数连接在一起时，需要按倒序连接，才能得到正确的结果。

综上所述，将8421BCD转换为余三码需要完成三个步骤。

第一步是将8421BCD拆分成4位二进制数，第二步是将二进制数转换为余数，第三步是将余数按倒序连接。

这种转换方法可以帮助我们在数字电路设计和计算机组成原理中更好地应用余三码。

数字逻辑课后答案第⼆章第⼆章组合逻辑1. 分析图中所⽰的逻辑电路，写出表达式并进⾏化简2. 分析下图所⽰逻辑电路，其中S3、S2、S1、S0为控制输⼊端，列出真值表，说明 F 与 A 、B 的关系。

F1=F2=F=F 1F 2=BF = AB + B = ABA F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC1SB BS A ++32S B A ABS +1S B BS A ++3. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能。

解： F1==真值表如下：当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0裁判判决电路，A 为主裁判，在A 同意的前提下，只要有⼀位副裁判（B ，C ）同意，成绩就有效。

F2=真值表如下：CB BC A C AB C B A +++ABCC B A ABC C B A C B A +⊕=++)(A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111AC BC AB C A C B B A ++=++当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。

4.图所⽰为数据总线上的⼀种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。

解：F=只有当变量A0~A15全为0时，F = 1；否则，F = 0。

因此，电路的功能是判断变量是否全部为逻辑“0”。

5. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能解：因此，这是⼀个四选⼀的选择器。

6. 下图所⽰为两种⼗进制数代码转换器，输⼊为余三码，输出为什么代码？解：A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000011111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=这是⼀个余三码⾄8421 BCD 码转换的电路7. 下图是⼀个受 M 控制的4位⼆进制码和格雷码的相互转换电路。

东北大学分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。

输出为余三循环码2. 输出要具有数显功能三、设计报告的容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。

设计建立在硬件和软件两个平台的基础上。

硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。

软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。

数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。

2.设计容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。

列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。

然后根据卡诺图进行化简，得出最简表达式。

最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。

即可得到8421码对余三循环码的转换。

真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。

数字逻辑电路》课程设计报告书题目名称：余三码和8421BCD码相互转化的逻辑电路学院：专业：机电工程学院电子信息工程班级：2016 级 1 班学号：1X01131XXX 姓名：XXX指导教师：XXX2018 年 6 月课程设计报告书1. 掌握组合逻辑电路的基本概念与结构。

2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86的各端口，并能够正确的使用。

3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调试及故障排除方法。

4. 掌握芯片间的逻辑关系，准确的进行连线。

设计内容：使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。

根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。

其中 8421BCD 码转换成余三码时， 8421BCD 码有0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。

功能说明：设 计 目 的设计 内容 及功能 说明集成电路名称及引脚符号74LS08 与门 74LS32 或门74LS27 三输入“或”74LS04 非门门设计内容及功能说明74LS48 七段数码管译码器驱动器8421BCD码转余3 码”设计步骤余3 码转8421BCD码”根据卡诺图，逻辑函数化简结果如下所示8421BCD码转余3 码”O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCDBD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余3 码转8421BCD码” Y3(A,B,C, D) AB ACDY2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CDCD Y0(A, B,C,D) D 4. 画出组合逻辑电路设计步骤5. 调试从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。

第二章 组合逻辑下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？解：这是一个余三码 至8421 BCD 码转换的电路已知输入信号A,B,C,D 的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出 F 波形的组合电路（输入无反变量）解：列出真值表如下：W= AB+ACD X = BC+BD+BCD Y = CD+CD Z = D)(D C A C B A D C B D B B A F 或+++=9. 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。

列出控制电路真值表，并选出合适的集成电路来实现。

解：设：三台设备分别为 A 、B 、C ： “1”表示有故障，“0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。

据题意列出真值表如下：于是得：13.用一片4:16线译码器将8421BCD 码转换成余三码，写出表达式 解:C B A C B A Y C B A BC Y C B A Y ++==⊕+=⊕⊕=3)(21)8,6,4,2,0(),,,()8,7,4,3,0(),,,()9,4,3,2,1(),,,()9,8,7,6,5(),,,(∑=∑=∑=∑=D C B A Z D C B A Y D C B A X D C B A W设计二进制码/格雷码转换器 解：真值表B 12A 2B4：16线译码器Y 6Y 8Y 2Y 4Y 3Y 7Y 2Y 6得：18. 设计一个血型配比指示器。

解： 用XY 表示供血者代码，MN 表示受血者代码。

代码设定如下：XY = 00 A 型 MN = 00 A 型 01 B 型 01 B 型 10 AB 型 10 AB 型 11 O 型 11 O 型得：F 1 = Σ(0,2,5,6,10,12,13,14,15)19. 设计保密锁。

北京邮电大学实验报告实验名称： 数电电路与逻辑设计实验学院：信息与通信工程学院班 级： 姓 名： 学 号： 班内序号：日期：一． 实验一：QuartusII 原理图输入法设计1. 实验名称和实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。

(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。

(3)用3线-8线译码器（74LS138）和逻辑门设计实现函数F=A B C +A B C +AB C +A B C 。

2.实验原理图及波形图（1）半加器（2）全加器（3）74LS383.仿真波形图分析(1)半加器：输入为a，b，输出S，CO（进位）。

当ab都为0时，半加和s=0，进位端co=0。

当ab都为1时，半加和s=0，进位端co=1。

当a=1,b=0或a=0,b=1时，半加和s=1，进位端co=0。

(2)全加器：输入a，b，输出S，CO（进位），ci（低进位）。

当a=0，b=0,ci=0,输出s=0，co=0。

当a=0，b=1或a=1，b=0又ci=0,输出s=1，co=0。

当a=0，b=0,ci=1,输出s=1，co=0。

(3)74LS138输入A,B,C,输出为3。

四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。

二．实验二：用VHDL设计与实现组合逻辑电路1.实验名称和实验任务要求(1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。

要求用拨码开关设定输入信号，7段数码管显示输出信号。

(2)用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。

要求用拨码开关设定输入信号，发光二极管显示输出信号。

(3)用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。