下载文档原格式
For personal use only in study and research; not for commercialuse《数字逻辑》习题案例（计算机科学与技术专业、信息安全专业）2004年7月计算机与信息学院、计算机系统结构教研室一、选择题1．十进制数33的余3码为 。
A. 00110110B. 110110C. 01100110D. 1001002．二进制小数-0.0110的补码表示为 。
A ．0.1010B ．1.1001C ．1.0110D ．1.10103．两输入与非门输出为0时，输入应满足 。
A ．两个同时为1B ．两个同时为0C ．两个互为相反D ．两个中至少有一个为04．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项 ？A ． 9B ．7C ．16D ．不能确定5. 下列逻辑函数中，与A F =相等的是 。
)(A 11⊕=A F )(B A F =2⊙1 )(C 13⋅=A F )(D 04+=A F6. 设计一个6进制的同步计数器，需要 个触发器。
)(A 3 )(B 4 )(C 5 )(D 67. 下列电路中，属于时序逻辑电路的是 。
)(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器8. 列电路中，实现逻辑功能n n Q Q =+1的是 。
)(A )(B)(C (D) 9. 的输出端可直接相连，实现线与逻辑功能。
)(A 与非门 )(B 一般TTL 门)(C 集电极开路OC 门 )(D 一般CMOS 门 10．以下代码中为无权码的为 。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11．以下代码中为恒权码的为 。
A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码12．一位十六进制数可以用 位二进制数来表示。
A . １B . ２C . ４D . 1613．十进制数25用8421BCD码表示为。
第8章半导体存储器和可编程逻辑器件8-1存储器按读写功能以及信息的可保存性分别分为哪几类？并简述各自的特点。
解答：存储器按读写功能可分为只读存储器（ROM）和随机存储器（RAM）。
随机存取存储器在工作过程中，既可从其任意单元读出信息，又可以把外部信息写入任意单元。
因此，它具有读、写方便的优点，但由于具有易失性，所以不利于数据的长期保存。
只读存储器在正常工作时其存储的数据固定不变，只能读出，不能随时写入。
ROM为非易失性器件，当器件断电时，所存储的数据不会丢失。
存储器按信息的可保存性可分为易失性存储器和非易失性存储器。
易失性存储器在系统关闭时会失去存储的信息，它需要持续的电源供应以维持数据。
非易失存储器在系统关闭或无电源供应时仍能保持数据信息。
8-2什么是SRAM？什么是DRAM？它们在工作原理、电路结构和读/写操作上有何特点？解答：SRAM（Static Random Access Memory）为静态随机存储器，其存储单元是在静态触发器的基础上附加控制电路构成的。
DRAM（Dynamic Random Access Memory）为动态随机存储器，常利用MOS管栅极电容的电荷存储效应来组成动态存储器，为了避免存储信息的丢失，必须定时地对电路进行动态刷新。
SRAM的数据由触发器记忆，只要不断电，数据就能保存，但其存储单元所用的管子数目多，因此功耗大，集成度受到限制。
DRAM一般采用MOS管的栅极电容来存储信息，由于电荷保存时间有限，为避免存储数据的丢失，必须由刷新电路定期刷新，但其存储单元所用的管子数目少，因此功耗小，集成度高。
SRAM速度非常快，但其价格较贵；DRAM的速度比SRAM慢，不过它比ROM 快。
8-3若RAM的存储矩阵为256字⨯4位，试问其地址线和数据线各为多少条？解答：存储矩阵为256字⨯4位的RAM地址线为8根，数据线为4根。
8-4某仪器的存储器有16位地址线，8位数据线，试计算其最大存储容量是多少？解答：最大存储容量为216⨯8=524288=512k bit（位）8-5用多少片256⨯4位的RAM可以组成一片2K⨯8位的RAM？试画出其逻辑图。
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
1习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：AB 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比较器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
2解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。
电路实现数据选择器的功能。
[题3.3] 图题3.3是一个密码锁控制电路。
开锁条件是必须将开锁开关闭合，且要拨对密码。
如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。
否则，开锁信号为0，报警信号为1。
试分析该电路的密码是多少。
解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
3解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
[题3.5] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。
学号：课程设计题目余3码转换成8421 BCD 码学院计算机科学与技术专业计算机科学与技术班级姓名指导教师2010 年06 月24 日课程设计任务书学生姓名拉巴珠久学生专业班级计算机0806指导教师黄靖学院名称计算机科学与技术学院一、题目：余3码转换成8421 BCD 码原始条件：使用“与”门( 74 LS 08 )、“或”门( 74 LS 32 )、非门( 74 LS 04 )，设计余3码转换成8421 BCD 码。
二、要求完成设计的主要任务如下：1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计余3码转换成8421 BCD 码。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成8421 BCD 码电路图中标上引脚号。
4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成8421 BCD 码电路。
指导教师签名：20 年月日系主任（责任教师）签名：20 年月日1设计目的1．掌握组合逻辑电路的基本概念与结构。
2．认识基本门电路74LS08、74LS32、74LS04的各端口，能够正确的使用。
3．了解余3码转换成8421BCD码的工作原理，调试及故障排除方法。
2设计要求1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。
2．使用同步时序逻辑电路的设计方法，设计余3码转换成8421 BCD 码。
写出设计中的三个过程。
画出课程设计图。
3．根据74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的余3码转换成8421 BCD 码电路图中标上引脚号。
4．在试验设备上，使用74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试余3码转换成8421 BCD 码电路。
3.4 X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
设： 当 0≤X≤ 4时, Y=X+1 ；当 5≤X≤9 时，Y=X -1,且X 不大于9。
(1) 试列出该逻辑电路完整的真值表； (2) 用与非门实现该逻辑电路。
解：(1) 按题意要求列真值表如下：0 0 0 0x 3x 2x 1x 0y 3y 2y 1y 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0x x x x x x x x x x x x x x x x x x x x x x x xX X Y 033=x 3X X X X X Y 031022++=x 3X XX X X X X X X X X X Y 0132121231+++=x 3X Y 00=01001110000111101x 3x 2x 1x 01111(2) 把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。
X X X X Y 03033==X X X X X X X X X X Y 0310*******=++=X X X X X X X X X X X X X X X X X X X X X X X X Y 0132012012030132012012031=+++= X Y 00=作图如下：x 3x 2x 1x 0y 3y 2y 1y 03.5 设计一交通灯监测电路。
红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74系列的型号。
解:设A 、B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为0；检修信号用L 表示，L 为1表示需要检修。
第二章测试1.将2 欧与3欧的两个电阻串联后，接在电压为10伏的电源上，2欧电阻上消耗的功率为（）。
A:10瓦B:6瓦C:4瓦D:8瓦答案:D2.三个阻值相同的电阻Ｒ，两个并联后与另一个串联，其总电阻等于（）。
A:1.5ＲB:（1／2）ＲC:ＲD:（1／3）Ｒ答案:A3.并联电阻的等效电阻，它的倒数等于各支路电阻倒数（）。
A:之差B:之和C:之积D:之商答案:B4.在同一电路中，若两个电阻的端电压相等，这两个电阻一定是并联。
（）A:对B:错答案:B5.几个不等值的电阻串联，每个电阻通过的电流也不相等。
（）A:错B:对答案:A第三章测试1.已知正弦交流电压，其频率为为（）。
A:50HzB:100HzC:2πHzD:1Hz答案:C2.人们常说的交流电压220V是指交流电压的（）。
A:最大值B:瞬时值C:平均值D:有效值答案:D3.对两个同频率正弦量而言，其相位差就是初相位之差。
（）A:错B:对答案:B4.用电流表测得一正弦交流电路中的电流为 A，则其最大值为20。
（）A:对B:错答案:A5.在正弦交流电路中，纯电容元件上的电压相位超前其电流相位90度。
（）A:错B:对答案:A第四章测试1.变压器是按电磁感应原理工作的。
（）A:错B:对答案:B2.单相变压器和三相变压器的工作原理相同。
（）A:对B:错答案:A3.叠加原理可以直接用于求解功率。
（）A:对B:错答案:B4.叠加定理中，当一个电源单独工作时，其余电源应该置零。
（）A:对B:错答案:A5.叠加定理中，电压源置零时，做{短路}处理，电流源置零时，做开路处理。
（）A:错B:对答案:B第五章测试1.用字母QS可以表示刀开关。
（）A:对B:错答案:A2.低压断路当电路发生过载时，能自动切断电路。
（）A:对B:错答案:A3.接触器是一种手动电器，可用来频繁地接通和断开主电路，能远距离控制。
（）A:对B:错答案:B4.用字母KM可以表示交流接触器。
（）A:错B:对答案:B5.交流接触器有2对主触头。
8421bcd转换为余三码的方法在计算机语言中，8421BCD是一种常用的数字编码方式，但在一些场合下，也需要将它转换为余三码的形式。
余三码已被广泛应用于数字电路的设计和计算机组成原理中。
下面，我们将分步骤介绍如何将8421BCD转换为余三码。
第一步：将8421BCD拆分成4位二进制数8421BCD指的是使用四个数码位来表示一个十进制数的一种编码方式。
8、4、2、1分别代表二进制数的8、4、2、1位。
将一个8421BCD数拆分成4位二进制数，是将每个数码位的数值转换成二进制数。
例如，将BCD码“0110 1001”拆分成4位二进制数就是“0110 1001”，因为每个数码位数值的8421BCD编码都可以直接转换成二进制数。
第二步：将每个二进制数转换为余数将二进制数转换为余数可以使用模三运算。
模三运算是指将一个数除以三后的余数。
对于一个二进制数，如果它的末位是1，则除以3后余1；如果末位是0，则除以3的余数为0。
例如，二进制数“1101”除以3的余数等于2，因为它的末位是1，“110”除以3的余数为0。
所以，“0110 1001”转换成余数的结果就是“010 010 101”。
第三步：将余数按倒序连接将余数按倒序连接就可以得到余三码。
这是因为在余三码中，高位和低位的顺序和二进制数是相反的。
例如，在二进制数中一个数的低位是在右边，而在余三码中，它的低位是在左边。
因此，在将多个余数连接在一起时，需要按倒序连接，才能得到正确的结果。
综上所述，将8421BCD转换为余三码需要完成三个步骤。
第一步是将8421BCD拆分成4位二进制数，第二步是将二进制数转换为余数，第三步是将余数按倒序连接。
这种转换方法可以帮助我们在数字电路设计和计算机组成原理中更好地应用余三码。
习题三【试题3-1】 用74LS138设计一个能对32地址译码的译码电路。
【解题方法指导】构成32地址译码系统需要用4片74LS138译码器。
32地址对应5位二进制地址码A 4A 3A 2A 1A 0，低三位地址A 2A 1A 0为每一片译码器提供8个低位地址，高位地址A 4A 3作为译码器的使能信号。
A 4A 3=00时，74138-1译码输出；A 4A 3=01时，74138-2译码输出；A 4A 3=10时，74138-3译码输出；A 4A 3=11时，74138-4译码输出。
A 4A 3可以用2/4线译码器译码，为74138-1～74138-4提供使能信号。
考虑到74138有多个使能端；可利用使能端本身的译码功能。
由于74138只有一个高电平有效的使能端，所以A 4中A 3要有一个反相后接低电平有效的使能端，使A 4A 3=11时，74138-4译码输出。
【解答】能实现32地址译码的译码系统之一如图3-53所示。
图3-53 74138实现32地址译码【试题3-2】用74138和74151组成图3-54所示16通道数据传输系统，可将任一输入通道的输入数据从任一输出通道输出。
图3-54【解题方法指导】本题实质是将8通道数据选择器和8通道数据分配器扩展为16通道。
八选一数选器74151只有一个使能端，所以要用一个反相器使两片74151分别使能。
八通道数据分配器74138有三个使能端，一片74138用高电平使能，另一片74138则用低电平使能，剩余一个低电平使能端作为数据输入端。
因为，低电平使能端作为数据输入端，输入输出数据同相，所以，74151用高电平输出有效的输出端Y 。
Y 24～Y 31 A Y 8～Y 15 A I I 1 I Y 0Y 1Y 1【解答】能实现16通道数据传输系统之逻辑图如图3-55所示。
图3-55【试题3-3】用一片74LS48实现三位十进制数动态扫描显示。
【解题方法指导】图3-18中用三片7448实现三位十进制数动态扫描显示，选通信号ST 作为灭灯输入BI 。
VHDL程序并行语句的应用一、实训目的1.巩固编译、仿真VHDL文件的方法。
2.掌握VHDL程序并行语句的应用。
二、实训器材计算机与Qu artusⅡ工具软件。
三、实训指导（一）实训原理8421BC D-余3码转换电路的真值表如表3-1所示。
表3-1 8421BC D-余3码转换电路的真值表输入输出a3 a2 a1 a0 y3 y2 y1 y00 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 0（二）实训步骤1.设计输入VH DL文件（1）建立工程项目。
（2）建立VHDL文件。
（3）用条件信号赋语句或选择信号赋值语句等并行语句设计VH DL文件。
VHDL代码如下：LIBRAR Y ieee;USE ieee.std_lo gic_1164.ALL;ENTITY ysmzhISPORT(a:IN STD_LO GIC_V ECTOR(3 DOWNTO 0);y:OUT STD_LO GIC_V ECTOR(3 DOWNTO 0));END ysmzh;ARCHIT ECTUR E a OF ysmzhISBEGINPROCES S(a)BEGINCASE a ISWHEN "0000"=>y<="0011";WHEN "0001"=>y<="0100";WHEN "0010"=>y<="0101";WHEN "0011"=>y<="0110";WHEN "0100"=>y<="0111";WHEN "0101"=>y<="1000";WHEN "0110"=>y<="1001";WHEN "0111"=>y<="1010";WHEN "1000"=>y<="1011";WHEN "1001"=>y<="1100";WHEN OTHERS=>NULL;END CASE;END PROCES S;END a;2.编译仿真VH DL文件（1）编译VHDL文件。
数字逻辑电路》课程设计报告书题目名称：余三码和8421BCD码相互转化的逻辑电路学院：专业：机电工程学院电子信息工程班级：2016 级 1 班学号：1X01131XXX 姓名：XXX指导教师：XXX2018 年 6 月课程设计报告书1. 掌握组合逻辑电路的基本概念与结构。
2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86的各端口，并能够正确的使用。
3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调试及故障排除方法。
4. 掌握芯片间的逻辑关系，准确的进行连线。
设计内容：使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。
根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。
其中 8421BCD 码转换成余三码时， 8421BCD 码有0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。
功能说明：设 计 目 的设计 内容 及功能 说明集成电路名称及引脚符号74LS08 与门 74LS32 或门74LS27 三输入“或”74LS04 非门门设计内容及功能说明74LS48 七段数码管译码器驱动器8421BCD码转余3 码”设计步骤余3 码转8421BCD码”根据卡诺图，逻辑函数化简结果如下所示8421BCD码转余3 码”O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCDBD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余3 码转8421BCD码” Y3(A,B,C, D) AB ACDY2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CDCD Y0(A, B,C,D) D 4. 画出组合逻辑电路设计步骤5. 调试从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。
8421BCD码格雷码余3码编码方法编码是信息处理领域中常见的一种技术，用于将数据转换为特定的编码形式，以便在传输或存储过程中更加高效地使用和处理数据。
在计算机科学和电子通信中，8521BCD码、格雷码和余3码是常用的编码方法之一、下面将详细介绍这三种编码方法。
1.8421BCD码：8421BCD码即二进制码-十进制码。
它使用4位二进制码（对应16进制的0-F）来表示一个十进制数。
8421BCD码的特点是具有固定的位权和容易进行十进制和二进制之间的转换。
其中，每一位的位权从右往左依次为8、4、2、1、例如，十进制数7的8421BCD码表示为01118421BCD码虽然具有固定的位权，但存在编码浪费问题。
由于每一位只能表示4位二进制数，因此在表示一个十进制数时需要使用更多的二进制位数。
例如，十进制数15的8421BCD码表示为00010101，占用了8位二进制数，而十进制数15在二进制中可以用4位数表示（即1111）。
因此，8421BCD码的编码效率较低。
2.格雷码：格雷码又称为反射码，它是一种二进制码的变形，相邻的两个码之间只有一个位数的差异。
格雷码的特点是编码过程中只有一位发生改变，这样在传输或存储过程中更加高效，避免了传统二进制码由于1位变化导致的多位错误。
例如，对于3位格雷码来说，它由000、001、011、010、110、111、101、100这样的序列组成。
格雷码在数字电路设计、数据通信和精确测量等领域具有广泛的应用。
例如，在数字电路设计中，格雷码可以用作计数器的输入，以避免计数器在计数过程中产生不稳定的状态。
3.余3码：余3码是一种类似于格雷码的编码形式，它的特点是相邻的两个码之间只有一位数的差异，并且不能存在三个连续的1或0。
余3码的编码过程通常使用状态转换表来确定。
例如，对于3位余3码来说，它由000、001、010、012、021、022、122、120、110、111、101、100这样的序列组成。
第4章习题答案书中图4.18是否错了。
G2A 输入控制端习 题一、填空题1. 常用的译码器电路有二-四译码器、二-十进制译码器和三-八译码器。
2. 由发光二极管构成的七段数码管的两种接法分别为共阳极接法和共阴极接法。
3. 在优先编码器中，是优先级别高的编码排斥优先级别低的。
4. 消除组合逻辑电路竞争冒险的方法有引入选通脉冲、输出接滤波电容和修改逻辑设计等。
5. 如果对键盘上108个符号进行二进制编码，则至少要7位二进制数码。
6. 一个二进制译码器由n 个输入端，它的输出端最多有2n 个。
二、分析与设计题1. 写出题图4.1所示电路的输出信号表达式，并说明其功能。
题图4.1解：'')')')'(()')'(((B A AB B A B B A A Y +=+++++= 实现同或功能2. 分析题图4.2所示电路的逻辑功能。
解：B A AB AB B AB A Y '')')')'(()')'(((+== 实现异或功能3. 分析题图4.3所示电路的逻辑功能，并判断能否化简，若能，则化简，并修改逻辑设计。
解：C B BC C B C B BC C B BC C AB C B AB C A F ⊕=+=+=++=⊕++='')'''()'''''()'')'()''((能化简，化简结果为B 异或C 。
修改逻辑设计如图B CF题图4.2 题图4.34. 用与非门设计一个4变量的多数表决电路。
设输出为Y，当输入A、B、C、D有3个或3个以上为1时，输出为1，其他情况输出为0。
要求：列出真值表，写出输出逻辑表达式，画出逻辑电路图。
解：列真值表写出逻辑表达式)')'()'()'()'((''''BCDACDABDABCABCABDACDBCDABCDABCDDABCCDABBCDAY=+++=++++=画出逻辑电路图如图A B CDY5. 用与非门分别设计能实现下列代码转换的组合电路：（1）将8421BCD 码转换为余3代码。
数字电路分析与设计_浙江大学中国大学mooc课后章节答案期末考试题库2023年1.若对8个特定对象进行编制，应该选择位二进制编码器。
参考答案:32.使逻辑函数【图片】为1的最小项有个参考答案:7##%_YZPRLFH_%##七3.条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。
参考答案:正确4.将逻辑函数L=AB+AC+BC用卡诺图表示为：【图片】参考答案:正确5.和逻辑式【图片】相等的是参考答案:B6.已知N的反码为10110011，则补码为01001101。
参考答案:错误7.十进制数（-10）10的二进制补码表示为：参考答案:（10110）28.判断对错：D/A转换器输出模拟量的大小只取决于输入的数字量。
参考答案:错误9.执行Quartus II的______命令，可以检查设计电路错误。
参考答案:Compiler10.CPLD和FPGA器件______。
参考答案:在系统加电时可以对器件的内容进行重构11.某中规模集成计数器74HCXX的功能表和简化逻辑符号如下所示。
【图片】用该集成计数器连接而成的电路如下图所示。
该电路是（同步/异步）、（加法/减法）计数器；其中74HCXX（I）片连接成进制计数器；整个电路是进制计数器。
（答案间用中文分号隔开）【图片】参考答案:异步；加法；10；4412.已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈置数法设计一个余3码编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（）时使置数端【图片】置为（），并将数据输入端D3D2D1D0置为（）。
（答案间用中文分号隔开）【图片】【图片】参考答案:1101；0；001113.下列A/D转换器速度最快的是（）。
参考答案:并行比较型A/D转换器14.用4选一的数据选择器扩展成16选一的数据选择器，若不加其它门电路，则最少需要（）片4选一数据选择器。
参考答案:515.用中规模集成计数器74LS192构成的电路如图所示，则该电路功能为进制法（加/减）计数器。
《数字逻辑电路》课程设计报告书2018年6月课程设计报告书设计 目 的1.掌握组合逻辑电路的基本概念与结构。
2.认识基本门电路74LS08、74LS32、74LS04、74LS48、74LS27、74LS86的各端口，并能够正确的使用。
3.了解8421BCD 码转换成余3码及余3码转换成8421BCD 码的工作原理，调试及故障排除方法。
4.掌握芯片间的逻辑关系，准确的进行连线。
设计 内容 及 功能 说明设计内容：使用“与”门（74LS08）、“或”门（74LS32）、非门（74LS04）、七段数码管译码器驱动器（74LS48）、三输入“或”门74LS27、“异或门”74LS86，设计8421BCD 码转换成余3码及余3码转换成8421BCD 码。
根据题意，要将8421BCD 码转换成余3码及余3码转换成8421BCD 码就必须得根据转换的规则来实现。
其中8421BCD 码转换成余三码时，8421BCD 码有0000—0110七种输入，另外有1101—1111是3种输入，这三种输入转换成余三码后用单个数码管无法进行显示；余3码转换成8421BCD 码时，余三码有0011—1111十三种输入，另外有0000—0010是三种输入单一数码管无法显示的，因此我们可以用这些无关小项来化简逻辑函数，从而得到优化的逻辑电路，正确的完成设计的要求。
功能说明：集成电路名称及引脚符号74LS08与门 74LS32或门74LS04非门 74LS27三输入“或”门内容及功能说明74LS48七段数码管译码器驱动器设 计 步 骤“8421BCD 码转余3码”“余3码转8421BCD 码”根据卡诺图，逻辑函数化简结果如下所示。
“8421BCD 码转余3码”DD C B A O D C CD D C B A O D B D C B C B D C B A O BC BD A D C B A O =+=++=++=),,,(0),,,(1),,,(2),,,(3“余3码转8421BCD 码”DD C B A Y D C D C D C B A Y D C B BCD C B D C B A Y ACD AB D C B A Y =+=++=+=),,,(0),,,(1),,,(2),,,(34.画出组合逻辑电路5.调试从A,B,C,D端输入8421BCD码得到的O3，O2，O1，O0和输入余3码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。
8421BCD码、格雷码、余3码编码方法
数字系统只能识别0和1两种不同的状态，只能识别二进制数。
实际传递和处理的信息很复杂，因此为了能使二进制数码表示更多、更复杂的信息，把0、1按一定的规律编制在一起表示信息，这个过程称为编码。
最常见的编码为二-十进制编码。
所谓二十进制编码是用4位二进制数表示0～9的10个十进制数，也称BCD码。
常见的BCD码有8421码、格雷(Gray)码、余3码、5421码、2421码等编码。
其中8421码、5421码和2421码为有权码，其余为无权码。
1．8421BCD码
8421BCD码是最常用的BCD码，为有权码，各位的权从左到右为8、4、2、1。
在8421BCD 码中利用4位二进制数的16种组合0000～1111 中的前10种组合0000～1001 代表十进制数的0～9，后6种组合1010～1111为无效码。
例：把十进制数78表示为8421BCD码的形式。
解：(78)10＝(0111 1000)8421
(78)10＝(1010 1011)5421
(78)10＝(1101 1110)2421
2．格雷码(Gray)
格雷码最基本的特性是任何相邻的代码间仅有一位数码不同。
在信息传输过程中，若计数电路按格雷码计数时，每次状态更新仅有一位发生变化，因此减少了出错的可能性。
格雷码为无权码。
3．余3码
因余3码是将8421BCD码的每组加上0011(即十进制数3)即比它所代表的十进制数多3，因此称为余3码。
余3码的另一特性是0与9、1和8等互为反码。
《数字电路与数字逻辑》练习题一一、填空1．将下列二进制数转为十进制数（1001011）B = （ ）D （11．011）B = （ ）D2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3．把下列4个不同数制的数(376.125)D 、(110000)B 、(17A)H 、(67)O （ 按从大到小的次序排列（ ）>（ ）>( )>( ) 。
将下列各式变换成最简与或式的形式=+B AB （ ）=+AB A （ ）=++BC C A AB （ ）4．将下列二进制数转为十进制数（101000）B = （ ）D （11．0101）B = （ ）D5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）= （ ）B = （ ）O = （ ）H（254．25）= （ ）B = （ ）O = （ ）H6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+125）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（—42）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。
8．当j i ≠时，同一逻辑函数的最小项=⋅j i m m _________；两个最大项=+j i M M ___________。
9．（43.5）10=（_________）2=（_________）16。
10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。
11.将下列二进制数转为十进制数（1010001）B = （ ）D （11．101）B = （ ）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码 （+254.25）=（ ）真值 = （ ）原码 =（ ）反码 = （ ）补码13.把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（ ）>（ ）>( )>( ) 。
