下载文档原格式
数字逻辑实验指导书实验者须知一、明确实验目的实验是为了验证理论，巩固所学理论知识，同时学习工程技术中许多书本上学不到的东西，学生在实验过程中可以运用已学过的理论去分析解决问题。
再者为了训练学生的科学作风及不断提高实验技能等。
二、实验前的准备实验前学生必须仔细阅读本次实验的内容，弄清楚实验的目的、任务、及进行实验的步骤，复习有关的理论，以便提高实验效率。
三、实验要求1、遵守实验室规则，养成良好的实验作风；2、实验时学生根据书中要求，在指定的仪器上进行连线，连线后应自己首先认真地检查一遍无误后，经指导老师检查，方可通电进行实验，否则，造成仪器及元件的损坏由本人负责；3、在连线后出现一些故障这是难免的，学生此时要头脑冷静地检查原因，认真思考、判断，尽量独立地解决。
因为排除故障是学生综合运用所学理论，训练自己分析问题，解决问题的能力的好机会。
总之，不但要会分析正常线路的各点电位或波形，而且还要学会根据不正确的现象估计故障的可能性，通过对比进行观察，必要时可另行设置实验条件，判断问题所在，排除故障，以达到设计要求，提高实验能力；4、实验中如果发生异常现象，应立即断电，保留现场，请指导教师检查原因。
待教师允许继续进行实验时方可继续，不可私自处理；5、实验完毕整理好仪器、导线、芯片。
四、实验报告内容1、实验题目、任务、要求。
2、实验前进行理论分析、计算。
3、实验步骤，实验线路、实验记录。
4、电平及波形的分析、讨论。
5、结论(出现了故障如何排除的，通过实验有何体会与收获)写实验报告是一个综合运用所学理论解决实际问题的过程，它不仅可以对所学的理论加深理解，还可以培养学生分析问题，解决问题的能力，实验报告应当写的简明扼要，有事实，有分析，有结论。
成为一份科学实践的总结，不要写成实验指导书的复制品，更不要抄袭和伪造实验内容。
目录实验一门电路实验 ...................................................................... - 1 - 实验二全加器............................................................................... - 3 - 实验三组合逻辑电路的设计与测试 ........................................ - 6 - 实验四译码器及其应用.............................................................. - 8 - 实验五触发器及其应用............................................................ - 11 - 实验六计数器及其应用............................................................ - 17 - 实验七移位寄存器及其应用 ................................................... - 23 - 实验八时序逻辑电路的设计及其应用 .................................. - 28 - 实验九脉冲信号产生电路的研究........................................... - 31 - 实验十555时基电路及其应用 ................................................ - 34 - 实验十一数一模、模一数转换............................................... - 41 - 附录 .............................................................................................. - 46 -实验一门电路实验一、实验目的1、熟悉数字逻辑实验台的使用方法及注意事项。
![四人表决器[技巧]](https://uimg.taocdn.com/99a81bd109a1284ac850ad02de80d4d8d15a01c7.webp)
实验二组合逻辑电路分析与测试一、实验目的1．掌握组合逻辑电路的分析方法。
2．验证半加器和全加器电路的逻辑功能。
3．了解两个二进制数求和运算的规律。
4．学会数字电子线路故障检测的一般方法。
二、实验原理1．分析逻辑电路的方法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。
2．实验线路（1）用与非门组成的半加器，如图4-4-1所示。
图4-4-1（2）用异或门组成的半加器，如图4-4-2所示。
（3）用与非门、与或非门和异或门组成的全加器，如图4-4-３所示：3．集成块管脚排列图见附录三、实验仪器及器材１．数字实验箱 ２．集成块74LS00３．集成块74LS54 ４．集成块74LS86５．万用表 6．＋5V 直流电源图四、实验内容及步骤１．检查所用集成块的好坏。
２．测试用与非门组成的半加器的逻辑功能。
（1）按图4-4-1接线，先写出其逻辑表达式，然后将输入端A 、B 接在实验箱逻辑控制开关插孔，X 1、X 2、X 3、S n 、C n 分别接在电平显示插孔接好线后，进行测试。
（2）改变输入端A 、B 的逻辑状态，观察各点相应的逻辑状态，将结果填入表4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。
表4-4-1３．测试用异或门和与非门组成的半加器的逻辑功能（1）按图4-4-2接线，将输入端A 、B 分别接在逻辑控制开关插孔，C n 、S n 分别接在电平显示插孔，接好线后进行测试。
（2）改变输入端A n 、B n 的逻辑状态，观察S n 和C n 的显示状态，并将测试结果填入表4-4-2中，并分析结果正确与否。
若输出有误，分析其原因并查找故障点。
４．测试用与非门、与或非门组成的全加器的逻辑功能。
（1）按图4-4-3接线，输入端A n 、B n 、C n-1分别接逻辑控制开关插孔, S n 、C n 分别接电平显示插孔，接好线后进行测试。
7400TTL2输入端四与非门7401TTL集电极开路2输入端四与非门7402TTL2输入端四或非门7403TTL集电极开路2输入端四与非门7404TTL六反相器7405TTL集电极开路六反相器7406TTL集电极开路六反相高压驱动器7407TTL集电极开路六正相高压驱动器7408TTL2输入端四与门7409TTL集电极开路2输入端四与门7410TTL3输入端3与非门74107TTL带清除主从双J-K触发器74109TTL带预置清除正触发双J-K触发器7411TTL3输入端3与门74112TTL带预置清除负触发双J-K触发器7412TTL开路输出3输入端三与非门74121TTL单稳态多谐振荡器74122TTL可再触发单稳态多谐振荡器74123TTL双可再触发单稳态多谐振荡器74125TTL三态输出高有效四总线缓冲门74126TTL三态输出低有效四总线缓冲门7413TTL4输入端双与非施密特触发器74132TTL2输入端四与非施密特触发器74133TTL13输入端与非门74136TTL四异或门74138TTL3-8线译码器/复工器74139TTL双2-4线译码器/复工器7414TTL六反相施密特触发器74145TTLBCD—十进制译码/驱动器7415TTL开路输出3输入端三与门74150TTL16选1数据选择/多路开关74151TTL8选1数据选择器74153TTL双4选1数据选择器74154TTL4线—16线译码器74155TTL图腾柱输出译码器/分配器74156TTL开路输出译码器/分配器74157TTL同相输出四2选1数据选择器74158TTL反相输出四2选1数据选择器7416TTL开路输出六反相缓冲/驱动器74160TTL可预置BCD异步清除计数器74161TTL可予制四位二进制异步清除计数器74162TTL可预置BCD同步清除计数器74163TTL可予制四位二进制同步清除计数器74164TTL八位串行入/并行输出移位寄存器74165TTL八位并行入/串行输出移位寄存器74166TTL八位并入/串出移位寄存器74169TTL二进制四位加/减同步计数器7417TTL开路输出六同相缓冲/驱动器74170TTL开路输出4×4寄存器堆74173TTL三态输出四位D型寄存器74174TTL带公共时钟和复位六D触发器74175TTL带公共时钟和复位四D触发器74180TTL9位奇数/偶数发生器/校验器74181TTL算术逻辑单元/函数发生器74185TTL二进制—BCD代码转换器74190TTLBCD同步加/减计数器74191TTL二进制同步可逆计数器74192TTL可预置BCD双时钟可逆计数器74193TTL可预置四位二进制双时钟可逆计数器74194TTL四位双向通用移位寄存器74195TTL四位并行通道移位寄存器74196TTL十进制/二-十进制可预置计数锁存器74197TTL二进制可预置锁存器/计数器7420TTL4输入端双与非门7421TTL4输入端双与门7422TTL开路输出4输入端双与非门74221TTL双/单稳态多谐振荡器74240TTL八反相三态缓冲器/线驱动器74241TTL八同相三态缓冲器/线驱动器74243TTL四同相三态总线收发器74244TTL八同相三态缓冲器/线驱动器74245TTL八同相三态总线收发器74247TTLBCD—7段15V输出译码/驱动器74248TTLBCD—7段译码/升压输出驱动器74249TTLBCD—7段译码/开路输出驱动器74251TTL三态输出8选1数据选择器/复工器74253TTL三态输出双4选1数据选择器/复工器74256TTL双四位可寻址锁存器74257TTL三态原码四2选1数据选择器/复工器74258TTL三态反码四2选1数据选择器/复工器74259TTL八位可寻址锁存器/3-8线译码器7426TTL2输入端高压接口四与非门74260TTL5输入端双或非门74266TTL2输入端四异或非门7427TTL3输入端三或非门74273TTL带公共时钟复位八D触发器74279TTL四图腾柱输出S-R锁存器7428TTL2输入端四或非门缓冲器74283TTL4位二进制全加器74290TTL二/五分频十进制计数器74293TTL二/八分频四位二进制计数器74295TTL四位双向通用移位寄存器74298TTL四2输入多路带存贮开关74299TTL三态输出八位通用移位寄存器7430TTL8输入端与非门7432TTL2输入端四或门74322TTL带符号扩展端八位移位寄存器74323TTL三态输出八位双向移位/存贮寄存器7433TTL开路输出2输入端四或非缓冲器74347TTLBCD—7段译码器/驱动器74352TTL双4选1数据选择器/复工器74353TTL三态输出双4选1数据选择器/复工器74365TTL门使能输入三态输出六同相线驱动器74365TTL门使能输入三态输出六同相线驱动器74366TTL门使能输入三态输出六反相线驱动器74367TTL4/2线使能输入三态六同相线驱动器74368TTL4/2线使能输入三态六反相线驱动器7437TTL开路输出2输入端四与非缓冲器74373TTL三态同相八D锁存器74374TTL三态反相八D锁存器74375TTL4位双稳态锁存器74377TTL单边输出公共使能八D锁存器74378TTL单边输出公共使能六D锁存器74379TTL双边输出公共使能四D锁存器7438TTL开路输出2输入端四与非缓冲器74380TTL多功能八进制寄存器7439TTL开路输出2输入端四与非缓冲器74390TTL双十进制计数器74393TTL双四位二进制计数器7440TTL4输入端双与非缓冲器7442TTLBCD—十进制代码转换器74352TTL双4选1数据选择器/复工器74353TTL三态输出双4选1数据选择器/复工器74365TTL门使能输入三态输出六同相线驱动器74366TTL门使能输入三态输出六反相线驱动器74367TTL4/2线使能输入三态六同相线驱动器74368TTL4/2线使能输入三态六反相线驱动器7437TTL开路输出2输入端四与非缓冲器74373TTL三态同相八D锁存器74374TTL三态反相八D锁存器74375TTL4位双稳态锁存器74377TTL单边输出公共使能八D锁存器74378TTL单边输出公共使能六D锁存器74379TTL双边输出公共使能四D锁存器7438TTL开路输出2输入端四与非缓冲器74380TTL多功能八进制寄存器7439TTL开路输出2输入端四与非缓冲器74390TTL双十进制计数器74393TTL双四位二进制计数器7440TTL4输入端双与非缓冲器7442TTLBCD—十进制代码转换器74447TTLBCD—7段译码器/驱动器7445TTLBCD—十进制代码转换/驱动器74450TTL16:1多路转接复用器多工器74451TTL双8:1多路转接复用器多工器74453TTL四4:1多路转接复用器多工器7446TTLBCD—7段低有效译码/驱动器74460TTL十位比较器74461TTL八进制计数器74465TTL三态同相2与使能端八总线缓冲器74466TTL三态反相2与使能八总线缓冲器74467TTL三态同相2使能端八总线缓冲器74468TTL三态反相2使能端八总线缓冲器74469TTL八位双向计数器7447TTLBCD—7段高有效译码/驱动器7448TTLBCD—7段译码器/内部上拉输出驱动74490TTL双十进制计数器74491TTL十位计数器74498TTL八进制移位寄存器7450TTL2-3/2-2输入端双与或非门74502TTL八位逐次逼近寄存器74503TTL八位逐次逼近寄存器7451TTL2-3/2-2输入端双与或非门74533TTL三态反相八D锁存器74534TTL三态反相八D锁存器7454TTL四路输入与或非门74540TTL八位三态反相输出总线缓冲器7455TTL4输入端二路输入与或非门74563TTL八位三态反相输出触发器74564TTL八位三态反相输出D触发器74573TTL八位三态输出触发器74574TTL八位三态输出D触发器74645TTL三态输出八同相总线传送接收器74670TTL三态输出4×4寄存器堆7473TTL带清除负触发双J-K触发器7474TTL带置位复位正触发双D触发器7476TTL带预置清除双J-K触发器7483TTL四位二进制快速进位全加器7485TTL四位数字比较器7486TTL2输入端四异或门7490TTL可二/五分频十进制计数器7493TTL可二/八分频二进制计数器7495TTL四位并行输入\输出移位寄存器7497TTL6位同步二进制乘法器。
设计一个4人表决电路
当表决某一提案时，多数人同意，提案通过；如两人同意，其中一人为董事长时，提案也通过，设A为董事长。
一、真值表
二、函数表达式
Y=AB+ACD+BCD+ABC
三、逻辑图
四、验证
设A、B、C、D四人表决，同意提案时用1表示，不同意用0表示，A为董事长
1、当B、C、D三人同意时，提案通过，输出1
2、当A、D二人同意时，提案通过，输出1
3、当A、C二人同意时，提案通过，输出1
4、当A、C、D三人同意时，提案通过，输出1
5、当A、B二人同意时，提案通过，输出1
6、当A、B、D三人同意时，提案通过，输出1
7、当A、B、C三人同意时，提案通过，输出1
8、当A、B、C、D四人同意时，提案通过，输出1
五、结论
通过对设计电路的验证，本设计电路可以完成题目的要求。
通过此电路可以设计四人或几人表决器。
实验中应注意A的表决权。
4 人表决器课程设计一、课程目标知识目标：1. 学生能理解4人表决器的原理和功能，掌握其电路组成及工作流程。
2. 学生能运用所学知识，设计并搭建简单的4人表决器电路。
3. 学生了解数字电路基础知识，掌握基本的逻辑门及其功能。
技能目标：1. 学生能运用所学知识，分析并解决4人表决器电路中可能出现的问题。
2. 学生能够熟练使用实验器材，进行电路搭建和调试。
3. 学生能通过小组合作，提高沟通协调能力和团队协作能力。
情感态度价值观目标：1. 学生对电子技术产生兴趣，培养探索精神和创新意识。
2. 学生认识到团队合作的重要性，树立团队协作的价值观。
3. 学生在实践过程中，体验成功的喜悦，增强自信心。
课程性质：本课程为电子技术实践课程，旨在让学生通过动手实践，掌握4人表决器的基本原理和搭建方法。
学生特点：五年级学生具备一定的逻辑思维能力和动手能力，对新鲜事物充满好奇心，但需引导激发学习兴趣。
教学要求：注重理论与实践相结合，以学生为主体，引导他们主动探究、合作学习，培养实际操作能力和解决问题的能力。
将课程目标分解为具体的学习成果，便于教学设计和评估。
1. 数字电路基础知识：逻辑门的概念、种类及功能，重点讲解与门、或门和非门的工作原理。
2. 4人表决器原理：介绍4人表决器的功能，分析其电路原理，探讨如何实现多数人意见的表决结果。
3. 实践操作：指导学生使用面包板、逻辑门集成电路、开关、LED灯等实验器材，搭建4人表决器电路。
4. 教学案例：结合教材相关章节，分析实际生活中的表决器应用，如电梯控制系统、交通信号灯等。
5. 故障排查与调试：教授学生如何分析并解决电路搭建过程中可能出现的故障，提高动手解决问题的能力。
6. 小组合作：组织学生进行小组讨论和实践，培养团队合作精神，提高沟通协调能力。
教学内容安排和进度：第一课时：数字电路基础知识，介绍逻辑门及其功能。
第二课时：4人表决器原理，分析电路工作原理。
第三课时：实践操作，指导学生搭建4人表决器电路。
电子课程设计报告题目：设计四人表决器课程：电子技术课程设计学生XX：学生学号：1414020221年级：2014级专业：电子信息工程班级：2班指导教师：赵旺电子工程学院制2016年5月设计四人表决器学生：任春晖指导教师：赵旺电子工程学院电子信息工程1设计的任务与要求1.1课程设计的任务1.综合应用数字电路知识设计一个四电路表决器。
了解各种元器件的原理及其应用。
2.深入了解表决器的工作原理。
3.掌握multisim软件的操作并对设计进展仿真。
4.锻炼自己的动手能力和实际解决问题的能力。
5.通过本设计熟悉中规模集成电路进展时序电路和组合电路设计的方法，掌握四人表决器的设计方法。
1.2课程设计的要求当输入端有三个或三个以上的高电平，出入端才为高电平〔即灯亮，表决通过〕。
否那么灯不亮〔表决不通过〕。
2四人表决器方案制定2.1表决电路设计的原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。
设计组合电路的一般步骤如图一所示。
图一组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
2.2表决电路的设计方案设计中我们设A、B、C、D为表决人，假设它们中有三个或三个以上同意〔即为高电平1〕，那么表决结果通过〔即表决结果F为高电平1〕，否那么表决不通过〔即F为低电平0〕。
①根据步骤一中所述作出真值表：表1 真值表②根据真值表画出卡诺图并求出逻辑表达式：表2 卡洛图③由卡诺图得出逻辑表达式，并演化成“与非〞的形式。
Z＝ABC＋BCD＋ACD＋ABD＝ABCACD⋅⋅ABC⋅BCD④根据逻辑表达式画出用“与非门〞构成的逻辑电路如图二所示。
图二逻辑电路图3Altium Designer软件介绍与原理图3.1软件介绍Altium Designer 是原Protel软件开发商Altium公司推出的一体化的电子产品开发系统，主要运行在Windows操作系统。
课程设计说明书课程名称：数字电子技术、模拟电子技术设计题目：四人抢答器院系：电子信息与电气工程学院学生姓名：曹光宇学号：0021专业班级：电子信息工程2010级1班指导教师：胡万里2012年5月25日课程设计任务书设计题目四人抢答器学生姓名曹光宇所在院系电子信息与电气工程学院专业、年级、班电子信息工程2010级1班设计要求：1、设计制作一个可容纳四个组参赛的抢答器，每组一个抢答开关；2、设置一个抢答开始按键，同时设置抢答定时电路，且计时起点与抢答命令同步，计时终点是第一个抢答者的抢答信号到来，超时而无人抢答题目作废；3、系统具有第一抢答信号鉴别和锁存功能，主持人发布抢答命令后，第一抢答者按下抢答键后，电路应记下第一抢答者的组别，并封锁其他各组的抢答信号，即其他任何一组的抢答信号都不会使电路响应；4、系统采用声光指示第一抢答者：用扬声器提示第一抢答者产生；用发光二极管指指示第一抢答者。
学生应完成的工作：设计一个四人抢答器的电路，并利用Multisim软件进行电路仿真。
利用DXP 软件绘制电路原理图，并设计制作电路的PCB板。
根据设计原理对电路进行安装、调试，完成课程设计工作，并提交课程设计报告。
参考文献阅读：[1]童诗白.模拟电子技术基础[M].北京：高等教育出版社，2005.[2]臧春华.电子线路设计与应用[M].北京:高等教育出版社，2005.[3]邱关源，罗先觉.电路（第五版）[M].北京：高等教育出版社，2006.[4]阎石.数字电子技术（第五版）[M].北京：高等教育出版社，2005.[5]张阳天，韩异凡Protel DX P电路设计[M].北京：高等教育出版社，2005.工作计划：5月14号—16号完成原理图的设计；5月17号—28号进行PCB设计；5月21号—23号制作PCB 板；5月24号—25号电路板安装与调试，提交课程设计报告。
任务下达日期： 2012 年 5 月 14 日任务完成日期： 2012 年 5 月 25 日指导教师（签名）：学生（签名）：四人抢答器摘要：设计了一个四人抢答器控制电路，该电路具有计时起点与抢答命令同步，计时终点是第一个抢答者的抢答信号到来，超时而无人抢答题目作废；主持人发布抢答命令后，第一抢答者按下抢答键后，电路应记下第一抢答者的组别，并封锁其他各组的抢答信号；用扬声器提示第一抢答者产生；用发光二极管指指示第一抢答者等特点（功能）。
竞赛抢答器要求：设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用光指示；主持人没有宣布抢答开始时，抢答不起作用。
主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；拓展要求：外加一个计时器，计时器计时采用正计数的方式，以加强现场气氛，增加紧迫感。
若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。
倒计数定时器的时间精确到秒，最多为两分钟，一旦超出限时，则取消抢答权。
设计提示：关键是要存住第一抢答者的信息，并阻断以后抢答者的信号。
可用集成的多组触发器或锁存器辅以逻辑门实现；；计时器可用加法计数器完成；各单元电路分别设计、调试，最后合成。
目录1. 前言 ................................ - 1 -2. 总体方案设计 ............................ - 3 -2.1 方案说明. ................................................ - 3 -2.2 方案优点............................. - 4 -3. 单元模块设计 ............................ - 4 -3.1 抢答器电路........................... - 5 -3.2 计时器，数字显示器电路....................... - 8 -4. ......................................................................... 主要器件介绍- 9 -5. ......................................................................... 系统功能调试- 10 -6. 总结与体会 ............................ - 11 -【参考文献】 (18)附录................................. - 11 -1 前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
4人表决器课程设计一、课程目标知识目标：1. 学生能理解4人表决器的原理与功能，掌握其电路组成和逻辑设计。
2. 学生能运用所学知识，分析并解释4人表决器在实际应用中的工作过程。
3. 学生了解数字电路基础知识，掌握基本的逻辑门电路及其应用。
技能目标：1. 学生能够独立完成4人表决器的电路搭建，进行实际操作。
2. 学生能够运用所学知识解决简单的数字电路问题，具备一定的故障排查能力。
3. 学生能够通过团队合作，共同完成项目任务，提高沟通与协作能力。
情感态度价值观目标：1. 学生培养对电子技术的兴趣，增强学习动力，树立科技创新意识。
2. 学生在学习过程中，培养耐心、细心和严谨的科学态度。
3. 学生通过团队合作，学会互相尊重、关心他人，培养团队精神和社会责任感。
课程性质：本课程属于电子技术实践课程，以项目为导向，注重培养学生的动手能力和实际问题解决能力。
学生特点：学生为初中生，具备一定的物理知识和动手能力，对新鲜事物充满好奇心。
教学要求：教师需引导学生自主学习，鼓励学生提问、思考、实践，关注学生的学习过程和情感态度，提高学生的综合素养。
通过课程目标的分解与实现，使学生在知识、技能和情感态度价值观方面取得全面发展。
二、教学内容本课程依据课程目标，结合教材内容，主要包括以下方面：1. 数字电路基础知识：逻辑门电路原理、逻辑函数及其表达方法、基本逻辑门电路（与门、或门、非门等）的应用。
2. 4人表决器原理与设计：- 4人表决器的功能与作用- 4人表决器的电路组成- 逻辑表达式推导及简化- 4人表决器电路图的绘制3. 实践操作：- 4人表决器电路搭建与调试- 故障排查与问题解决- 团队合作与沟通协调教学大纲安排如下：第一课时：数字电路基础知识复习，介绍4人表决器原理及功能。
第二课时：推导4人表决器的逻辑表达式，学习电路图的绘制。
第三课时：分组讨论，制定电路搭建方案。
第四课时：实践操作，搭建4人表决器电路，进行调试。
名称：综合训练项目一题目：四人表决器电路设计专业：班级：姓名：学号：辽宁工程技术大学《数字电子技术》综合训练项目一成绩评定表评定标准评定指标设计内容设计报告答辩标准思路清晰方案合理、电路完整仿真结果正确格式正确顺序合理内容充实、语言流畅图表清晰叙述清晰，回答正确评定分值得分1111114总成绩日期2017 年月日《综合训练项目一》任务书一、综合训练题目四人表决器电路设计二、目的和要求1、目的：会运用不同类型门电路或中、小规模集成电路，设计简单组合电路，学习仿真软件应用，学习 word 文档制作。
2、要求：设计一个四人表决器，按少数服从多数规则，三人或三人以上同意，则通过。
利用绿、红两种颜色灯代表是否通过，并用数码管显示同意人数；用门电路或中规模集成电路译码器、数选器、加法器等完成控制任务；有研究方案比较，能够应用相关仿真软件绘制逻辑图，用仿真软件验证电路功能。
成果形式：每小组提交综合训练报告一份；现场或视频答辩；有能力的同学制作实物。
上交时间：在讲授完第四章中的组合电路设计知识点后的一周之内提交。
三、训练计划项目综合训练课下 1 周，课上 1 节。
第1 天：针对选题查资料，确定整体设计方案；第2～3 天：学习 Multisim 仿真软件，熟悉 Visio 绘图软件。
第4～5 天：论证电路设计，利用仿真软件仿真设计电路，观察能否达到设计要求；；第6～7 天：按格式要求编写整理设计报告。
四、设计要求1.每名同学按照自己分配的任务要求完成训练。
2.绘图统一采用 Visio2010。
指导教师：日期：2017年月日四人表决器在我们生活中应用非常广泛，比如表决等。
掌握四人表决器的工作原理，对我们理解和掌握表决器具有重要意义。
本次的课程设计就是利用数字电子技术的知识做一个四人表决器。
在mulitisim 软件中，利用集成电路，通过四片74LS183和一片 74LS48芯片连接到LED数码管上，一个显示赞成人数；再通过与门和非门，实现通过与否的判决。
摘要本次设计的四人表决器，是投票系统中的客户端，是一种代表投票或举手表决的表决装置。
表决时，与会议有关的人员只要按动各自表决器上“赞成”“反对”“弃权”的某一个按钮，荧光屏上即显示出表决结果。
在四人表决器中四个人分别用手指拨动开关SW1，SW2，SW3，SW4来表决自己的意愿，如果对某决议不同意，个人就把自己的指拨开关拨到高电平（上方），同意就把指拨开关拨到低电平（下方）。
有多少个人同意就有多少个LED灯亮；表决结果用数码管显示，如果决议通过那么数码管显示P；如果决议不通过那么数码管显示N。
关键词：指拨开关、数码显示器、LED第一章 方案设计首先根据设计任务的要求建立输入、输出变量、并列出真值表、然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式，根据简化后的逻辑表达式，用标准器件构建逻辑电路，最后用实验验证设计的准确性。
基本功能：实现四人表决器的基本功能，少数服从多数。
拓展功能：1、当有人同意表决时，相应的LED 灯亮。
2、当有三到四人同意时，数码管显示P ，表决通过。
否则数码管显示N 。
图1 方案设计流程图拨动开关输入表决器LED 灯数码管 蜂鸣器第二章 电路设计及工作原理分析2.1 逻辑变量赋值设四人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
对于变量A 、B 、C 、D 设同意为“1”；不同意为“0”。
对于函数Y ，设通过为“1”；不通过为“0”。
2.2 真值表表2-1 四人表决器真值表由表2-1得： ABCD D C AB CD B A BCD A Y +++=A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 01 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 111112.3 卡诺图CDAB 00 01 11 1000011110图2-1四人表决器卡诺图由图3-2得：)15,14,13,11,7(m ABC ACD BCD ABD Y ∑=+++=或2.4 逻辑电路图图2-2 四人表决器逻辑电路图0 0 0 0 0 0 1 0 0 1 1 1 01第三章电路仿真本设计中采用的是Proteus7.5仿真软件。
目录一、设计目的 (2)二、设计任务与要求 (2)1、设计任务 (2)2、设计要求 (2)三、四人智力竞赛抢答器电路原理及设计 (3)1、设计方案 (3)2、系统框图 (3)3、方案比较 (4)方案1 (4)方案2: (4)方案3： (4)4、单元电路设计及元器件选择 (4)（1）抢答电路 (4)（2）定时电路 (7)（3）报警电路 (9)（4）时序控制电路 (10)（5）元器件列表 (12)5、四路抢答器总电路图 (13)四、设计过程中的问题和解决办法 (13)五、设计成品的优点与不足 (14)六、心得体会 (14)七、实物图 (15)1、正面 (15)2、反面 (16)四人智力竞赛抢答器一、设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
二、设计任务与要求1、设计任务设计一台可供4名选手参加比赛的智力竞赛抢答器。
用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。
选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。
2、设计要求(1)4名选手编号为：1，2，3，4。
各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时（9秒）抢答的功能。
当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。
参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
四人表决器的设计一、实验目的1、了解和初步掌握EWB软件的基本操作方法以及练习做板。
2、通过实验，加深电路设计的概念以及了解计算机辅助设计分析的过程。
3、培养学生的创新能力以及理论知识的应用能力。
二、实验器材+5V直流电源，8脚拨码开关2个、100Ω电阻1个、10KΩ电阻4个、1K Ω电阻1个、74LS00 2个、发光二极管1个、万能板1个、导线若干等。
三、实验内容及步骤实验内容：本实验要求利用EWB软件完成对四人表决器的设计及仿真，表决规则是：多数胜少数负。
此次仿真应有四个输入端口，一个输出端口。
分别设置其A,B,C,D 为输入端口，Y为输出端口。
A,B,C,D全为‘1’时则全票通过；A,B,C为‘1’，D为0时Y为‘1’；A,B,D为‘1’，C为‘0’时Y为‘1’；A,C,D为‘1’，B 为‘0’时Y为‘0’；B,C,D为‘1’，A为‘0’时输出Y为‘1’；当A,B,C,D 全为‘1’时，则Y=‘1’。
实验步骤：1、分析可知其真值表如下所示：根据卡诺图可分析：无人中任意三人或者四人通过则表决可以通过，故得到其逻辑表达式为Y=ABCD’+ABC’D+AB’CD+A’ BCD+ ABCD=ABD+ACD+ABC+BCD=((AB+AC)D)+(B(AC+CD))=(((AB)’(AC)’)’D)+(B((AC)’(CD)’)’)=((((AB)’(AC)’)’D)’(B((AC)’(CD)’)’)’)’2、打开EWB软件，新建一个项目。
3、在新建立的项目的基础上新建一个原理图文件。
用软件绘制原理图如下所示：图2：四人表决器原理图用EWB软件进行模拟，使A,B,C,D开关分别按照真值表进行开关，观察发光二极管的发光情况。
模拟成功后再根据实验原理图连接实线，焊接的时候注意不要短路，根据实验要求控制逻辑开关，并记录发光二极管的发光情况，与理论的结果进行比较。
四、实验结果分析1、根据图2进行仿真模拟时发现当分别置A,B,C,D全为接通时则发光二极管处于发光状态；A,B,C接通，D为断开时发光二极管处于发光状态；A,B,D为接通，C为断开时Y为发光状态；A,C,D为接通，B为断开时Y为发光状态；B,C,D为接通，A为断开时输出Y为发光状态；当有2个或2个以上开关打开时，发光二极管熄灭。
实验一四人表决器的VHDL设计一、实验内容1.使用VHDL设计一个四人表决器；2.用Basys2开发板载的数码管来显示四人表决器的过程。
二、设计要求在Xilinx FPGA上实现四人表决器。
三、实验原理该计数器包括的模块有（1）分频模块（2）计数模块（3）设计需要产生两个周期的时钟信号，将Basys2开发板的50MHZ 转变成1s的时钟，让计数器在此周期下进行下一项操作，另外一个时钟，让数码管十位和个位不断地扫描选通。
四、实验步骤与方法1..建立工程文件1.单击”File”—”New Project”, 出现如下窗口2.确定工作路径和工程名，路径和工程名不能包含汉字3.选定顶层文件类型，选择Schematic。
2.工程参数设置File→New Project→输入工程文件名cx60_1→选择Family：Spartan 3E；Device：XC3S100E;Package：CP132；Preferred Language：HDL→Finish。
3.绘制原理图1.快捷键或者单击project-“new souce”，弹出Select Souce Type窗口，创建新的源文件。
2.在新文件的向导框里，选择源文件类型。
3.点击“next”，点击“finish”.原理图输入已完成。
开始仿真验证4.新建测试文件5.引脚约束6.开始仿真验证7.综合Implement design 实现环节generate programming file 生成比特文件8.下载程序六、注意事项1.路径和工程名中不能包含汉字，最好不以数字打头；2.编写程序时要注意需使用英文输入法；综合与实现时，如果出现warning，可继续进行。
实验二组合逻辑电路分析与测试一、实验目的1．掌握组合逻辑电路的分析方法。
2．验证半加器和全加器电路的逻辑功能。
3．了解两个二进制数求和运算的规律。
4．学会数字电子线路故障检测的一般方法。
二、实验原理1．分析逻辑电路的方法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。
2．实验线路（1）用与非门组成的半加器，如图4-4-1所示。
（2）用异或门组成的半加器，如图4-4-2所示。
图4-4-2 异或门组成的半加器（3）用与非门、与或非门和异或门组成的全加器，如图4-4-３所示：3．集成块管脚排列图见附录三、实验仪器及器材１．数字实验箱２．集成块74LS00３．集成块74LS54 ４．集成块74LS86５．万用表 6．＋5V直流电源四、实验内容及步骤１．检查所用集成块的好坏。
２．测试用与非门组成的半加器的逻辑功能。
（1）按图4-4-1接线，先写出其逻辑表达式，然后将输入端A、B接在实验箱逻辑控制开关插孔，X1、X2、X3、S n、C n分别接在电平显示插孔接好线后，进行测试。
（2）改变输入端A、B的逻辑状态，观察各点相应的逻辑状态，将结果填入表4-4-1中，测试完毕，切断电源，分析输出端逻辑状态是否正确。
表4-4-1（1）按图4-4-2接线，将输入端A、B分别接在逻辑控制开关插孔，C n、S n分别接在电平显示插孔，接好线后进行测试。
（2）改变输入端A n、B n的逻辑状态，观察S n和C n的显示状态，并将测试结果填入表4-4-2中，并分析结果正确与否。
若输出有误，分析其原因并查找故障点。
４．测试用与非门、与或非门组成的全加器的逻辑功能。
（1）按图4-4-3接线，输入端A n、B n、C n-1分别接逻辑控制开关插孔, S n、C n分别接电平显示插孔，接好线后进行测试。
表4-4-2n n n-1n n果填入表4-4-3中。
