EDA实验讲义
- 格式：doc
- 大小：332.50 KB
- 文档页数：28
《可编程逻辑器件及EDA技术》实验指导书杨益、花海安编《可编程逻辑器件及EDA技术》建设课程小组审安徽建筑工业学院电子与信息工程学院EDA技术实验室实验管理及设备损坏赔偿办法为使实验教学按时按质的正常运作，特制定以下实验管理及设备损坏赔偿办法：1．实验课前须将预习报告交教师检查，无预习报告者不得进入实验室进行本次实验，实验成绩按零分计，且不予补做。
2．实验进行前按学号或签到序就位；实验设备仪器等禁止随意搬动，调换应得到实验教师认可后进行。
3．计算机主机及显示器不能正常运行，学生应立即报告老师，不得擅自拆机检修，老师根据具体情况做出相应处理。
4．实验元器件（芯片）原则上人手一片不许更换，如确系元器件质量问题可交由实验教师确认后更换；如系人为违规操作损坏须按价赔偿。
5．实验室内如有耗材（如：键盘、鼠标和芯片等）损坏，应立即向领导汇报。
6．学生在上机期间，不得修改计算机设置、删除系统软件，违者，视情节轻重，给予相应处罚（如：重装系统、实验课成绩以零分计和罚款等）。
7．实验时间严格按实验大纲指定课时进行，未完成者不得延长时间且本次实验成绩扣去一定分数。
8．实验结束，应做好实验台面清理、板凳放置及环境卫生工作，由实验教师确认给出成绩后方可离开。
9．实验室窗户、窗帘及其它物品如系人为损坏应按价赔偿。
10．实验环节、实习环节中，相关任课教师应积极配合实验教师，共同承担实验教学、实验管理工作。
实验一 SE-5型实验箱及MAX+PLUSII软件熟悉一、实验目的1．使学生初步熟悉SE-5型EDA实验箱的结构和MAX+PLUSII软件的功能。
2．学习并初步掌握MAX+PLUSII软件的基本操作，为以后的设计打下基础。
二、SE-5型实验箱简介1．SE-5型EDA实验开发系统采用“主板+下载板”双板式结构，我们选用的是Altera公司的下载板（F10K10）2．下载板是实验系统的核心，板上配有一片CPLD或FPGA可编程器件，下载板插在主板上，通过一根26芯并行电缆与微机25芯并口相连。
3．主板设有7段LED显示器（动态8位，静态6位）、发光二极管、开关、按键、时钟信号、RS232 接口、VGA接口、PS/2接口、60个I/O转接扩展插座、串行A/D 转换器TLC549、并行D/A 转换器TLC7528、存贮器EEPROM2864 ，另配有点阵显示实验等。
4．SE-5型EDA实验开发系统可用于多种教学与设计。
（详细内容请参阅附录一）三、MAX+PLUSII软件简介1．MAX+PLUSII软件是易学、易用的可编程逻辑器件开发软件，其界面友好，集成化程度高。
2．MAX+PLUSII支持的器件有多种系列，我们实验选用的是Altera公司的EPF10K10LC84-4芯片。
3．软件的设计输入法有图形输入（GDF文件）、文本输入（AHDL语言、VHDL 语言等）以及波形输入法和第三方设计输入。
4．用图形设计输入法输入M12的计数器，完成后要进行设计编译、设计校验、器件编程和配置。
5．最后通过下载验证设计结果。
四、实验设备微机、SE-5型EDA实验箱五、实验报告要求1．写出对SE-5型实验箱和EDA开发软件MAX+PLUSII的认识。
2．写出心得体会。
实验二数字显示电路一、实验目的1．实现十六进制数在数码管闪烁轮换显示。
2．实现十六进制数在数码管稳定轮换显示。
二、实验原理用数码管除了可以显示0∽9的阿拉伯数字外，还可以根据具体设计来显示显示一些英语字母。
数码管由7段显示输出，利用7个位的组合输出，就可以形成十六进制数的对应显示。
图2-1是数码管的7个段，其中表2-1显示常见的数字与7段显示关系。
图2-1 7段数码管三、实验内容1.设计一个能在数码管轮换闪烁显示的十六进制计数器电路。
2.设计一个能在数码管轮换稳定显示的十六进制计数器电路。
3.通过仿真或观察波形验证设计电路的正确性。
4.锁定引脚并下载验证结果。
四、设计提示1．数字轮换显示电路可以采用状态图的方式设计，对于每一个时钟脉冲，将改变一种态。
五、实验报告要求1.叙述电路工作原理；2.心得体会。
附：（参考电路图）实验三计数器电路及设计仿真验证一、实验目的1．进一步熟悉SE-5型实验箱和MAX+PLUSII软件。
2．学会对所设计的电路功能模块进行仿真并学会分析结果。
二、实验原理在MAX+PLUSII软件中，对设计者不但提供了多种设计输入方法，而且也能对其输入电路的功能进行仿真，以波形图的形式来表示其仿真输出结果，以便于分析，验证其逻辑设计的正确与否。
三、实验内容1．利用图形输入法设计一个模６０的计数器并编译通过，结果下载到实验箱上显示。
2．MAX+PLUSII软件的波形编辑模块中设定输入波形参数。
3．运行仿真器，得到结果。
四、实验设备微机、SE-5型实验箱。
五、实验报告要求1．画出所设计的模６０的计数器的电路图。
2．简述工作原理，画出仿真结果时序波形图并分析。
3．写出对MAX+PLUSII软件的仿真部分的使用体会，注意事项。
附：（参考电路图）实验四七人表决器一、实验目的1．初步了解VHDL语言。
2．学会用行为描述方式来设计电路。
二、实验原理用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时，表示表决者“赞同”；输入变量为逻辑“0”时，表示表决者“不赞同”。
输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。
当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。
七人表决器设计方案很多，比如用多个全加器采用组合电路实现。
用VHDL语言设计七人表决器时，也有多种选择。
常见的VHDL语言描述方式有行为描述、寄存器传输（RTL）描述、结构描述以及这几种描述在一起的混合描述。
我们可以用结构描述的方式用多个全加器来实现电路，也可以用行为描述。
采用行为描述时，可用一变量来表示选举通过的总人数。
当选举人大于或等于4时为通过，绿灯亮；反之不通过时，黄灯亮。
描述时，只须检查每一个输入的状态（通过为“1”，不通过为“0”）并将这些状态值相加，判断状态值和即可选择输出。
三、实验内容1．用VHDL语言设计上述电路。
2．下载并验证结果。
四、设计提示1．初次接触VHDL语言应注意语言程序的基本结构，数据类型及运算操作符。
2．了解变量和信号的区别。
3．了解进程内部顺序执行语句及进程外部并行执行语句的区别。
五、实验报告要求1．写出七人表决器的VHDL语言设计源程序。
2．书写实验报告时要结构合理，层次分明，在分析叙述时注意语言的流畅。
实验五 BCD码加法器一、实验目的1．熟练掌握用VHDL语言的行为描述及构造体描述设计组合电路。
2．初步掌握真值表的设计。
二、实验原理BCD码是一种二进制代码表达的十进制数。
BCD码与四位二进制代码关系如下表所示，从表中可以看到从0∽9时，BCD码与四位二进制码相同。
从10∽15后，BCD码等于四位二进制加“0110”。
这个关系构成了四位二进制码与BCD码的转换关系，同时也是用四位二进制加法器实现BCD码加法的算法基础。
设计BCD码加法器首先要将两个BCD码输入到二进制加法器相加，得到的和数是一个二进制数，然后通过下表将四位二进制码转换成BCD码，其中BCD码与四位二进制代码关系如表5-1所示。
三、实验内容3．用VHDL语言的行为描述方式设计BCD码加法器，并用仿真文件验证设计正确性。
4．选做题（提高部分）当两数相加大于19时，输出将显示00，并且会闪动（用64Hz频率控制闪动），另外扬声器会报警。
四、设计提示1.用VHDL语言的构造体描述方式设计时，加“6”校正电路实现真值表的设计。
2.用VHDL语言的行为描述方式设计时，要用条件语言判断两个BCD码数相加后是否大于9，当大于9时，采取加“6”校正。
五、实验报告要求3.叙述所设计的BCD码加法器电路工作原理。
4.写出用VHDL语言的构造体描述方式设计BCD码加法器的各模块源文件。
5.写出用VHDL语言的行为描述方式设计BCD码加法器的源文件。
6.心得体会。
实验六多功能数字钟一、实验任务及要求1.能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。
2.能利用实验系统上的按键实现“校时”“校分”功能：(1)按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后在回00；(2)按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后在回00；但不向“时”进位；(3)按下“SC”键时，秒清零；(4)要求按下“SA”、“SB”或“SC”均不产生数字跳变(“SA”、“SB”、“SC”按键是有抖动的，必须对其消抖动处理)。
3.能利用扬声器做整点报时：(1)当计时到达59’50’’时开始报时，在59’50’’、52’’、54’’、56’’、58’’鸣叫，鸣叫声频可为500Hz；(2)到达59’60’’时为最后一声整点报时，整点报时是频率可定为1KHz。
4.用层次化设计方法设计该电路，用VHDL语言编写各个功能模块。
5．时功能、闹时功能用功能仿真的方法验证，可通过观察有关波形确认电路设计是否正确。
6．成电路设计后，用实验系统下载验证。
二、设计说明与提示系统顶层框图：模块电路功能如下：1.输出显示由秒计数器、分计数器、时计数器组成。
2.对“SA”、“SB”、“SC”按键是进行消抖动处理，1024hz采样；3.输入时钟为2hz，用于调时间时时间的变化，经过2分频出1hz信号驱动计时电路；4.前五声讯响功能报时电路由500Hz驱动，整点报时有1024hz驱动。
5.闹时电路模块也需要500Hz或1KHz音频信号以及来自秒计数器、分计数器和时计数器的输出信号作本电路的输入信号。
三、实验报告要求1.画出顶层原理图。
2.对照数字钟电路框图分析电路工作原理。
3.写出各功能模块的VHDL语言源文件。
4.叙述各模块的工作原理。
5.说明按键消抖电路的工作原理，画出有关波形图。
6.详述闹时电路的工作原理，绘出详细电路或框图，并写出VHDL语言源文件，并画出有关波形。
7.(选做)考虑如何将闹时设置显示出来，即当选定闹时设置时，数码管将显示闹时时间。
附：（顶层参考电路图）实验七数字秒表一、实验任务及要求1.设计用于体育比赛用的数字秒表，要求(1)计时精度应大于1/100S，计时器能显示1/100S的时间，提供给计时器内部定时的时钟脉冲频率应大于100Hz，这里选用1kHz。
(2)计时器的最长计时时间为1小时，为此需要一个6位的显示器，显示的最长时间为59分59.99秒。
2.设置有复位和起/停开关(1)复位开关用来使计时器清零，并作好计时准备。
(2)起/停开关的使用方法与传统的机械式计时器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。
