数字逻辑与数字系统实验报告-简单时序电路

一、实验目的1. 理解数字逻辑的基本概念和基本原理。

2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。

3. 熟悉常用数字逻辑门电路的功能和应用。

4. 提高数字电路实验技能，培养动手能力和团队协作精神。

二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。

数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。

1. 与门：当所有输入端都为高电平时，输出端才为高电平。

2. 或门：当至少有一个输入端为高电平时，输出端为高电平。

3. 非门：将输入端的高电平变为低电平，低电平变为高电平。

4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。

三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。

（2）识别与测试与门、或门、非门、异或门。

（3）观察并记录实验现象，分析实验结果。

2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。

（2）根据真值表列出输入输出关系，画出逻辑电路图。

（3）利用逻辑门电路搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。

（2）根据电路功能，列出状态表和状态方程。

（3）利用触发器搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。

（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。

（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。

2. 实验二：（1）根据实验要求，设计组合逻辑电路。

（2）列出真值表，画出逻辑电路图。

（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。

实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。

2．掌握常用中规模集成计数器的逻辑功能和使用方法。

二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。

三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。

在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。

2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。

74LSl63是同步置数、同步清零的4位二进制加法计数器。

除清零为同步外，其他功能与74LSl61相同。

二者的外部引脚图也相同，如图5.1所示。

表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M 进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。

第二类是由集成二进制计数器构成计数器。

第三类是由移位寄存器构成的移位寄存型计数器。

第一类，可利用时序逻辑电路的设计方法步骤进行设计。

第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。

两种实现方法：反馈置数法和反馈清零法。

第三类,是由移位寄存器构成的移位寄存型计数器。

4．实验电路： 十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图5.1 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。

数字逻辑电路实验报告数字逻辑电路实验报告引言：数字逻辑电路是现代电子科技中的重要组成部分，它广泛应用于计算机、通信、控制系统等领域。

本实验旨在通过实际操作，加深对数字逻辑电路原理的理解，并通过实验结果验证其正确性和可靠性。

实验一：基本逻辑门的实验在本实验中，我们首先学习了数字逻辑电路的基本组成部分——逻辑门。

逻辑门是数字电路的基本构建单元，它能够根据输入信号的逻辑关系，产生相应的输出信号。

我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。

以与门为例，当且仅当所有输入信号都为高电平时，与门的输出信号才为高电平。

实验中，我们通过连接开关和LED灯，观察了与门的输出变化。

实验结果与预期相符，验证了与门的正确性。

实验二：多位加法器的设计与实验在本实验中，我们学习了多位加法器的设计和实现。

多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。

我们通过实验设计了一个4位全加器，它能够对两个4位二进制数进行相加，并给出正确的进位和和结果。

实验中，我们使用逻辑门和触发器等元件，按照电路图进行布线和连接。

通过输入不同的二进制数，观察了加法器的输出结果。

实验结果表明，多位加法器能够正确地进行二进制数相加，验证了其可靠性。

实验三：时序电路的实验在本实验中，我们学习了时序电路的设计和实验。

时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。

我们通过实验设计了一个简单的时序电路，它能够产生一个周期性的脉冲信号。

实验中，我们使用计数器和触发器等元件，按照电路图进行布线和连接。

通过改变计数器的计数值，观察了脉冲信号的频率和周期。

实验结果表明，时序电路能够按照设计要求产生周期性的脉冲信号，验证了其正确性。

实验四：存储器的设计与实验在本实验中，我们学习了存储器的设计和实现。

存储器是一种能够存储和读取数据的数字逻辑电路，它在计算机系统中起到重要的作用。

我们通过实验设计了一个简单的存储器，它能够存储和读取一个4位二进制数。

数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。

本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。

实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。

通过对二进制数的逐位相加，我们可以得到正确的结果。

首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。

最后，将得到的结果输出。

实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。

数字比较器可以比较两个数字的大小，并输出比较结果。

通过使用数字比较器，我们可以实现各种判断和选择的功能。

比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。

实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。

通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。

比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。

实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。

时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。

比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。

实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。

状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。

状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。

实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。

通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。

数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。

在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。

本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。

实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。

在本实验中，我们设计了一个4位全加器电路。

通过逻辑门的组合，实现了对两个4位二进制数的加法运算。

实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。

实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。

在本实验中，我们设计了一个4位2选1多路选择器电路。

通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。

实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。

实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。

在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。

通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。

实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。

实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。

在本实验中，我们设计了一个4位二进制计数器电路。

通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。

实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。

结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。

通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。

实验时序电路实验报告摘要：时序电路是数字电路中的一种重要电路，它负责控制系统中各个部件和信号的时序关系。

本实验旨在通过设计和实现一个简单的时序电路，加深对时序电路原理的理解，并掌握时序电路设计的基本方法和步骤。

在实验中，我们采用了JK触发器和计数器等器件，通过逻辑电平的高低和输入信号的输入顺序来实现不同的时序控制功能。

通过实验我们发现，在正确配置和连接时序电路的各个部件后，时序电路可以准确地按照预定的时序顺序进行工作，实现了预期的控制效果。

一、实验目的1. 了解时序电路的基本概念和工作原理；2. 掌握JK触发器和计数器的基本特性和设计方法；3. 设计和实现一个简单的时序电路。

二、实验器材和设备1. 实验台板2. 集成电路（IC）：7404、74107、741613. 电源、导线等三、实验原理1. 时序电路简介时序电路又称为序贯电路，是数字电路中按照一定的时序和顺序进行工作的电路。

它根据输入信号和内部时钟信号的时序关系来控制系统的输出，能够实现各种复杂的逻辑控制功能。

时序电路对时钟信号的边沿触发具有较高的要求，通常使用触发器作为时序电路的基本单元。

2. JK触发器JK触发器是一种常用的时序电路元件，具有两个正反馈输入端（J和K）和两个输出端（Q和Q'）。

JK触发器的工作原理是当时钟触发信号为上升沿时，J、K输入信号控制Q输出端的电平状态。

3. 计数器计数器是一种常用的时序电路模块，它可以根据时钟信号的输入进行计数，并输出对应的计数结果。

常见的计数器有二进制计数器、十进制计数器等。

四、实验内容和步骤1. 实验电路的设计根据实验要求和所学知识，设计一个简单的时序电路。

本实验中，我们设计一个由两个JK触发器和一个计数器构成的时序电路。

其中，JK触发器用于接收输入信号和时钟信号，并根据输入信号的顺序和时钟信号的边沿触发生成输出信号；计数器用于对输入信号的个数进行计数，并根据计数结果控制输出信号的状态。

数字电路与逻辑设计实验报告数字电路与逻辑设计实验报告摘要：本实验旨在通过设计和实现数字电路和逻辑门电路，加深对数字电路和逻辑设计的理解。

实验过程中，我们使用了逻辑门电路、多路选择器、触发器等基本数字电路元件，并通过实际搭建电路和仿真验证，验证了电路的正确性和可靠性。

引言：数字电路和逻辑设计是计算机科学与工程领域的重要基础知识。

在现代科技发展中，数字电路的应用范围非常广泛，涉及到计算机、通信、控制等各个领域。

因此，深入理解数字电路和逻辑设计原理，掌握其设计和实现方法，对于我们的专业学习和未来的工作都具有重要意义。

实验一：逻辑门电路的设计与实现逻辑门电路是数字电路中最基本的元件之一，通过逻辑门电路可以实现各种逻辑运算。

在本实验中，我们通过使用与门、或门、非门等逻辑门电路，设计并实现了一个简单的加法器电路。

通过搭建电路和进行仿真验证，我们验证了加法器电路的正确性。

实验二：多路选择器的设计与实现多路选择器是一种常用的数字电路元件，可以根据控制信号的不同，选择不同的输入信号输出。

在本实验中，我们通过使用多路选择器，设计并实现了一个简单的数据选择电路。

通过搭建电路和进行仿真验证，我们验证了数据选择电路的正确性。

实验三：触发器的设计与实现触发器是一种常用的数字电路元件，可以存储和传输信息。

在本实验中，我们通过使用触发器，设计并实现了一个简单的二进制计数器电路。

通过搭建电路和进行仿真验证，我们验证了二进制计数器电路的正确性。

实验四：时序逻辑电路的设计与实现时序逻辑电路是一种特殊的数字电路，其输出不仅与输入信号有关，还与电路的状态有关。

在本实验中，我们通过使用时序逻辑电路，设计并实现了一个简单的时钟电路。

通过搭建电路和进行仿真验证，我们验证了时钟电路的正确性。

实验五：数字电路的优化与综合数字电路的优化与综合是数字电路设计中非常重要的环节。

在本实验中，我们通过使用逻辑代数和Karnaugh图等方法，对已有的数字电路进行了优化和综合。

数字逻辑实验报告实验三、综合实验电路一、实验目的：通过一个综合性实验项目的设计与实现，进一步加深理论教学与实验软硬件平台的实践训练，为设计性实验做好充分准备。

二、实验原理：根据要求的简单设计性的电路设计实验，应用基本器件与MSI按照电路设计步骤搭建出初级电路；设计型、综合型的较复杂实验电路三、实验设备与器件：主机与实验箱四、实验内容：（1）实验任务：根据所学习的器件，按照电路开发步骤搭建一个时钟，要求实现的基本功能有计时功能、校对时间功能、整点报时、秒表等功能。

（2）实验任务分析：完成该数字时钟，采用同步时序电路，对于计时的的功能，由于时间的秒分时的进位分别是60、60、24，所以可以应用74LS163计数器分别设计2个模60计数器以及一个模24计数器，那么需要有7个秒输出，7个分输出，6个小时的输出；对于校对时间的功能，由74LS163的特性可知，当该器件处于工作状态时，每来一个CLK脉冲，计数值加1，所以可以手动控制给CLK脉冲，来进行时间的校对；对于整点报时功能，可以采用一个比较电路，当时间的分秒数值全部为零时，那么此时可以接通报时装置，可以在电路中设置报时的的时间；对于秒表功能，有两种方案，可以单独重新设计一个秒表装置，采用模100计数器以及两个模60计数器，可以进行优化，使用原先的两个模60计数器，这样可以简化电路，是电路简洁。

（3）实验设计流程：（4）输入输出表：（5）各个功能模块的实现：A、计时功能模块的实现（电路图及说明）秒表部分及说明说明：该部分是实现功能正常计时中的秒部分的计时工作。

如图所示，图中采用两个74LS163来做一个模60计时器，计数的起止范围是0~59，（第一个74LS163采用模10计数，起止为0~9，第二个74LS163的计数起止范围是0~5），两个器件采用级联方式，用预置位方法实现跳转；该部分有7个秒输出，接到BCD译码显示器。

注解：第一个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平VCC第二个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平第一个163的预置位段分钟部分以及说明：说明：该部分是实现功能正常计时中的分部分的计时工作。

一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。

通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。

2. 掌握数字逻辑电路的设计方法和步骤。

3. 学会使用仿真软件进行电路设计和仿真测试。

4. 掌握数字逻辑电路的调试和优化方法。

二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。

2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。

3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。

三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。

（2）根据输入输出关系，设计四位加法器的逻辑电路。

（3）使用Logisim软件搭建电路，并设置输入信号。

（4）观察仿真结果，验证电路功能是否正确。

2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。

（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。

（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。

3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。

（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。

（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。

四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。

分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。

2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。

分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。