下载文档原格式
AD9854特征·300M内部时钟频率·可进行频移键控（FSK），二元相移键控（BPSK），相移键控（PSK），脉冲调频（CHIRP），振幅调制（AM）操作·正交的双通道12位D/A转换器·超高速比较器，3皮秒有效抖动偏差·外部动态特性：80 dB无杂散动态范围（SFDR）@ 100 MHz (±1 MHz) A OUT·4倍到20倍可编程基准时钟乘法器·两个48位可编程频率寄存器·两个14位可编程相位补偿寄存器·12位振幅调制和可编程的通断整形键控功能·单引脚FSK和BPSK数据输入接口·PSK功能可由I/O接口实现·具有线性和非线性的脉冲调频（FM CHIRP）功能，带有引脚可控暂停功能·具有过渡FSK功能·在时钟发生器模式下，有小于25 ps RMS抖动偏差·可自动进行双向频率扫描·能够对信号进行sin(x)/x校正·简易的控制接口：可配置为10MHZ串行接口，2线或3线SPI兼容接口或100MHZ 8位并行可编程接口·3.3V单电源供电·具有多路低功耗功能·单输入或差分输入时钟·小型80脚LQFP 封装应用·便携式频率特性分析仪·可编程时钟发生器·应用于雷达和扫频系统的脉冲调频信号源·测试和测量设备·商业和业余的射频（RF）发射机概述AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。
在高稳定度时钟的驱动下，AD9854将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，雷达等方面。
AD9854的DDS核具有48位的频率分辨率（在300M系统时钟下，频率分辨率可达1uHZ）。
AD9854特征·300M内部时钟频率·可进行频移键控（FSK），二元相移键控（BPSK），相移键控（PSK），脉冲调频（CHIRP），振幅调制（AM）操作·正交的双通道12位D/A转换器·超高速比较器，3皮秒有效抖动偏差·外部动态特性：80 dB无杂散动态范围（SFDR）@ 100 MHz (±1 MHz) A OUT·4倍到20倍可编程基准时钟乘法器·两个48位可编程频率寄存器·两个14位可编程相位补偿寄存器·12位振幅调制和可编程的通断整形键控功能·单引脚FSK和BPSK数据输入接口·PSK功能可由I/O接口实现·具有线性和非线性的脉冲调频（FM CHIRP）功能，带有引脚可控暂停功能·具有过渡FSK功能·在时钟发生器模式下，有小于25 ps RMS抖动偏差·可自动进行双向频率扫描·能够对信号进行sin(x)/x校正·简易的控制接口：可配置为10MHZ串行接口，2线或3线SPI兼容接口或100MHZ 8位并行可编程接口·3.3V单电源供电·具有多路低功耗功能·单输入或差分输入时钟·小型80脚LQFP 封装应用·便携式频率特性分析仪·可编程时钟发生器·应用于雷达和扫频系统的脉冲调频信号源·测试和测量设备·商业和业余的射频（RF）发射机概述AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。
在高稳定度时钟的驱动下，AD9854将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，雷达等方面。
AD9854的DDS核具有48位的频率分辨率（在300M系统时钟下，频率分辨率可达1uHZ）。
AD9854芯片资料一、芯片特征：AD9854拥有300MHZ内部时钟频率，可以进行FSK、BPSK、PSK、chirp、AM等的操作，双综合12bit数模转换器，超高速，3ps rms 抖动比较，它还有出色的动态性能，4到20倍可编程时钟乘法器，双48bit可编程频率寄存器，双14比特可编程相位寄存器，12bit可编程调幅以及输出开/关键控功能，单管脚FSK、BPSK数据接口，PSK可输入/输出接口，具有单管脚频率保持功能的线性或者非线性脉冲等一些优良特征。
AD9854数字合成器是一个利用DDS技术、两个内部高速高性能正交DACs 控制数字可编程输入输出的综合器件。
当给AD9854加上一个确定时钟时，它可以生成高度稳定、频率-相位-幅度可编程的sine或者cosine输出，这些特点可以被用于灵敏的LO以及雷达和其他一些应用。
AD9854具有创新意义的高速DDS 核心提供48bit的频率分辨率。
保持17bit确保了SFDR性能优良。
AD9854的电路结构允许同步正交输出信号的频率最高达到150MHZ。
而且这些信号的数字调频可以最高达到每秒1亿次。
正弦波输出可以转换成正交波，而这要通过内部比较器来实现，这种转换主要应用于灵敏时钟生成。
AD9854提供两个14bit的相位寄存器和一个单脚用于BPSK控制。
对于高阶PSK操作，I/O接口可以用于相位变换。
拥有两个DDS结构的12bit的I和Q DACs提供出色的宽带和窄带输出SFDR。
如果正交功能功能不适宜，那么Q DAC也可以配置成一个用户可编程的控制DAC。
当配置比较器的时候，12bit的控制DAC使高速时钟生成器应用中的静态循环控制更加便利。
两个12bit的数字乘法器允许可编程的幅度调制、开/关输出键控以及精确的正交输出幅度控制。
为了使宽带宽频全面应用更加方便，AD9854采用了脉冲功能控制。
AD9854的内部可编程4倍到20倍REFCLK乘法器电路生成300MHZ 的系统时钟，而时钟源是来自于一个外部低频时钟。
FEATURES300 MHz internal clock rateFSK, BPSK, PSK, chirp, AM operationDual integrated 12-bit digital-to-analog converters (DACs) Ultrahigh speed comparator, 3 ps rms jitterExcellent dynamic performance80 dB SFDR at 100 MHz (±1 MHz) AOUT4× to 20× programmable reference clock multiplierDual 48-bit programmable frequency registersDual 14-bit programmable phase offset registers12-bit programmable amplitude modulation andon/off output shaped keying functionSingle-pin FSK and BPSK data interfacesPSK capability via input/output interfaceLinear or nonlinear FM chirp functions with single-pin frequency hold functionFrequency-ramped FSK<25 ps rms total jitter in clock generator mode特征300 MHz内部时钟速率支持FSK, BPSK, PSK, chirp, AM调制集成双路12位数/模转换器（DAC）超高速比较器，3个PS RMS抖动出色的动态性能80dB的SFDR在100 MHz（±1 MHz）的AOUT4 ×20×可编程参考时钟倍频器双48位可编程频率寄存器双通道，14位可编程相位偏移寄存器12位可编程振幅调制ON / OFF输出形键控功能单引脚FSK和BPSK的数据接口通过输入/输出接口实现PSK功能单线实现线性或非线性的调频功能频率暂停功能频率ramped的FSK<25 ps的均方根时钟发生器模式的总抖动Automatic bidirectional frequency sweepingSin(x)/x correctionSimplified control interfaces10 MHz serial 2- or 3-wire SPI compatible100 MHz parallel 8-bit programming3.3 V single supplyMultiple power-down functionsSingle-ended or differential input reference clockSmall, 80-lead LQFP or TQFP with exposed padAPPLICATIONSAgile, quadrature LO frequency synthesisProgrammable clock generatorsFM chirp source for radar and scanning systemsTest and measurement equipmentCommercial and amateur RF exciters双向自动扫频sin（x）/ x修正简化的控制接口兼容10 MHz串行2 或3线SPI总线100兆赫并行8位总线3.3 V单电源供电多重省电功能参考时钟可单端或差分输入小型，80引脚LQFP或带有散热焊盘的TQFP封装应用正交LO频率合成可编程时钟发生器调频雷达和扫描系统的线性调频源测试与测量设备商业及业余射频发射器目录特点................................................. .............................................一应用................................................. ......................................一功能框图............................................... ...............一修订历史................................................ ...............................三一般描述................................................ . (4)规格................................................. (5)绝对最大额定值............................................... . (8)热阻................................................ . (8)测验等级说明.............................................. . (8)防静电提示................................................ . (8)引脚配置和功能说明 (9)典型性能特征 (12)典型应用................................................ .. (16)操作原理............................................... .. (19)操作模式............................................... .. (19)使用AD9854 ............................................... (29)内部和外部更新时钟 (29)ON / OFF输出形键控（侨丰） (29)I和Q数模转换器.............................................. .. (30)控制DAC ................................................ . (30)逆Sinc函数............................................... .. (31)REFCLK乘法器 (31)编程AD9854 ............................................... . (32)主复位................................................ (32)并行I / O操作............................................. (34)串行端口I / O操作............................................ .. (34)一般操作的串行接口 (36)指令字节................................................ .. (37)串行接口引脚说明 (37)串口操作的注意事项............................................. (37)的MSB / LSB的转移.............................................. (38)控制寄存器的说明............................................... .. (38)功耗和散热考虑 (40)热阻抗................................................ . (40)结温事项 (40)评价工作条件 (41)热增强型封装安装指南 (41)评估板................................................ . (42)评估板说明............................................... (42)一般操作说明 (42)使用提供的软件.............................................. (44)支持................................................. (44)外形尺寸................................................ .. (52)订购指南................................................ .. (52)GENERAL DESCRIPTIONThe AD9854 digital synthesizer is a highly integrated device that uses advanced DDS technology, coupled with two internal high speed, high performance quadrature DACs to form a digitally programmable I and Q synthesizer function. When referenced to an accurate clock source, the AD9854 generates highly stable, frequency-phase, amplitude-programmable sine and cosine outputs that can be used as an agile LO in communications, radar, and many other applications. The innovative high speed DDS core of the AD9854 provides 48-bit frequency resolution (1 μHz tuning resolution with 300 MHz SYSCLK). Maintaining 17 bits ensures excellent SFDR.概述在AD9854数字频率合成器是一种高度集成的器件，采用先进的DDS技术，具有两个内部耦合高速，高性能正交数模转换器以实现数字可编程的I/Q合成功能。
DDS模块设计DDS模块的设计是本系统的重点，也是本章阐述的重点。
DDS模块主要是围绕芯片AD9852进行设计的，设计要求既要满足性能指标，还要求优化电路，减小电路面积，否则13路DDS共同存在会使系统体积显得较大。
下面先介绍AD9852的基本特性。
4.2.1 AD9852介绍式参考时钟输入Ｄ更新读信号写信号行选择复位源地比较器输入模拟信号输出模拟信号输出比较器输出图4-2 AD9852功能结构框图chart4-2 AD9852 function and structure如图4-2所示，AD9852内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHz DAC，一个高速模拟比较器以及接口逻辑电路。
其主要性能特点如下：1.高达300MHz的系统时钟；2.能输出一般调制信号，FSK，BPSK，PSK，CHIRP，AM等；3.100MHz时具有80dB的信噪比；4.内部有4*到20*的可编程时钟倍频器；5.两个48位频率控制字寄存器，能够实现很高的频率分辨率。
6.两个14位相位偏置寄存器，提供初始相位设置。
7.带有100MHz的8位并行数据传输口或10MHz的串行数据传输口。
AD9852的芯片封装图如下：图4-3 AD9852芯片封装图chart4-3 AD9852 chip encapsulationAD9852有40个程序寄存器，对AD9852的控制就是对这些程序寄存器写数据实现的。
表4-1 AD9852并行接口寄存器功能并行地址寄存器功能默认值0x00 0x01 相位寄存器#1<13:8>(15,14位无效)相位寄存器#1<7:0>0x000x000x02 0x03 相位寄存器#2<13:8>(15,14位无效)相位寄存器#2<7:0>0x000x000x04 0x05 0x06 0x07 0x08 0x09 频率转换字#1<47:40>频率转换字#1<39:32>频率转换字#1<31:24>频率转换字#1<23:16>频率转换字#1<15:8>频率转换字#1<7:0>0x000x000x000x000x000x000x0A 频率转换字#1<47:40> 0x00表4-2 AD9852控制寄存器功能通过并行总线将数据写入程序寄存器时，实际上只是暂存在I/O缓冲区中，只有提供更新信号，这些数据才会更新到程序寄存器。
高性能DDS芯片AD9854结构功能简介作者：李津生丁敏来源：《电子世界》2012年第14期【摘要】本文介绍了ADI公司的高性能DDS芯片AD9854。
AD9854是一款CMOS工艺的300 MSPS正交完整DDS芯片，在现代波形发生与合成、通信领域有着广泛的应用。
本文介绍了DDS技术的基本原理及AD9854内部结构级功能。
【关键词】DDS；AD9854；DDS核；反辛格滤波器1.引言在现代电子技术中，波形的产生与合成以及基于此的调制应用无处不在。
在直接数字式频率合成器（Direct Digital Synthe-sizer，DDS）技术出现前，一般采用模拟方法，如晶体管振荡器、锁相环等电路来实现。
模拟方法可以产生很高的频率，但是不够精确、不易自动控制。
DDS技术的出现和快速发展为这类应用提供了一种低成本、低功耗、高分辨率的解决方案。
本文介绍了DDS技术的基本原理和ADI公司的高性能DDS芯片系列中的AD9854的结构与功能。
2.DDS技术原理DDS技术可以通过数字化的方法产生所需信号的一种技术。
正弦信号的表达式为：(1)可以看出幅度的变化与时间并不成正比，但是角度的变化与幅度是成正比的，我们从单位圆可以解释，如图1所示。
图中表达式为：(2)正弦波的t时刻对应值即为单位圆半径在纵轴上的投影，随是成线性变化的。
由式(2)可得：(3)在实际器件中，，代入上式则有：(4)DDS器件中的相位累加器西欧那个0-2循环计数，设相位累加器为N位，则。
代入式(4)我们即可得到最终DDS输出频率为：(5)式中，为输出频率，FTW为频率字（即），为系统时钟频率，N为相位累加器长度。
从式（5）我们可以看出，当FTW取最小值1时，输出频率最小，也即DDS器件的分辨率为：(6)输出最大频率由采样定理决定，为：(7)3.AD9854的结构与功能AD9854是ADI公司的一款CMOS工艺300MSPS正交的完整DDS芯片。
AD9854是一款高度集成的芯片，采用先进的DDS技术，内部集成了300MHz的DDS核（ASVZ系列为300MHz，ASTZ系列为200MHz）、高速高性能双路正交DAC、反辛格滤波器、双路48位频率寄存器、双路14位相位寄存器、4～20倍时钟倍频器、调幅模块和3ps均方根抖动超高速比较器。
摘要：介绍了美国AD公司采用先进的直接数字频率合成（DDS） 技术推出的高集成度频率合成器AD9850 的工作原理、主要特点及其与MCS51 单片机的接口，并给出了接口电路图和部分源程序。
关键词：直接数字频率合成（DDS） 控制字控制时序接口AD98501 AD9850 简介随着数字技术的飞速发展， 用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成（DDS） 技术异军突起。
美国AD公司推出的高集成度频率合成器AD9850 便是采用DDS 技术的典型产品之一。
AD9850 采用先地蝗CMOS 工艺， 其功耗在3.3V 供电时仅为155mW，扩展工业级温度范围为-40～80℃， 采用28脚SSOP 表面封装形式。
AD9850 的引脚排列如图1所示，图2为其组成框图。
图2中层虚线内是一个完整的可编程DDS 系统，外层虚线内包含了AD9850 的主要组成部分。
AD9850 内含可编程DDS 系统和高速比较器，能实现全数字编程控制的频率合成。
可编程DDS 系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成，N一般为24～32。
每来一个外部参考时钟，相位寄存器便以步长M 递加。
相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。
正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0°～360°范围的一个相位点。
查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC 以输出模式量。
相位寄存器每过2N/M 个外部参考时钟后返回到初始状态一次，相位地正弦查询表每消费品一个循环也回到初始位置，从而使整个DDS 系统输出一个正弦波。
输出的正弦波周期To=Tc2N/M ，频率fout=Mfc/2N，Tc、fc分别为外部参考时钟的周期和频率。
AD9850 采用32位的相位累加器将信号截断成14位输入到正弦查询表，查询表的输出再被截断成10位后输入到DA C，DAC 再输出两个互补的电流。
基于AD9854的非线性调频脉压雷达信号的产生技术时间：2009-07-24 13:17:49 来源：国外电子元器件作者：汪洋，师志荣，雷婷西安电子科技大学摘要：由于非线性调频(NLFM)信号固有的距离旁瓣较低而无需加权处理，避免失配损失而倍受关注。
介绍一种基于直接数字频率合成(DDS)的非线性调频信号的硬件系统结构和软件设计方法。
该设计主要通过控制DDS器件AD9854，采用折线型逼近方式产生非线性调频信号。
实验证明该设计满足要求。
关键词：非线性调频(NLFM)；直接数字合成(DDS)；AD9854；旁瓣抑制1 引言虽然线性调频信号在提高雷达性能方面已经展现了显著的优势，但其脉冲压缩时会有较高的旁瓣，不便于邻近弱目标的检测。
若采用失配加窗的方法抑制距离旁瓣，又会引起信噪比损失，降低雷达的距离分辨力。
非线性调频信号因其固有的距离旁瓣较低，无需加权就可获得很高的主旁瓣比、较窄的主瓣宽度和良好的多普勒响应能力。
另外，从雷达信号的低截获概率方面考虑，由于时宽带宽的平方根与截获因子成反比，脉冲压缩信号也是实现雷达低截获概率的主要技术措施之一，所以研究产生非线性调频信号具有重要的现实意义。
采用现今流行的DDS器件(AD9854)，做为主控制器件通过分段线性折线逼近法硬件，产生非线性调频信号。
2 基本原理2．1 S型调频函数设计非线性调频函数设计主要是S型调频函数的设计，其产生的主要方法是基于各种窗函数进行波形设计，常用的窗函数有海明窗(Hamming)、汉宁窗(Hanning)、余弦4次方窗，布莱克曼(Blackman)窗等，这里采用海明窗设计。
利用相位逗留原理，海明窗的窗函数可得到信号的群延时为：式中，k为常数，且满足为信号调频带宽。
式(1)求反函数，得到信号的调频函数f(t)=T-1(f)，因而相位函数为：实际上，很难将式(1)的反函数写成解析形式，而只能得到其数值反函数，这样式(2)的连续积分变为数值积分，故非线性调频信号的产生则基于数值方法实现。
AD9854应用一．硬件设计 1. 总体框图2. 电源模块(1)单片机供电 ： 5V (12V 转5V) 1N4007：稳压二极管1N4007的白色的那一端为正极，但是要利用其反向击穿特性实现稳压，所以要从阴极输入！ 测试得，输入VCC12=12.29V , 输出为VCC5=5.05V!(2)AD9854供电：3.3V （5V 转3.3V ） MBR360：肖特基二极管3. 单片机（1）复位（2）晶振（11.0592M ）（3）矩阵键盘（4）1602液晶（5）串行下载（6）单片机稳压供电问题参考AD9854的技术文档中的评估板的设计，在VCC5端口并联一个10uF极性电容和8个0.1uF的非极性电容！4. AD9854首先，先仔细阅读AD9854的每个管脚的具体作用的介绍，如下：引脚名称引脚及配置D7-D0 8 位双向并行编程数据输入。
只用于并行编程模式。
DVDD 连接到数字电路的供应电压。
通常为3.3V。
DGND 连接到数字电路的地。
功能同AGND。
NC 无内部连接。
A5-A0 编程寄存器的6位并行地址输入。
只用于并行编程模式。
当使用串行编程模式时A0，A1，A2使用它们各自的另一个功能，如下介绍：A2/IO RESET 串行通讯总线的I/O复位信号。
由于不合适的编程协议而造成无应答就会产生此复位信号。
用这种方式复位串行总线不会影响之前编好的程序，也不会唤醒“默认”编程值。
此脚工作状态为高。
A1/SDO 当使用3线串行通讯模式时的单向串行数据输出。
A0/SDIO 当使用2线串行通讯模式时的双向串行数据输入/输出。
在设计中只用其并型模式。
设计中将其与MSP430F149的P4口相连。
I/O UD CLK 双向I/O刷新时钟。
用作控制寄存器选择方向。
若选择作为输入，则会在上升沿时把I/O端口缓冲器的内容传送到程序寄存器。
若作为输出（默认），则在8个系统时钟周期期间的输出脉冲（低到高）就表明一个内部频率刷新已经发生了。
AD9854特征·300M内部时钟频率·可进行频移键控（FSK），二元相移键控（BPSK），相移键控（PSK），脉冲调频（CHIRP），振幅调制（AM）操作·正交的双通道12位D/A转换器·超高速比较器，3皮秒有效抖动偏差·外部动态特性：80 dB无杂散动态范围（SFDR）@ 100 MHz (±1 MHz) A OUT·4倍到20倍可编程基准时钟乘法器·两个48位可编程频率寄存器·两个14位可编程相位补偿寄存器·12位振幅调制和可编程的通断整形键控功能·单引脚FSK和BPSK数据输入接口·PSK功能可由I/O接口实现·具有线性和非线性的脉冲调频（FM CHIRP）功能，带有引脚可控暂停功能·具有过渡FSK功能·在时钟发生器模式下，有小于25 ps RMS抖动偏差·可自动进行双向频率扫描·能够对信号进行sin(x)/x校正·简易的控制接口：可配置为10MHZ串行接口，2线或3线SPI兼容接口或100MHZ 8位并行可编程接口·3.3V单电源供电·具有多路低功耗功能·单输入或差分输入时钟·小型80脚LQFP 封装应用·便携式频率特性分析仪·可编程时钟发生器·应用于雷达和扫频系统的脉冲调频信号源·测试和测量设备·商业和业余的射频（RF）发射机概述AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。
在高稳定度时钟的驱动下，AD9854将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，雷达等方面。
AD9854的DDS核具有48位的频率分辨率（在300M系统时钟下，频率分辨率可达1uHZ）。
输出17位相位截断保证了良好的无杂散动态范围指标。
AD9854允许输出的信号频率高达150MHZ，而数字调制输出频率可达100MHZ。
通过内部高速比较器正弦波转换为方波输出，可用作方便的时钟发生器。
器件有两个14位相位寄存器和一个用作BPSK操作的引脚。
对于高阶的PSK调制，可通过I/O接口改变相位控制字实现。
具有改进DDS结构的12位I和Q通道D/A转换器可以提供较大的带宽并有较好的窄带无杂散动态范围（SFDR）。
如果不使用Q通道的正交功能，它还可以通过配置，由用户编程控制D/A转换。
当配置高速比较器时，12位D/A输出的方波可以用来做时钟发生器。
它还有两个12位数字正交可编程幅度调制器，和通断整形键控功能，并有一个非常好的可控方波输出。
同时脉冲调制功能在宽带扫频中也有重要应用。
AD9854的300M系统时钟可以通过4X和20X可编程控制电路由较低的外部基准时钟得到。
直接的300M时钟也可以通过单端或差分输入。
AD9854还有单脚输入的常规FSK和改进的斜率FSK输出。
AD9854采用先进的0.35微米COMS工艺在3.3V单电源供电的情况下提供强大的功能。
AD9854采用节省空间的80脚LQFP表面装配封装和改进散热的80脚LQFP封装。
AD9854的引脚与AD9852的单频信号发生器模式相兼容。
AD9854的特定操作允许温度是工业级范围：-40到85摄氏度。
引脚配置和功能描述图1 管脚配置RESET VINP操作说明AD9854正交数字信号发生器是一款有着广泛应用的非常灵活的器件。
器件包括一个48位的相位累加器，可编程基准时钟乘法器，反辛格滤波器，数字乘法器，两个12位/300HZ 数模转换器，一个高速模拟比较器和内部逻辑电路。
这款高度集成的器件可以用作本机震荡发生器，灵活的时钟发生器和FSK/BPSK调制器。
Analog Devics股份有限公司的技术指南提供了关于器件功能模块的操作说明。
指南包括利用DDS器件产生信号的技术描述并提供了适合多种数字化实体的基本应用。
文件，《关于数字信号发生器的技术指南》在AD公司DDS网页/dds DDS技术库中提供。
操作模式AD9854有5种可编程操作模式。
为了选择某一模式，必须对控制寄存器（并行操作地址：1FH）中的3个相关位进行编程设置。
具体描述在下表：表2. 模式选择表在每种模式下都有许多功能不被允许。
单信号模式（模式000）这是用户复位之后的一种默认模式。
也可以通过用户编程使能这种模式。
相位累加器用以产生信号的频率，它有48位有效值，取自频率调整寄存器1，它的默认值为0。
保留寄存器的默认值更能决定输出信号的质量。
用户复位后，默认设置配置器件，输出0HZ，0相位的信号。
在上电复位时，在I和Q 通道输出的是一半满幅电流的直流信号。
这是默认模式的0幅度输出。
选择幅度开关键控模式则需要更多细节的输出幅度控制。
若输出用户定义的信号需要对28个寄存器全部或部分进行编程。
表35显示了从默认0HZ到用户定义输出频率的变化。
和所有AD DDS器件一样，频率控制字有如下定义：FTW = (Desired Output Frequency × 2N)/SYSCLK式中：N相位累加器的资源（本器件48位）。
Frequency 以HZ表示。
FTW （频率调整字）是一个定义数字。
一旦定义数字选定，它必须转换为内部的权重为1或0的48位串行二进制码。
建立的DAC输出信号频率范围从直流到1/2系统时钟。
改变频率时相位是连续的，这意味着新的频率的相位取样值参考之前输出频率的相位取样值。
AD9854的I和Q通道输出的信号总是保持90度的相位差。
调整每个通道的输出相位两个14位相位寄存器并不是独立的。
换而言之，两DAC输出通过相位补偿互相影响。
单信号模式允许用户控制以下信号参数：·48位输出频率精度·12位输出幅度精度-固定的，用户定义的幅度-可变的，可编程幅度控制-自动的，可编程，单引脚控制，幅度成型键控·14位输出相位精度这些参数可以在100MHZ并行速度下通过8位并行端口或10MHZ串行端口通过编程改变和调整。
联合这些属性在单信号模式下可以实现FM，AM，PM，FSK，PSK和ASK操作。
无斜率FSK（模式001）当这种模式被选中，输出的DDS频率是一个选择频率控制寄存器1和2的函数，它的输出取决于29脚逻辑电平的高低。
29脚为逻辑低电平时选择F1（频率控制字1，并行地址为04H到09H），29脚为逻辑高电平时选择F2（频率控制字2，并行地址为0AH到0FH）。
改变频率相位连续，并且和FSK数据引脚内部一致。
但是，FSK数据信号和DAC输出存在线性时延。
无斜率FSK ，是传统FSK，它传输的是数字信号，它在数字通信中有着重要作用。
但是它会影响RF发射机的使用带宽，因此用斜率FSK来改善使用带宽。
斜率FSK（模式010）这种FSK模式下，频率从F1到F2不是直接变化，而是通过扫频和斜率形成。
线性扫频和斜率形成可以很容易的自动完成，不过这都是许多设置中的一项。
其它频率传输的设置，用户可以配置增量控制寄存器，来编程控制扫频间隔和扫频速度。
频率斜率变化不管是线性还是非线性都会输出许多介于F1和F2之间的频率，而不仅是这两个基本输出。
图37和38描述了一线性斜率FSK信号的频率输出与时间的关系。
需要注意，在斜率FSK模式下，频率步进字是要求编程设置的，它被用作双作用的补足值。
须要注意的另一个问题是，最低频率一定要放在频率控制寄存器1中。
斜率FSK通过同缓慢的、用户定义变化率的实时频率来改善传统FSK对带宽的限制。
输出信号在F1和F2频率点保持时间与其它实时点相同或稍大。
与传统FSK不同，斜率FSK 要求:F1和F2分别存储低频率和高频率，而不能任意。
用户必须通过编程来设定DDSd的中间频率变化的步进量of C48位)和每一步所持续的时间△T (20位)。
另外，如果要想让频率输出从0开始变化必须先给CLR ACC1位送一个正脉冲。
对于分段的非线性频率传输，必须对影响输出的寄存器进行编程设置。
并行寄存器1AHex~1CHex构成一个20位的斜率时钟寄存器。
它是一个减计数器，当计数值为0时输出一个脉冲信号。
在29脚的输入电平没有变化时计数器一直有效。
这个计数器在系统时钟下运行，最大频率是300MHZ。
每两个脉冲之间的时间周期用下式表示：（N+1）*（System Clock Period）此处N是用户编程设置的20位斜率变化率。
N的允许范围是1到（2^20-1）。
斜率变化时钟决定频率F1和F2 之间的实时频率持续时间。
当频率达到目标频率时计数器自动停止，而F1和F2两频率点的持续时间由29脚输入的电平决定，电平的高低决定到达的频率点的状态。
图39 FSK功能模块图并行寄存器10Hex~15Hex构成一个48位的双作用的斜率步进寄存器。
当接收到斜率变化时钟时，这个48位控制字被累加。
此控制字被用来加或减到控制正弦或余弦输出的相位步进的频率控制字寄存器F1或F2。
在这种模式下，29脚的电平状态决定输出的频率是增量或减量斜率。
其频率变化率是20位斜率变化寄存器的功能，一旦目标频率到达，计数器将停止计数即频率累加过程停止。
一般来说，频率步进字与频率控制字相比是一个比较小的值，举个例子，如果F1和F2分别是1KHZ和13MHZ，那么步进频率字只有25HZ。
图41显示了，电平过早的变化使频率的斜率变化翻转，并且以相同的变化率返回原状态。
控制寄存器（1FHex）中含有一个“三角形”位。
在010模式下设置此位为高电平将会再频率F1和F2之间进行三角形自动扫频，而不会受29脚电平变化的影响，如图40。
一旦这个位设置为1，29脚的状态将不会起作用。
这一功能需要设置频率变化率和频率步进字来保证F1和F2之间的连续线性扫频具有相同的持续时间。
使用此功能，可以对直流到最大输出频率之间的自动扫频。
在斜率FSK模式下29脚的电平和“三角形”位的上升沿决定扫频是从F1或F2开始（如图42）。
如果29脚电平是高电平而不是低电平，扫频则从F2开始而不是F1。
在F1和F2之间的斜率变化时，通过改变20位频率变化控制字和频率步进控制字，可增加斜率FSK模式的灵活性。
结合多个线性斜率变化和各分段的不同斜率设置，可实现非线性的频率变化。
在不同的设置下，DDS的输出频率在Fl和F2之间以不同的方式变化，实现多种方式扫频。
脉冲调频（模式011）“Chirp”也称为“脉冲调频”( Pulsed FM) 。
该模式下,输出信号的频率在指定的范围和精度上发生线性或非线性的变化,扫描方向可以编程控制。
