当前位置：文档之家 › 第11章组合逻辑电路[1]

第11章组合逻辑电路[1]

  • 格式：ppt
  • 大小：1.29 MB
  • 文档页数：49

下载文档原格式

  / 49

合集下载

时序逻辑电路分析(3)幻灯片PPT

时序逻辑电路分析(3)幻灯片PPT

第11章 时序逻辑电路分析
M/CO1 M/CO2
1/0
110 111
0/1
0/0
0/0
000 001 010
0/1
0/0
101 100 011
0/0
0/0
001
1/0
1/0
1/1
010 000 111
1/1 1/0
101
1/0
011 100 110
1/1
1/1
图 11.9 状态图
第11章 时序逻辑电路分析
第11章 时序逻辑电路分析
为进一步说明时序电路的特点，先分析图11.1（a） 给出的一个简单的时序电路。它由两部分组成：一部分 是由 3 个与非门构成的组合电路；另一部分是由T触发器 构成的存储电路， 它的状态在CP下降沿到达时发生变化。 组合电路有 3 个输入信号X、CP和Q，其中，X、CP为外 输入信号，Q为存储电路T触发器的输出；有两个输出信 号Z和T，其中Z为电路的输出，T为反馈信号，用作T触 发器的输入。由电路可以写出T触发器的驱动方程、状态 方程和电路输出Z的方程。
=(XQn+ X Q )n·CP↓
（11.3）
注意: Qn表示现态，Qn+1表示次态（新状态）。
第11章 时序逻辑电路分析
由T触发器的状态方程和输出方程， 可以画出电路的工 作波形，如图11.1（b）所示。 图中（A）和（B）是T触发 器原始状态为0时的工作波形， （C）和（D）是T触发器原 始状态为1时的工作波形。比较波形(B）和(D)可见，虽然输 入信号X和CP完全相同，但是由于T触发器的原状态不同， 输出则不同。由此可见，时序电路的输出不仅取决于当时的 输入信号X和CP，而且还取决于电路内部存储电路（T触发 器）的原状态。

电工电子技术基础 第2版 第11章 触发器与时序逻辑电路

电工电子技术基础 第2版 第11章 触发器与时序逻辑电路
这种输入状态下，当负脉冲除去后，将由各种偶然因素决 定触发器最终状态，因而禁止出现。
RD
SD
Q
0
1
0
1
0
1
1
1
不变
0
0
禁用
基本 RS 触发器状态表
节首页 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
逻辑功能
RD SD 00 01 10 11
Q 不定
0 1 保持
功能 不允许
置0 置1 记忆
第一节 双稳态触发器 第二节 寄存器 第三节 计数器
节首页 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例ห้องสมุดไป่ตู้
非学无以广才， 非志无以成学。
——诸葛亮
章目录 上一页 下一页
第11章 触发器和时序逻辑电路
思政引例
触发器（Flip-Flop，FF）具有记忆功能的时序逻辑 组件，记录二进制数字“0”和“1”。触发器由逻辑门 电路组合而成，电路在任一时刻输出信号不仅取决于该 时刻电路输入信号，而且还决定于电路原来状态。时序 逻辑电路具有记忆功能。计数器、寄存器电路。RS触发 器、K触发器和D触发器逻辑符号和逻辑功能，弄清触 发器翻转条件。了解数码寄存器和移位寄存器及二进制 计数器和二一十进制计数器的工作原理。
电路结构
四门钟控型 维持阻塞型
主从型
T触发器
章目录 上一页 下一页
第11章 触发器和时序逻辑电路——双稳态触发器
11.1 双稳态触发器
两个稳定的工作状态（1态和0态 分类: a. 按逻辑功能
RS 触发器、 JK 触发器、D 触发器
b. 按其结构 主从型触发器、维持阻塞型触发器

电压的参考方向与实际方向相反

电压的参考方向与实际方向相反

正电荷运动方向规定为电流的实际方向。
电流的方向用一个箭头表示。
任意假设的电流方向称为电流的参考方向。
参考方向 a 实际方向 (a) i>0
i
b a
参考方向
i
b
实际方向 (b) i<0
如果求出的电流值为正，说明参考方向与 实际方向一致，否则说明参考方向与实际方向 相反。
1.2 电压与电位
1.2.1 电压的大小和方向 1.2.2 电位
• 电流的大小定义为单位时间内通过导体
截面的电量。 设在时间t内通过导体截面S的电量为Q ， 则电流为
I= Q / t
• 电流的单位是A(安［培］)。 在1秒内通过导体
横截面的电荷为1C(库仑)时，其电流则为1A。 计算微小电流时, 电流的单位用mA(毫安)、 μA(微安）或nA( 1mA=10-3A，1μA=10-6A，1nA = 10-9A
1.2.1 电压的大小和方向
1. 电场力把单位正电荷从电场中点A移到点B所 做的功WAB称为A、B间的电压,用UAB表示，即
UAB= WAB / Q
• •
V (伏［特］)。 如果电场力把1C 电量从点A移到点B所作的功是1J(焦耳)， 则A与B两 点间的电压就是1V。 kV (千伏）， 计算较小的 电压时用mV(毫伏）、微伏（V） 。其换算关系为： 1kV=103V，1mV=10-3V ，1V=10-6V
电压，因此电压也称为电位差。电压的实际方向是 由高电位指向低电位，电流的实际方向与电压的实 际方向一致，由高电位流向低电位。
1.3 电源
1.3.1 电源 1.3.2 电动势
1.3.1 电源
电源是一种能量转换装置，它将机械能、化学能及光能 等转换为电能，如发电机、干电池和光电池等。在各种电源 中，有一个共同点，即在电源的内部移动电荷，使电源的一 个极具有一定数量的正电荷，另一个极具有一定数量的负电 荷，这样就在两极之间形成电场，产生电位差。电源内部这 种能移动电荷的作用力叫做电源力。电源力能够不断地将正 电荷从负极移动到正极，从而保持了两极之间的电位差，使 电流在电路中持续不断地流通。

第11章 数字电路综合案例

第11章 数字电路综合案例

第11章数字电路综合案例内容提要前面的章节介绍了数字电路的基本知识、基本理论、常用器件，以及数字电路分析和设计的基本方法。

本章涉及到复杂数字系统的设计。

数设计对象从译码器、计数器等这些基本逻辑功能电路到了数字钟等综合的数字逻辑系统的设计；设计方法也由采用真值表到求逻辑表达式、画出电路图的方式到通过确定总体方案，采取从局部到整体，用各种中、大规模集成电路来满足要求的数字电路系统的方式。

本章结合数字钟这一实际的案例来介绍数字电路系统的设计方法，进一步提高学生的综合能力和解决实际问题的能力。

基本教学要求1.了解中小规模集成电路的作用及实用方法。

2.了解数字钟电路的原理。

3.掌握综合数字电路系统的设计流程和设计方法。

11.1概述数字系统的设计，采用从整体到局部，再从局部到整理的设计方法。

首先对系统的目标、任务、指标要求等进行分析，确定系统的总体方案；然后把系统的总体方案分成若干功能部件，绘出系统的方框图；之后运用数字电路的分析和设计方法分别进行设计，或者是直接选用集成器件去构成功能部件；最后把这些功能部件连接组合起来，便构成了完整的数字系统，通过对电路的分析和测试修改，完善与优化整个系统。

这是传统的数字系统的设计方法，也是下面要介绍的内容。

随着计算机技术的发展，电子设计自动化EDA成为了现代电子系统设计与仿真的重要手段，对于复杂系统的设计十分有效，尤其是硬件描述语言的使用，使硬件软件化，让数字系统的设计更加方便、高效。

下面以数字钟系统设计为例，介绍综合数字电路系统的设计方法。

数字钟是一种用数字电子技术实现时、分、秒计时的装置，与传统的机械式时钟相比具准确、直观、寿命长等特点。

目前广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。

数字钟也是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。

通过数字钟的设计进一步了解数字系统设计时用到的中小规模集成电路的使用方法，进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

第11章触发器和时序逻辑电路

第11章触发器和时序逻辑电路

第11章 触发器和时序逻辑电路 11章
基本RS触发器图形符号如图11-1b所示,图中 RD S下标的D , D 表示直接输入,非号表示触发信号0时对电路有效,RD 故称 S D 称直接置"1"(直接置位)端, 直接置"0"(直接复位)端, Q 逻辑符号中的小圆圈"○" 表示非号,在 端同样加 "○". 输 入 输 基本RS触发器的逻辑功能表,如下表所示. 出
第11章 触发器和时序逻辑电路 11章
11.1.3. 边沿型JK触发器
边沿触发器是利用电路内部速度差来克服"空翻"现 象的时钟触发器.它的触发方式为边沿触发,通常为下降 沿触发方式,即输入数据仅在时钟脉冲的下降沿这一"瞬 间"起作用.在图11-4b的逻辑符号中,CP输入端用小圆 圈表示低电平有效,而加一三角来表示边沿触发,则CP表 示为下降沿触发. JK触发器是应用最广的基本"记忆"部件,用它可以 组成多种具有其它功能的触发器和数字器件.集成JK触发 器有各种型号和规格,常用的有74HC73A,74HC107A, 74HC76A,等TTL触发器;CC4027,CC4013等CMOS触 发器.
由表11-2可见,R,S全是"1"的输入组合是应当禁止的, 因为当CP=1时,若R=S=1,则导引门G3,G4均输出"0"态, 致使Q==1,当时钟脉冲过去之后,触发器恢复成何种稳态 是随机的.在同步RS触发器中,通常仍设有RD和SD,它们只 允许在时钟脉冲的间歇期内使用,采用负脉冲使触发器置 "1"或置"0",以实现清零或置数,使之具有指定的初始状 态.不用时"悬空",即高电平.R,S端称同步输入端,触 发器的状态由CP脉冲来决定. 同步RS触发器结构简单,但存在两个严重缺点:一是会出 现不确定状态.二是触发器在CP持续期间,当R,S的输入 状态变化时,会造成触发器翻转,造成误动作,导致触发器 的最后状态无法确定.

电工学2第11章组合逻辑电路

电工学2第11章组合逻辑电路

分析 逻辑图 设计 功能
已知函数的逻辑图如图所示， 例 ： 已知函数的逻辑图如图所示，试求它的逻辑 函数式。 函数式。 从输入端A、 解: 从输入端 、 B开始逐个写出每 开始逐个写出每 个图形符号输出端 的逻辑式，即得： 的逻辑式，即得：
Y = A+ B+ A+ B
Y = A + B + A + B = ( A + B)( A + B) = ( A + B)( A + B)
第11章 组合逻辑电路 11章
脉 冲 信 号 模拟信号：在时间上和 数值上连续的信号。
u
数字信号：在时间上和 数值上不连续的（即离 散的）信号。
u t
数字信号波形(正脉冲） 数字信号波形(正脉冲）
t
模拟信号波形
对模拟信号进行传输、 对模拟信号进行传输、 处理的电子线路称为 模拟电路。 模拟电路。
对数字信号进行传输、 对数字信号进行传输、 处理的电子线路称为 数字电路。 数字电路。
数字电路的分类
按半导体类型可分为： a、按半导体类型可分为： 双极型电路和单极型电路 按半导体类型可分为 b、按电路的集成度可分为： 按电路的集成度可分为： 按电路的集成度可分为 SSI(Small Scale Integrated )电路 数十器件 片) 电路(数十器件 电路 数十器件/片 MSI(Medium Scale Integrated)电路 数百器件 片) 电路(数百器件 电路 数百器件/片 LSI(Large Scale Integrated )电路 数千器件 片) 电路(数千器件 电路 数千器件/片 VLSI (Very Large Scale Integrated )电路 数万器件 片) 电路(数万器件 电路 数万器件/片 ASIC(Application Specific Integrated Circuit，专用集成电路) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) IP核(Intellectual Property，知识产权) 硬件设计包 SoC(System on a Chip，单片电子系统) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化)

大学电子电路基础 第十一章

大学电子电路基础 第十一章

二.触发器的分类
I. 从电路结构不同分 1).基本触发器 2).同步触发器 3).主从触发器 4).边沿触发器 II. 从逻辑功能不同分 1). RS触发器 2). JK触发器 3). T 触发器 4). D 触发器
11.1 基本触发器
11.1.1、 基本RS触发器
1.电路结构与工作原理 (1).电路结构（以与非门构成为例） Q 端、Q 端为两个互补的输出端 ； Q = 1、Q = 0 ， 定义为 1 态； RD、SD 端是触发信号引入端。 非号表示“0”触发有效， 脚标“D”表示直接触发 SD 端 是 置 1 端（置位端）， RD 端 是 清 0 端（复位端）, &
Q
Q ┌
Q ┌
Q ┌ C1 1T
当T触发器的输入控制端为 T=1时，称为T’触发器。
┌
1K C1 1J
CP
T
4．主从JK触发器存在的问题——一次变化现象
例 已知主从JK触发器 J 、 K 的波形如图所示，画出输出 Q 的
波形图（设初始状态为0）。
解：画出输出波形如图示。
CP J K =0
Q
由此看出，主从JK触发器在 CP=1期间，主触发器只变化（翻转）一次，
t D 0 0 设初态Q=0 t
触发器保存下来的状态是CP 作用沿到达时刻的输入状态。 特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存 入的是 D 跳变前的状态。
Q
t
触发器的逻辑功能及其描述仿法
本节只讨论有时钟控制的触发器。
有时钟控制的触发器，从功能不同分:
RS 触发器、JK 触发器、T 触发器、 D 触发器等。
n+1 Q = D D=0 0
D = 1 1 D = 0 D=1

第十一章数字技术

第十一章数字技术

3.逻辑电路：
C B A A
0 0 0 0 1 1 1 1
≥1
＆
Y
B
0 0 1 1 0 0 1 1
C
0 1 0 1 0 1 0 1
Y
0 0 0 0 0 1 1 1
Y A BC ABC ABC Y A BC AB（ C C） Y A（ BC B）
Y=A（B+C）
1.真值表：
1
2
3
4
5
0 × × 1 0 0 1 0 1 1 1 0 1 1 1
1
0
不定
置1
置0 禁止
置 保 持
置
置
置
禁 止
0
1
0
1
44
同步RS触发器逻辑功能一
CP=0时
触发 器保 持原 态
直接 置位 端
Q
G1 ＆
Q
＆
G2
1
SD
1
＆
CP
RD
G4
直接 复位 端
45
G3 ＆
S
0
R
同步RS触发器逻辑功能二
CP=1时
＆
0 1
＆
1 0
Q=0、Q=1
这种状态称为置0或 复位
基本RS触发器逻辑功能二
2、输入R=1, S=0时
（若原状态：Q=0、Q=1） 输出变为：
Q=1、Q=0
（若原状态：Q=1、Q=0） G1 输出保持：
Q
0
1 0
原态
1
0 1
Q G2 S
0
39
＆ R
1
0 1
＆
1 0
Q=1、Q=0

第11章 组合逻辑电路

第11章 组合逻辑电路
第11章 组合逻辑电路
11.1 数制与编码
11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路
11.5 编码器
11.6 译码器和数字显示
主页面
！
重点：
二进制、十进制、十六进制转换
及8421BCD编码
基本逻辑运算 集成逻辑门电路及应用 组合逻辑电路分析、设计 编码器、译码器功能及应用
=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以
CMOS门电路的逻辑摆幅（即高低电平之差）较大，
进制即可。
（4）十六进制转换成二进制
将每一位变成4位二进制数，按位的高低依次排列即可。
(6E.3A5)H＝(110 1110．0011 1010 0101)B
（5）十六进制转换成十进制 由“按权相加”法将十六进制数转换为十进制数。 (7A.58)H＝7×161＋10×160＋5×16-1＋8×16-2 ＝112＋10＋0.3125＋0.03125＝(122.34375)D
（3）二进制转换成十六进制 用“ 4 位分组”法将二进制数化为十六进制数。 从二进制的小数点开始，分别向左、右按4位分 组，最后不满 4 位的，用 0 补。将每组用对应的十六
进制数代替，就是等值的十六进制数。
（1001101.100111)B＝（0100 1101.1001 1100)B＝（4D.9C)H 若将二进制数转换为八进制数 ，可将二进制数 分为3位一组，再将每组的3位二进制数转换成一位8
11.1.3 二—十进制码
把若干个0和1按一定规律编排在一起，组成不同的
代码，并赋与每一个代码固定的含义，这叫做编码。 编制代码所遵循的规则叫码制。 BCD码：用二进制代码来表示十进制的0～9十个数。 常见的有8421码、5421码、2421码、余3码、 格雷码等。

第十一章 组合逻辑电路习题及答案

第十一章 组合逻辑电路习题及答案
1、组合电路的输出取决于（ ）
A、输入信号的现态 B、输出信号的现态 C、输入信号的现态和输出信号变化前的状态
2、3线—8线译码器电路是（ ）
A、3位二进制 B、三进制 C、三--八进制
3、七段数码显示译码电路应有（ ）个输出端。
A、8个 B、7个 C、16个
4、译码电路的输出量是（ ）
A、二进制代码 B、十进制数 C、某个特定的控制信息
三、判断题
1×2×3×4√5×6×7×8×9×10×
四、设计题
1、1、Y=AB+BC+AC
2、Y=
3、Y=
4、①由逻辑图写出逻辑表达式
②化简逻辑表达式
③列出真值表，根据真值表分析电路的逻辑功能
5、
5、译码器可以将（ ）的状态翻译成相应的输出信号。
A、输入代码 B、输入数字 C、输入信号 D、输入脉冲
6、七段字符显示器电路中a、b、c、d、g段发光是显示数字（ ）。
A、6 B、5 C、4 D、3
7、如图所示，BA为（ ）。
A、00
B、01
C、10
D、11
8、一个四输入端的与非门，它的输出有（ ）种状态。
（2）用7400实现其逻辑功能。（正确画出连接图、标明输入、输出变量）
答案
选择题
1 A2 A3 B4 C5A6D7C8B9B10D11B12C13D14A15C16C17C18A19B20A
填空题
1、组合逻辑，时序逻辑2、该时刻各，过去的输入值3、门，记忆，反馈
4、组合，逻辑函数， 逻辑功能，输出，输入5、半加 6、函数表达式，函数表达式，真值表，功能7、低位来的，全加器8、3， 29、本位，进位10、An⊕Bn⊕Cn-1，(An⊕Bn)Cn-1+An.Bn11、2n12、二进制代码13、二进制代码，高低电平信号14、十进制代数的0~9，BCD代码15、BCD代码，0―9十个十进制数

第11章可编程逻辑器件及其开发工具

第11章可编程逻辑器件及其开发工具
本章主要内容
(1) 可编程逻辑器件概述 (2) FPGA的工作原理与基本结构 (3) FPGA的设计与开发
2021/9/17
1
11.1 可编程逻辑器件（PLD）概述
11.1.1 PLD的产生
传统的硬件电路设计方法一般是先选用标准通用集成电路 芯片，再由这些芯片“自下而上”地构成电路、子系统和 系统。
目前，IP核已经变成系统设计的基本单元，并作为独立设 计成果被交换，转让和销售。
从IP核的提供方式上，通常将其分为软核、硬核和固核三 种类型。从完成IP核所花费的成本来讲，硬核代价最大； 从使用灵活性来讲，软核的可复用性最高。
2021/9/17
26
1. 软核
在EDA设计领域中，软核指的是综合（Synthesis）之前的 寄存器传输级（RTL）模型。
随着技术的发展，包括CPLD(Complex Programmable Logic Device)和FPGA在内的复杂PLD器件迅速发展起来。
2021/9/17
5
5. 现场可编程门阵列（FPGA）
1985年，XiLinx公司推出世界上第一片现场可编程门阵列 FPGA 。 它 是 一 种 新 型 高 密 度 的 PLD 器 件 ， 采 用 COMSSRAM工艺制作，其内部有许多独立的可编程逻辑模块 （CLB）组成，逻辑模块之间可以灵活地至连起来。
2021/9/17
19
图11.4 FPGA(XC2064) 的CLB结构
2021/9/17
20
3. 可编程布线资源（PI）
FPGA芯片内部有着丰富的布线资源。根据工艺、连线长 度、宽度和布线位置的不同而划分为4种类型。
第一类是全局布线资源，用于芯片内部全局时钟和全局复 位/置位信号的布线；

逻辑代数基本公式及定律59383

逻辑代数基本公式及定律59383

灯亮为逻辑“1”
灯灭为逻辑“0”
（3）
A
E 真值表 A B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
B
C Y
逻辑式：Y=A•B•C 逻辑乘法 （逻辑与） 逻辑符号： A B C
C 0 1 0 1 0 1 0 1
Y 0 0 0 0 0 0 0 1
&
Y
与逻辑运算规则： 0 • 0=0 1 • 0=0 0 • 1=0 1 • 1=1
（16）
用真值表证明摩根定理成立
A ·B=A+B A+B= A ·B Y2=A+B 1 相等 1 1 0
A 0 0 1 1
B 0 1 0 1
Y1=A· B 1 1 1 0
（17）
2.3.2 若干常用公式--几种形式的吸收律
吸收：多余（冗余）项，多余（冗余）因子被取消、去 掉 被消化了。
短项
长项
（4）
真值表特点: 有0出0, 全1出1
二、 “或”逻辑
或逻辑：决定事件发生的各条件中，有一个或一个 以上的条件具备，事件就会发生（成立）。 A B C
规定:
开关合为逻辑“1” Y 开关断为逻辑“0”
E
灯亮为逻辑“1”
灯灭为逻辑“0”
（5）
E 真值表 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1
例：用代入规则证明德 摩根定理也适用于多 变量的情况。 二变量的德 摩根定理为：
AB A B A B AB
1 2
（22）
AB A B A B AB
1 2
以（B· C）代入（1）式中B，以（B+C）代入 （2）式中B，则得到：

Multisim14在数字电路中的应用

Multisim14在数字电路中的应用

11.2.3 基本计数器
例：仿真分析同步计数器74LS161的逻辑功能。
该电路处于计数工作模式，计
数器反复由“0000”至“1111”计 数，构成十六进制计数器。
11.2.3 基本计数器
例：仿真分析同步计数器74LS161的逻辑功能。
按下按钮后，置数控制端输入
为低电平，置数有效，计数器输出 被置为置数输入端设定的值，在图 中，置数输入端为“1000”，置数 后，计数器从置数处继续计数。
3）点击
按钮，对
话框的最下栏出现的即为最简表达 式。
11.1.2 组合逻辑电路的分析
例：分析下列组合逻辑电路的功能：
1）将逻辑分析仪的“a”“b”“c”三端分别接电路的A、B、C，最右端的接 线端子接电路的输出。
11.1.2 组合逻辑电路的分析
例：分析下列组合逻辑电路的功能：
2）点击 按钮 ，可直接得到真值表。通过真值表可以分析得出该
B3B2B1B0=1000，3个输出端分别 接3个发光二极管，用发光二极管的 亮灭检测三个输出分别是什么信号， 以此判断两个数字量的大小。
11.1.8 竞争冒险
例：仿真分析竞争冒险现象。 或门的两个输入信号同时向相反 的方向跳变，从理论上来说，或门的
输出信号始终为高电平，但用示波器
观察到的结果并非如此，而是在输入 信号发生变化的瞬间，输出端会产生 极窄的负脉冲，该现象即为竞争冒险 现象。
接3个发光二极管LED1、LED2、
LED3，分别指示输出状态，输出为 “1”时发光二极管点亮，输出为 “0”时，发光二极管熄灭。仿真结 果与上图所示功能逻辑一致。
11.1.4 译码器
例：仿真分析二-十进制译码器7
11.1.4 译码器

Multisim14电子系统仿真与设计第11章 Multisim14在数字电路中的应用

Multisim14电子系统仿真与设计第11章 Multisim14在数字电路中的应用
1）改写成最小项之和的形式：
Y (A, B,C, D, E) ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE ABCDE
11.1.1 逻辑函数的化简
2）打开逻辑转换仪 点击从A到H八个变量上方与之
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
滑动变阻器R1构成分 压电路，通过改变滑动变 阻器的大小，即可改变输 入模拟信号的大小，ADC 输出的高4位和低4位分别 接1个数码管，显示输入模 拟信号的转换结果。
11.3 A/D与D/A转换电路的分析与设计
11.3.1 A/D转换电路的仿真分析
11.2.4 555定时器仿真与分析
1. 555定时电路的无稳态工作方式的仿真分析
参数说明： Vs：工作电压。 Frequency：工作频率。 Duty：占空比。 C：电容大小。 Cf：反馈电容大小。 R1、R2、RL：电阻，其中 R1、R2不可更改。
11.2.4 555定时器仿真与分析
第11章 Multisim14 在数字电路中的应用
CHINA MACHINE PRESS
11.1 组合逻辑电路的仿真与分析
11.1.1 逻辑函数的化简
例：将下列逻辑表达式化成最简形式：
Y (A, B,C, D, E) ABCDE ACDE ABCD ABDE BCDE ABCDE ABCDE
11.2.4 555定时器仿真与分析
在Multisim14中有专门针对555定时器设计的向导，通过向导可以很方便地 构建555定时器应用电路。
单击菜单“Tools”→“Circuit Wizards”→“555 Timer Wizard”命 令，可启动定时器使用向导。“Type” 下拉列表框中的选项列表可以设定555定 时电路的两种工作方式：无稳态工作方 式和单稳态工作方式。

电工学-组合逻辑电路A

电工学-组合逻辑电路A

F=A+B+C
A B
>1
A 1F B
>1
F
C
C
（一）复合门电路
3. 与或非门
A
B
F=AB+CD
C
D
第11章11 2
&
F
>1
&
4. 异或门 F=AB+AB
A
=1
F
C
5. 同或门 F=AB+AB
A
=1
F
B
第11章11 3
例：试用与非门来组成非门、与门及或门。
A
&
A
B
F
&
非门
F
A
&
B
A
&
B
&
& 与门 F=AB
模拟电路的地位和作用
1、工作频率很高的信号只能由模拟电路处理。 2、微弱信号的放大，数字电路不能完成。 3、大功率放大电路，只能由模拟电路完成。 4、与物理世界的接口，必须经过一定的模拟信号处理。 5、与传输介质接口（载波传输），主要应用模拟信号。 6、易于实现各种非线性电路，如相乘器等。
完整的电子系统是模拟－数字混合系统，
F
=AB
或门 F=A+B
&
=A+B
F
=AB
第11章11 2
TTL与非门组件就是将若干个与非门电路， 经过集成电路工艺制作在同一芯片上。
+VC 14 13 12 11 10 9 8 74LS00组件含有
两个输入端的与
&
&
非门四个。
74LS00

第十一章组合逻辑电路

第十一章组合逻辑电路
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y7
11.2 编码器
（3）表达式 A = Y4 + Y5 + Y6 + Y7 B = Y 2+ Y 3 + Y 6 + Y 7 C = Y 1+ Y 3+ Y 5 + Y 7
3．将若干个 0 和 1 按一定规律编排在一起，并且赋予 代码一定含义的过程叫编码。译码是编码的逆过程。译码器
输出的是信号而不是数字。
4．显示器是译码器的终端，它将译码器输出的数字信 号在数码管上直观地显示出数字。数字电路中常用分段式
显示数码管。
解：（1）设 A 楼上开关，B 楼下开关，Y 为灯泡，1 表 示 A、B 闭合；0 表示断开。Y = 1 表示灯亮，Y = 0 表示灯灭。 列真值表。
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 0
11.1 组合逻辑电路的基础知识
（2）由真值表写出逻辑函数的表达式。
Y AB A B A B
11.4 显示器
T377 功能表。
数字 D
0 1 2 3 4 5 0 0 0 0 0 0
C
0 0 0 0 1 1
B
0 0 1 1 0 0
A
0 1 0 1 0 1
IB
a
1 0 1 1 0 1
b
1 1 1 1 1 0
c
1 1 0 1 1 1
d
1 0 1 1 0 1
e
1 0 1 0 0 1
f
1 0 0 0 1 1

电工学组合逻辑电路

电工学组合逻辑电路

组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
4
第 12
章 或门还可以起控制门的作用
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
第 12
章 二、 与门电路
组 合
＋U
真值表
逻 辑
AB F
F
00 0
电
路
A
01 0
B
10 0
11 1
A
&
F
B
6
F＝A·B A ·0 = 0 A ·1 = A A ·A = A A ·A = 0
与运算 （逻辑乘）
与逻辑和与门
大连理工大学电气工程系
7
第 12
章 与门也可以起控制门的作用
C3
CI CO
Σ CI CO
C2
Σ CI CO
C1
Σ
C0
CI CO
F4
F3
F2
F1
4 位全加器逻辑图
大连理工大学电气工程系
29
第
12
章
12.5 编码器
组 可实现编码功能的组合逻辑电路。
合
逻
辑
控制信息
编码器
二进制代码
电
路
二进制编码器
编码器的分类
普通编码器 二-十进制编码器

组合逻辑电路

组合逻辑电路

第11章组合逻辑电路11.1.1 电路如题图11.1.1所示，A、B是数据输入端、C是控制输入端，试分析在控制端C=0和C=1的情况下，数据输入A、B和输出Y之间的关系。

题图11.1.1解Y A B C A B C A B C+(A+B)C=⋅⋅=当C = 1时，Y =AB，电路起与门作用；当C = 0时，Y= A+B，电路起或门作用。

11.1.2 逻辑电路如题图11.1.2所示，试证明两电路的逻辑功能相同。

题图11.1.2解Y1 =AB A B=A B+AB⋅Y2 =A AB B AB==Y1⋅⋅⋅A AB+BAB=(A+B)(AB)=A B+AB11.1.3 逻辑电路如题图11.1.3所示。

写出Y的逻辑式，画出用与非门实现的逻辑图。

解Y=(A+B)D+(C+D)A=A C A D B D⋅⋅，用与非门实现的逻辑图如题图11.1.3A所示。

题图11.1.3 题图11.1.3A11.1.4 电路如题图11.1.4所示，分析电路的逻辑功能。

解Y A B B C A C=A B+B C+A C=⋅⋅列真值表如题表11.1.4A所示。

当A，B，C三个输入变量中有两个或两个以上为1时，Y=1，否则为0。

11.1.4题图11.1.5 试用异或门设计一个有三个输入端，一个输出端的组合逻辑电路。

其功能为当3个输入信号中有奇数个1时，电路输出为1，否则为0。

解根据题意列真值表如题表11.1.5A所示。

由真值表可得逻辑函数表达式Y=ABC+ABC+ABC+ABC A(B C)+A B C=⊕⊕A B C=⊕⊕电路如题图11.1.5A所示。

题表11.1.5A题图11.1.5A11.1.6 设计一个组合逻辑电路，该电路输入端接收两个二位二进制数A=A2A1，B=B2B1。

当A>B时，输出Y=1，否则Y=0。

解比较两数大小总是从高位开始进行比较，仅当高位相同时才比较低位，而且二进制数只有1或0两种可能的取值，可分别用原变量和反变量表示，所以，可直接写出该逻辑电路的输出函数表达式22222211Y=A B+A B+A B A B（）化简得22121211Y=A B+A B B+A A B若用与非门实现Y，则应将上式变成与非表达式2212121122121211Y=A B+A B B+A A B=A B A B B A A B⋅⋅逻辑电路图如题图11.1.6A所示。

组合逻辑电路与时序逻辑电路

组合逻辑电路与时序逻辑电路

（1）根据给定的逻辑原理电路图， 由输入到输出逐级推导出输出逻辑函 数表达式。
（2）对所得到的表达式进行化简和 变换，得到最简式。
（3）依据简化的逻辑函数表达式列 出真值表，根据真值表分析、确定电 路所完成的逻辑功能。
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
11.1.2 编码器
在数字电路中，经常要把输入的各种 信号（例如十进制数、文字、符号等）转 换成若干位二进制码，这种转换过程称为 编码。
在数字系统中，通常由时钟脉冲CP来 控制触发器按一定的节拍同步动作，即在 时钟脉冲到来时输入触发信号才起作用。
由时钟脉冲控制的RS触发器称为同步 RS触发器，也称为钟控RS触发器，时钟脉 冲CP通常又称为同步信号。
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
1．电路结构
广州机电技师学院（番禺校区）
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
1．电路组成和电路符号
电子电工技术基础
图11.14 CT5449外引脚排列图
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
11.2 触发器
在数字电路和计算机系统中，需要具 有记忆和存储功能的逻辑部件，触发器就 是组成这类逻辑部件的基本单元。
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
11.2.1 基本RS触发器
广州机电技师学院（番禺校区）
wanghz.
电子电工技术基础
1．通用译码器
通用译码器常用的有二进制译码器、 二-十进制译码器。
（1）二进制译码器。
现以74LS138集成电路为例介绍3-8线 译码器。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

（4）吸收法 例6 化简 Y
ABC A B C AB C ABC BC AC
AB AC BC A( B C ) BC
A BC BC A B A B 吸收 A BC AB B A B
例7： 化简
吸收 吸收
Y ABC AB D A BC CD BD ABC A B C CD B( AD D ) 吸收 ABC A B C CD AB BD AB A B C CD BD AB B C CD BD AB CD B(C D )
t
t
处理数字信号的电路称为数字电路。
t
在数字电路中，晶体管工作在截止区和饱和区，起开关作用。
2.脉冲信号
正脉冲：脉冲跃变后的值比初始值高
负脉冲：脉冲跃变后的值比初始值低 +3V 如： 0 正脉冲 -3V 0 +3V 0 负脉冲 0 -3V 电平的高低一般用“1”和“0”两种状态区别， 高电平为“1”，低电平为“0”,则称为正逻辑。 实际的矩形波 脉冲幅度 A 0.9A 脉冲上升沿 tr 0.5A A 脉冲下降沿 tf t p 0.1A 脉冲宽度 tp tr tf 脉冲周期 T
一、逻辑代数的基本运算法则
1. 常量与变量的关系
自等律 A 0 A A 1 A 证: ( A B ) ( A C ) A 1 1 A 0 0 A A A C B A B C 0-1律 重叠律 A A A A A A A A(C B ) BC AA 还原律 A(1 C B ) BC 互补律 A A 1 A A 0 A BC 2. 逻辑代数的基本运算法则 交换律 A B B A A B B A 结合律 ( A B ) C A ( B C )
二、组合逻辑电路的化简 任何时刻电路的输出状态只取决于该时刻的 输入状态，而与该时刻以前的状态无关。
X1 X2 Xn
输入
组合逻辑电路
Y1 Y2
Yn
输出
组合逻辑电路框图 化简方法 公式法
..
卡诺图法
1.应用逻辑代数运算法则化简
（1）并项法 例3 化简 Y ABC AB C AB C ABC
A B
1 0 0 0
列真值表证明： A 0 0 1 1 B 0 1 0 1
A B
1 0 0 0
A B A B
1 1 1 0 1 1 1 0
吸收律
(1) A+AB =A (2) A(A+B)=A
对偶式
对偶关系：将某逻辑表达式中的与( • )换成或 (+)，或(+)换成与( • )，得到一个新的逻辑表 达式，即为原逻辑式的对偶式。若原逻辑恒等 式成立，则其对偶式也成立。
CD
A
01
11
10 二进制数对 应的十进制 数编号
四变量
m 0 m1 m 3 m 2 1 m4 m 5 m7 m 6
三变量
( 2)卡诺图 （a)根据真值表画出卡诺图
如: 真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 1
（2）配项法 例4 化简 Y AB A C BC
AC ( B B ) A C ( B B ) AC A C A AB A C BC ( A A ) AB ABC A C A BC AB A C
（3）加项法
例5 化简 Y ABC A B C AB C
A 0 1 00 1 1 01 1 11 1 10 AB 00 00 1 01 11 CD 01 11 10 1
T
a) 二极管的开关特性 S 导通 截止
D
相当于 开关闭合
3V
R
3V
0V
R
S 0V
相当于 开关断开
R
b) 三极管的开关特性
+UCC
+UCC
3V
0V RB
RC uO T 截止 饱和
RC
3V
C E
uO uO 0
相当于 开关闭合
ui
+UCC 0V
RC
C E
uO
相当于 开关断开
uO UCC
11.1 逻辑代数基础
2. 逻辑表达式 用“与”“或”“非”等运算来表达逻辑函数的表达式。 真值表 (1)由逻辑真值表写出逻辑式 A B C 取Y=“1”( 或Y=“0” ) 列逻辑式 0 0 0 输入变量之间是“与”关系， 0 0 1 对应于Y=1，若输入变量为“1”， 0 1 0 则取输入变量本身(如C)；若输入变 0 1 1 量为“0”则取其反变量(如 A )。 1 0 0 1 0 1 ABC 1 1 0 Y A B C A BC AB C ABC 1 1 1 反之，也可由逻辑式列出真值表。
写出简化逻辑式 Y BC AC AB
卡诺图化简法：保留一个圈内最小项的相同变量， 而消去相反变量。
例9 应用卡诺图化简逻辑函数
(1) Y A B C A B C A BC AB C (2) Y A B C D A B CD AB C D AB C D 解： BC
(2)卡诺图
A
1
B
0
1
0
AB AB AB AB 二变量
BC
0 00
任意两 AB 00 01 11 10 个相邻 00 m 0 m1 m 3 m 2 最小项 01 m 4 m 5 m 7 m 6 之间只 有一个 11 m m m m 13 14 15 12 变量改变 10 m 8 m 9 m11 m10
AB CD BCD 吸收 AB CD B B CD
2.应用卡诺图化简逻辑函数 1.卡诺图 步骤 2.合并最小项
3.写出最简“与或”逻辑式 例8. Y A BC AB C ABC ABC 用卡诺图表示并化简。 (a)将取值为“1”的 解： 相邻小方格圈成圈， BC
一、集成基本门电路 逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去 控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系 (因果关系)，所以门电路又称为逻辑门电路。
由电子电路实现逻辑运算时，它的输入和输出信 号都是用电位（或称电平）的高低表示的。高电平 和低电平都不是一个固定的数值，而是有一定的变 化范围。
11.2 逻辑函数及其化简
一、真值表、逻辑表达式、逻辑电路图、卡诺图 例2：有一T形走廊，在相会处有一路灯，在进入走廊的A,B,C 三地各有控制开关都能独立进行控制。闭合任意一个开关，灯 亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设 A、B、C代表三个开关（输入变量）,Y代表灯（输出变量）。 真值表 设：开关闭合其状态为“1”，断开为“0” A B C Y 灯亮状态为“1”，灯灭为“0” 0 0 0 0 1.根据逻辑功能列真值表 0 0 1 1 0 1 0 1 用输入、输出变量的逻辑状态(“1” 0 0 1 1 或“0”)以表格形式来表示逻辑函数。 1 0 0 1 三输入变量有八种组合状态 1 0 1 0 0 1 1 0 n输入变量有2n种组合状态 1 1 1 1
A 00 01 11 1 1 1 1 10 0 1
(b)所圈取值为“1” 的相邻小方格的个数 应为2n，(n=0,1,2„)
2.应用卡诺图化简逻辑函数
解： BC
A 0 1 1 00 01 11 1 1 1 10
合并最小项
三个圈最小项分别为：
A BC ABC BC AB C ABC AC ABC ABC AB
Y
1 1 1 1 1 1 1 0
“非”门
Y
“与非”门 逻辑表达式 Y=A B C
有“0”出“1”，全“1”出“0”
2. 或非门电路
A B C
>1
1
Y
或非门真值表
A
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
C
0 1 0 1 0 1 0 1
Y
1 0 0 0 0 0 0 0
“或”门 “非”门
第11章 组合逻辑电路
本章要求：
1.掌握基本门电路的逻辑功能、逻辑符号、真值表 和逻辑表达式。 2.熟练用逻辑代数的基本运算法则化简逻辑函数。 3.会分析和设计简单的组合逻辑电路。
前言
1. 模拟信号 随时间连续变化的信号 正弦波信号
三角波信号
t
处理模拟信号的电路称为模拟电路。 在模拟电路中，晶体管通常工作在放大区。 2.脉冲信号 是一种跃变信号，并且持续时间短暂。 矩形波 尖顶波
基本逻辑关系为“与”、“或”、“非”三种。
1.与门电路 逻辑符号 + + A &
-
A A
B B
真值表 A B 0 1 0 1 0 0 1 1 Y 0 0 0 1
220V 220V
B
Y Y
Y
逻辑表达式：Y = A • B
“与”逻辑关系是指当决定某事件的条件全部 具备时，该事件才发生。 设：开关断开、灯不亮用逻辑 “0”表示，开 关闭合、灯亮用 逻辑“1”表示。
Y 0 1 1 0 1 0 0 1
各组合之间 是“或”关系
3. 逻辑电路图
Y A B C A BC AB C ABC
A
& & B &
A
1
B
1
>1
Y
C
1
C &
4.卡诺图 卡诺图:是与变量的最小项对应的按一定规则排列 的方格图，每一小方格填入一个最小项。 （1）最小项： 对于n输入变量有2n种组合, 其相 应的乘积项也有2n个，则每一个乘积项就称为一个 最小项。其特点是每个输入变量均在其中以原变量 和反变量形式出现一次，且仅一次。 如：三个变量，有8种组合，最小项就是8个，卡诺 图也相应有8个小方格。 在卡诺图的行和列分别标出变量及其状态。