基于Libero的数字逻辑设计仿真及验证实验实验报告5到12详解

一、实验目的1. 理解数字逻辑的基本概念和基本原理。

2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。

3. 熟悉常用数字逻辑门电路的功能和应用。

4. 提高数字电路实验技能，培养动手能力和团队协作精神。

二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。

数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。

1. 与门：当所有输入端都为高电平时，输出端才为高电平。

2. 或门：当至少有一个输入端为高电平时，输出端为高电平。

3. 非门：将输入端的高电平变为低电平，低电平变为高电平。

4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。

三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。

（2）识别与测试与门、或门、非门、异或门。

（3）观察并记录实验现象，分析实验结果。

2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。

（2）根据真值表列出输入输出关系，画出逻辑电路图。

（3）利用逻辑门电路搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。

（2）根据电路功能，列出状态表和状态方程。

（3）利用触发器搭建电路，进行实验验证。

（4）观察并记录实验现象，分析实验结果。

四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。

（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。

（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。

2. 实验二：（1）根据实验要求，设计组合逻辑电路。

（2）列出真值表，画出逻辑电路图。

（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。

学院专业班学号姓名教师评定实验题目基于Libero的数字逻辑设计仿真及验证实验第5次实验熟悉EDA工具的使用；仿真基本门电路。

第6次实验仿真组合逻辑电路74HC148、74HC138、74HC153、74HC85、74HC283并烧录验证。

第7次实验仿真组合逻辑电路扩展型74HC4511，仿真时序逻辑电路74HC74、74HC112、74HC194并烧录验证。

第8次实验仿真时序逻辑电路74HC161，用SmartDesign方式仿真基本门电路并烧录验证。

第9次实验用SmartDesign方式仿真组合电路并烧录验证。

第10次实验用SmartDesign方式仿真时序电路的程序并烧录及验证。

第11次实验数字逻辑综合设计仿真及验证（上）。

第12次实验数字逻辑综合设计仿真及验证（下）。

实验报告1、基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。

2、熟悉利用EDA工具进行设计及仿真的流程。

3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。

二、实验环境及仪器1、Libero仿真软件。

2、DIGILOGIC-2011数字逻辑及系统实验箱。

三、实验内容1、掌握Libero软件的使用方法。

2、进行针对74系列基本门电路的设计，并完成相应的仿真实验。

3、参考教材中相应章节的设计代码、测试平台代码（可自行编程），完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。

4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86的综合结果，以及相应的仿真结果。

5、将各芯片的综合后仿真结果拍照发送至老师的微信。

四、实验结果和数据处理1、所有模块及测试平台代码清单//74HC00代码-与非// 74HC00.vmodule HC00(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=~(A&B);endmodule//74HC00测试平台代码// testbench.v`timescale 1ns/1ns module testbench();reg [4:1]a,b;wire [4:1]y;HC00 u1(a,b,y);initialbegina=4'b0000;b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111;b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC02代码-或非门// 74HC02.vmodule HC02(A,B,Y); input [4:1]A,B;output [4:1]Y;assign Y=~(A|B);//或非endmodule//74HC02测试平台代码`timescale 1ns/1ns module test02();reg [4:1]a,b;wire [4:1]y;HC02 u2(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10a=4'b1111; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC04代码-非门module HC04(A,Y); input [6:1]A;output [6:1]Y;assign Y=~A;//非endmodule//74HC04测试平台代码`timescale 1ns/1ns module test04();reg [6:1]a;wire [6:1]y;HC04 u4(a,y);initialbegina=6'b000001;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;#10 a=a<<1;endendmodule//74HC08代码-与门module HC08(A,B,Y); input [4:1]A,B;output [4:1]Y;assign Y=A&B;//与endmodule//74HC08测试平台代码`timescale 1ns/1ns module test08();reg [4:1]a,b;wire [4:1]y;HC08 u8(a,b,y);initialbegina=4'b0000; b=4'b0001; #10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10a=4'b1111; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC32代码-或门module HC32(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=A|B;//或endmodule//74HC32测试平台代码`timescale 1ns/1nsmodule test32();reg [4:1]a,b;wire [4:1]y;HC32 u32(a,b,y);initialbegina=4'b0000; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10a=4'b1111; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC86代码-异或门module HC86(A,B,Y);input [4:1]A,B;output [4:1]Y;assign Y=A&(~B)|(~A&B);//异或endmodule//74HC86测试平台代码`timescale 1ns/1nsmodule test86();reg [4:1]a,b;wire [4:1]y;HC86 u86(a,b,y);initialbegina=4'b0000; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;#10a=4'b1111; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule2、第一次仿真结果（截图．．，调．．，注明对应的门电路．．．．．．．．．）。

数字电路仿真 实验报告一、实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。

二、实验内容设计一个4人表决电路。

即如果3人＆或3人以上同意，则通过；反正，则被否决。

用与非门实现。

三、实验原理组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。

用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。

*用途：表决 *逻辑框图： 输入端 输出端*逻辑功能表InputOutputA1A2A3 A4 ＆ YA1 A2 A3 A4Sum 1000 (任意顺序，只在乎最后结果） >30 1100(任意顺序，只在乎最后结果） 1110(任意顺序，只在乎最后结果） >=311111(任意顺序，只在乎最后结果）电平的个数之和，其和小于3则输出0，表决不成功，其和大于或者等于3则输出1，表决成功。

*逻辑框图：*逻辑功能表inputs and sum output A1 sum A2 sum A3 sumA4 sum 1112 1314 1输入端0 3 10 2 1 3 1 0 2 00 1 1 21 3 10 2 00 11 2 00 1 00 0 1 11 21 3 10 2 00 11 2 00 1 00 01 11 2 00 1 00 01 1 00 0 0输入的数据依次相加，若最后和的结果大于等于3则输出1，否则输出0四、实验步棸1、编写源代码。

(1)打开QuartusⅡ软件平台，点击File中得New Project新建工程，将工程名称建得跟文件夹名称一样为ren。

在File 中New建立一个VHDL文件。

VHDL语言设计如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ren ISPORT (A1,A2,A3,A4:IN STD_LOGIC;Y:OUT STD_LOGIC);END;ARCHITECTURE bhv OF ren ISBEGINPROCESS(A1,A2,A3,A4)VARIABLE SUM:INTEGER RANGE 0 TO 4;BEGINSUM:=0;IF A1='1'THEN SUM:=SUM+1;END IF;IF A2='1'THEN SUM:=SUM+1;END IF;IF A3='1'THEN SUM:=SUM+1;END IF;IF A4='1'THEN SUM:=SUM+1;END IF;IF SUM>=3 THEN Y<='1';ELSE Y<='0';END IF;END PROCESS;END;(2)点击File/Save as以“.vhd”为扩展名存盘文件，命名为“ren.vhd”,保存时勾选“Add file to current file”选项。

数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。

本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。

二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。

实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。

三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。

2. 根据加法器的要求，确定所需的逻辑门类型和数量。

3. 使用逻辑门芯片进行电路设计和布线。

4. 连接电路连接线，确保电路的正常工作。

5. 使用示波器验证电路的正确性。

6. 总结实验过程中的问题和解决方法。

四、实验结果经过设计和调试，成功实现了一个4位全加器电路。

通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。

实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。

五、实验心得数字逻辑实验是一门非常实用的实践课程。

通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。

实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。

同时，实验还培养了我解决问题的能力和动手操作的实践技能。

在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。

但通过仔细检查和重新设计，最终找到了解决问题的方法。

这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。

通过本次实验，我还意识到数字逻辑的应用范围非常广泛。

数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。

数字逻辑的深入学习对我们今后的专业发展非常重要。

总之，数字逻辑实验是一门非常有意义和实践性的课程。

通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。

我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。

六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。

一、实验背景数字逻辑是电子技术与计算机科学的基础课程，它研究数字电路的设计与实现。

为了加深对数字逻辑电路的理解，我们进行了本次实验，通过实际操作和仿真，验证数字逻辑电路的理论知识，并掌握数字逻辑电路的设计与实现方法。

二、实验目的1. 理解数字逻辑电路的基本原理和组成。

2. 掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法。

3. 通过实验验证数字逻辑电路的功能，提高动手能力和分析问题能力。

三、实验内容1. 逻辑门电路实验（1）实验目的：学习分析基本的逻辑门电路的工作原理，掌握与门、或门、非门等基本逻辑门电路的逻辑功能。

（2）实验步骤：①按照实验指导书的要求，连接实验电路；②根据输入信号，观察输出信号，验证逻辑门电路的逻辑功能；③记录实验结果，分析实验现象。

（3）实验结果与分析：实验结果显示，与门、或门、非门等基本逻辑门电路的逻辑功能符合预期。

通过实验，我们加深了对逻辑门电路工作原理的理解。

2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，验证组合逻辑电路的功能。

（2）实验步骤：①根据实验要求，设计组合逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证组合逻辑电路的功能；④记录实验结果，分析实验现象。

（3）实验结果与分析：实验结果显示，设计的组合逻辑电路功能符合预期。

通过实验，我们掌握了组合逻辑电路的设计方法，提高了逻辑思维能力。

3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，验证时序逻辑电路的功能。

（2）实验步骤：①根据实验要求，设计时序逻辑电路；②按照实验指导书的要求，连接实验电路；③根据输入信号，观察输出信号，验证时序逻辑电路的功能；④记录实验结果，分析实验现象。

（3）实验结果与分析：实验结果显示，设计的时序逻辑电路功能符合预期。

通过实验，我们掌握了时序逻辑电路的设计方法，提高了逻辑思维能力。

四、实验总结通过本次实验，我们完成了以下任务：1. 理解了数字逻辑电路的基本原理和组成；2. 掌握了逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法；3. 通过实验验证了数字逻辑电路的功能，提高了动手能力和分析问题能力。

数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。

本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。

实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。

通过对二进制数的逐位相加，我们可以得到正确的结果。

首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。

最后，将得到的结果输出。

实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。

数字比较器可以比较两个数字的大小，并输出比较结果。

通过使用数字比较器，我们可以实现各种判断和选择的功能。

比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。

实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。

通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。

比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。

实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。

时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。

比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。

实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。

状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。

状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。

实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。

通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。

数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。

在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。

本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。

实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。

在本实验中，我们设计了一个4位全加器电路。

通过逻辑门的组合，实现了对两个4位二进制数的加法运算。

实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。

实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。

在本实验中，我们设计了一个4位2选1多路选择器电路。

通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。

实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。

实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。

在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。

通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。

实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。

实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。

在本实验中，我们设计了一个4位二进制计数器电路。

通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。

实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。

结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。

通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。

一、实习目的本次数字逻辑实习的主要目的是通过实际操作和理论学习，加深对数字逻辑电路基本原理的理解，掌握数字逻辑电路的设计、分析和仿真方法，提高解决实际问题的能力。

二、实习内容1. 数字逻辑电路基本原理的学习在实习过程中，我们首先学习了数字逻辑电路的基本原理，包括逻辑门、触发器、计数器、寄存器等基本逻辑元件及其组合逻辑和时序逻辑电路的设计方法。

2. 逻辑门电路的设计与仿真通过Logisim软件，我们设计并仿真了各种逻辑门电路，如与门、或门、非门、异或门等。

通过实验，我们验证了所设计的逻辑门电路的正确性。

3. 触发器电路的设计与仿真我们学习了D触发器、JK触发器、T触发器等基本触发器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的触发器电路的功能。

4. 计数器电路的设计与仿真我们学习了同步计数器、异步计数器等计数器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的计数器电路的正确性。

5. 寄存器电路的设计与仿真我们学习了移位寄存器、同步寄存器等寄存器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的寄存器电路的功能。

三、实习过程1. 实验准备在实习开始前，我们查阅了相关资料，了解了数字逻辑电路的基本原理和设计方法。

同时，我们预习了实验指导书，明确了实验目的、内容和步骤。

2. 实验操作在实验过程中，我们按照实验指导书的要求，利用Logisim软件设计并仿真了各种数字逻辑电路。

在实验过程中，我们遇到了一些问题，通过查阅资料、请教老师等方式解决了这些问题。

3. 结果分析通过对所设计的数字逻辑电路进行仿真，我们验证了电路的正确性。

同时，我们分析了电路的性能，如速度、功耗等。

四、实习收获1. 提高了数字逻辑电路设计能力通过本次实习，我们掌握了数字逻辑电路的设计方法，提高了数字逻辑电路的设计能力。

2. 增强了实践操作能力在实习过程中，我们学会了使用Logisim软件进行数字逻辑电路的仿真，提高了实践操作能力。

数字逻辑电路专题实验报告——多功能数字钟设计目录一．实验目的 (3)二．设计项目实现的目标 (3)三．系统设计方案 (3)1. 系统功能模块示意图： (3)2. 功能模块说明： (3)总控电路 (3)四．测试结果及分析 (8)五．项目总结 (10)六．结束语 (10)七．参考书 (11)一．实验目的1．学会综合运用组合逻辑、时序逻辑设计数字系统电路的方法2．学会使用EDA软件（Quartus）设计调试电路的方法3．掌握FPGA（可编程逻辑器件）技术的层次化电路设计二．设计项目实现的目标设计一个数字式电子时钟。

能够显示时、分、秒，其中小时采用24时计时法，能够整点报时，报时时，按照12时计时法报时，闹钟响的次数与时间相同，电子钟与秒表的显示均由LED七段数码管显示。

系统可以手动调节时间。

三．系统设计方案1. 系统功能模块示意图：可将系统电路划分为三个模块：控制电路模块、计时模块及报时模块。

而计时模块又分为计秒模块、计分模块及计小时模块。

2. 功能模块说明：总控电路模块功能：（1）60进制BCD码计数器counter60电路原理图如下所示：clk为时钟信号输入，en和enout分别为计数使能输入和进位使能输出，用于各计时模块间的级联q0~7为计数值的BCD码输出。

说明：设计该计数器应输出两路BCD码，一路表示十位，模为6；另一路表示个位，模为10。

使用的元器件为74161四位二进制计数器及若干逻辑门，两个74161采用同步方式级联。

（2）24进制BCD码计数器counter24电路原理图如下所示：（3）校时模块adjuster电路原理图如下所示：d2_4e2线-4译码器电路：adjuster校时电路：S_CE、M_CE、H_CE分别连接秒分时计数的使能端，CLK输出连接其各计数器时钟信号输入端；EN为时钟的使能输入端，CLK1Hz为控制整个时钟的时钟信号输入，S_ENOUT、M_ENOUT连接各计数器的进位使能，SET为加一修改输入，MODE为模式切换模式输入：（1）MODE无输入,COUNTER的QA和QB为00，译码后SEL为1，74157选择器选择B1、B2、B3、B4，输出CLK、S_CE、M_CE、H_CE分别为CLK1Hz时钟信号、EN、S_ENOUT、M_ENOUT，使电路进入正常计时过程；（2）MODE输入一个脉冲，计数器加1，译码后输出SEL，S_EN，M_EN，H_EN分别为0，1，0，0，74157选择器选择A1、A2、A3、A4，输出CLK、S_CE、M_CE、H_CE 分别为SET、S_CE、M_CE、H_CE，此时输入SET脉冲即完成对秒的加1修改；（3）分钟修改与小时修改，只需分别给MODE两个脉冲和三个脉冲即可切换到所需模式下，道理与（2）中所述相同，故不再赘述。

_计算机__学院网络工程专业 2 班________组、学号3110006512 姓名杨远军协作者______________ 教师评定_________________ 实验题目___________基于Libero的数字逻辑设计仿真实验_____________1.基本门电路2.组合逻辑电路3.时序逻辑电路4.补充实验（选做）实验报告基本门电路一、实验目的1、了解基于Verilog的基本门电路的设计及其验证。

2、熟悉利用EDA工具进行设计及仿真的流程。

二、实验环境Libero仿真软件（参考附录C）。

三、实验内容1、参考附录C掌握Libero软件的使用方法。

2、参考附录C中“一个完整的例子”，进行针对74系列基本门电路的设计，并完成相应的仿真实验。

3、参考附录D的设计代码、测试平台代码（可自行编程）及附录C的步骤，完成74HC00、74HC02、74HC04、74HC08、74HC32、74HC86相应的设计、综合及仿真。

4、提交针对74HC00、74HC02、74HC04、74HC08、74HC32、74HC86（任选一个）的综合结果，以及相应的功能仿真结果。

四、实验结果和数据处理1、模块及测试平台代码清单module HC00(A,B,Y); input [4:1]A,B; output[4:1]Y;assign Y=~(A&B); endmodule`timescale 1ns/1ns module testbench;reg a,b;wire y; HC00 test(a,b,y);initialbegina=0;b=0;#5 a=1;#5 b=1;#5 a=0;#5 b=0;end endmodule2、第一次仿真结果。

（将相关窗口调至合适大小，使波形能完整显示，对窗口截图。

1后面实验中的仿真使用相同方法处理）3、综合结果。

（将相关窗口调至合适大小，使RTL图能完整显示，对窗口截图，后面实验中的综合使用相同方法处理）4、第二次仿真结果（综合后）。