触发器练习

第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。

S和R的电压波形如图5.1(b)所示。

题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。

试画出、Q Q的波形图。

设触发器的初态Q=0。

题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。

当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。

题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。

初态Q Q=0。

题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。

题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。

S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。

题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。

1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。

S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。

题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。

试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。

题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。

题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。

《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。

2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。

3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。

４、同步RS触发器状态的改变与________________信号同步。

５、主从触发器是一种能防止_______________现象的实用触发器。

６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。

二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。

A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。

A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。

A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。

A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。

A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。

A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。

A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。

触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。

（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。

（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。

（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。

（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。

SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。

（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。

（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。

（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。

（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。

第五章触发器典型例题分析例1：选择题1.为了使时钟控制的RS触发器的次态为1，RS的取值应为（）。

A. RS=00B. RS=01C. RS=10D. RS=112.为了使触发器克服空翻与振荡，应采用（）。

A.CP高电平触发B.CP低电平触发C.CP低电位触发D.CP边沿触发3.逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后触发器( )。

A.具有计数功能B.保持原状态C.置“0”D. 置“1”答案 1.B 2. D 3.A例2：设主从J-K触发器的原状态为1，按照下图所给出的J、K、CP输入波形，画出触发器Q端的工作波形。

解：此题信号K的某些跳变与CP脉冲的跳变发生在同一时刻，这是初学者容易感到疑惑的地方，所以要注意到，画Q次态波形时应看CP脉冲下降沿前一刻的J、K值。

画波形时，从第1个CP脉冲开始分析，看它的下降沿前的J、K为何值，再依据J-K触发器真值表所述的功能，确定Q的次态，也就是CP脉冲下降沿触发以后Q的新状态。

例如图（a）中第1个CP 脉冲下降沿前一刻，J、K同为1，经CP脉冲触发后Q必然翻转，所以在第1个CP脉冲下降沿后Q由1变为0。

这样分析下去，直到最后一个CP脉冲为止。

故该题正确的Q端工作波形如图(b)所示。

例2 J-K触发器工作波形例3：设主从J-K 触发器的原状态为0，输入波形如下图所示，试画出Q 端的工作波形。

解：该例题增加了难度。

要求读者不但熟悉J-K 触发器的真值表，还应熟悉D R 、D R 的异步置0、置1的作用。

画波形时，应首先考虑D R 、D S 的值。

它们对触发器是属于一种电平触发，即不像CP 脉冲那样有上升沿与下降沿的区分。

只要D R （或D S ）为0，无论是由0→1，还是由1→0，附近的CP 脉冲都不能起作用，视为无效，同样J 、K 也视为无效。

一旦D R =0（D =1），触发器Q 就为0；而只要D =0（D R =1），触发器Q 就为1。

只有当D R =D S =1时，才分析CP 、J 、K 对触发器Q 的作用。

一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。

（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。

（）7、触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11、译码器、比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。

14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。

《触发器练习》(cardID CHAR(10)primary key,--卡号customerName CHAR(8)NOT NULL,--顾客姓名currentMoney MONEY NOT NULL-- 当前余额)CREATE TABLE transInfo --交易信息表(cardID CHAR(10) NOT NULL, --卡号transType CHAR(4) NOT NULL, --交易类型（存入/支取）transMoney MONEY NOT NULL, --交易金额transDate DATETIME NOT NULL --交易日期默认为当天日期CONSTRAINT DF_transDate DEFAULT(getDate( )))GO/*--插入测试数据：张三开户，开户金额为1000 ；李四开户，开户金额1 ---*/INSERT INTO bank(customerName,cardID,currentMoney) V ALUES('张三','1001 0001',1000) INSERT INTO bank(customerName,cardID,currentMoney) V ALUES('李四','1001 0002',1)完成下列操作：1．建INSERT触发器：在交易信息表transInfo上创建插入触发器。

根据交易类型是支取/存入，减少或增加帐户表(bank)中对应卡号的余额，如果支取的金额小于1，则显示交易失败，撤销刚才的操作，否则修改信息表的信息。

程序代码：CREA TE TRIGGER transInfo_INSERTON transInfo AFTER INSERTASBEGINDECLARE @transMoney MONEY--交易金额DECLARE @CARD CHAR(10)--交易的卡号DECLARE @currentMoney MONEY--现金DECLARE @transType CHAR(4)--交易类型SET @transType=(SELECT transType FROM INSERTED)SET @transMoney=(SELECT transMoney FROM INSERTED)SET @CARD=(SELECT cardID FROM INSERTED)IF(@transType='存入')BEGINUPDA TE bank SET currentMoney=currentMoney+@transMoneyWHERE cardID=@CARDSET @currentMoney=(SELECT currentMoney FROM BANKWHERE cardID=@CARD)PRINT'交易成功!交易金额:'+CONVERT(CHAR,@transMoney)PRINT'卡号：'+@CARD+'余额：'+CONVERT(CHAR,@currentMoney)ENDELSE IF( @transType='支取')IF( @transMoney<1)BEGINPRINT'交易失败'ROLLBACK TRANSACTIONENDELSEBEGINUPDA TE bank SET currentMoney=currentMoney-@transMoneyWHERE cardID=@CARDSET @currentMoney=(SELECT currentMoney FROM BANKWHERE cardID=@CARD)SET @transMoney=-@transMoneyPRINT'交易成功!交易金额:'+CONVERT(CHAR,@transMoney)PRINT'卡号：'+@CARD+'余额：'+CONVERT(CHAR,@currentMoney)ENDEND测试数据：DELETE FROM transInfoSET NOCOUNT ONINSERT INTO transInfo(cardID,transType,transMoney)VALUES('1001 0001','支取',200)INSERT INTO transInfo(cardID,transType,transMoney)VALUES('1001 0002','存入',50000)运行结果：2．创建DELETE 触发器：在交易信息表transInfo上创建删除触发器，如果删除交易信息表的记录，将删除的记录备份到backupT able表中。

触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。

设触发器的初始状态为Q=0。

图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。

设触发器的初始状态为Q=0。

图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。

设触发器的初始状态为Q=0。

图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。

设触发器的初始状态为Q=0。

图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。

1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。

解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。

解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。

设触发器的初始状态为Q=0。

解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。

§3.4触发器练习一选课班：______行政班：______姓名：________学号：_____ 一、知识导学逻辑电路图或非门触发器与非门触发器低电位触发，0 0二、巩固练习1.如图所示为一基本单元电路，该基本单元电路称为___________，它由2个________连接而成。

有2个输入端S和R，S称为________端，R称为________端，输出端正常情况下总是________。

2.在集成芯片上连线，实现基本触发器。

（要求：只用下面的两个逻辑门，即前6只引脚）（）3.如图所示，属于基本触发器置1状态的为（）4.对于触发器和组合逻辑电路，下列说法正确的是A.两者都有记忆能力B.两者都无记忆能力C.只有组合逻辑电路有记忆能力D.只有触发器有记忆能力（）5.与非门构成的基本RS触发器，此时输入=0、=1，当输入变为1时，触发器的输出将会A.置位B.复位C.不变D.不确定（）6.下列关于如图所示电路的分析中，正确的是A.S断开时V不发光，S闭合时V发光B.S断开时V发光，S闭合时V不发光C.不管S闭合还是断开，V都发光D.因为电路的初始状态未知，所以不能确定V是否发光7.如图所示是游泳比赛中用来自动裁决优先到达者的电路，图中输入变量A1和A2来自设在终点线上的光电检测管，复位按钮S按下闭合，松开断开。

平时A1和A2输入为0,复位按钮S断开。

比赛开始前，按下复位按钮S，当游泳者到达终点线时，通过光电管的作用，使相应A1、A2的输入由0变为1，同时对应的发光二极管发光，以指示出谁首先到达终点。

请根据描述和电路图完成下列任务：（1）按下复位按钮S时，两个触发器的状态是______（在A.置“1”态；B.置“0”态；C.保持状态中选择合适的选项，将序号填入“”处）；（2）比赛开始前，发光二极管LED1和LED2的亮灭情况是______（在A.LED1和LED2全灭；B.LED1和LED2全亮；C.LED1亮，LED2灭；D.LED1灭，LED2亮中选择合适的选项，将序号填入“______”处）；（3）根据题意，分析图中输入端A1、A2和a、b、c、d、e各点在比赛开始和A1到达终点时的逻辑关系，并填写下列真值表：（4）根据上述真值表的分析，在图中虚线框中画出逻辑门电路；。

第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。

2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。

3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。

4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。

5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。

6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。

7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。

8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。

9、描述触发器功能的方法有：__________、____________、__________、______________和________________。

10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。

11、防止空翻的触发器结构有_________________________。

12、触发器的基本性质有_____________________________________________。

13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。

14、比结构上看主从结构的触发器是由主触发器和___________组成。

触发器原理练习题触发器是数字电路中常用的一种元件，用于存储和控制信号的状态。

它的原理基于稳态电路和时序逻辑的特性。

了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。

下面，我们来通过一些练习题来巩固对触发器原理的理解。

1. SR 触发器是最简单的一种触发器，用 S 和 R 两个输入控制其状态。

当 S 和 R 输入同时为 0 时，保持状态不变；当 S 和 R 输入都为 1 时，触发器进入非稳态，输出无法确定。

请说明 SR 触发器的输出在这种情况下会如何变化。

2. D 触发器是一种带有时钟输入的触发器，它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。

在给定的时钟上升沿或下降沿时，输入信号 D 的值会被保存在触发器中。

请问在每个时钟周期内，D 触发器的输出是什么？3. JK 触发器是随后发展出的一种触发器，它在 SR 触发器的基础上进行了改进。

JK 触发器有 J、K 输入和时钟 CLK 输入，它的输出 Q(t)取决于 J、K 和时钟信号的状态。

当 J 和 K 输入同时为 0 时，触发器保持原来的状态；当 J 和 K 输入同时为 1 时，触发器状态取反。

请问 JK 触发器的输出在这两种情况下会如何变化？4. T 触发器是一种特殊的 JK 触发器，它只有一个输入 T 和时钟CLK 输入。

当 T 输入为 0 时，触发器保持原来的状态；当 T 输入为 1 时，触发器状态取反。

请问 T 触发器的输出在这两种情况下会如何变化？通过以上的练习题，我们可以进一步加深对触发器原理的理解。

触发器在数字电路中起着非常重要的作用，可用于存储数据、控制时序逻辑以及实现计数器等功能。

因此，对于设计者来说，熟练掌握触发器的原理和性质，对于设计和优化数字电路至关重要。

除了触发器的基本原理外，还可以进一步学习其它类型的触发器，如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。

同时，也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。

一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。

（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。

（）7、触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11、译码器、比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。

14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。

第五章触发器一、填空题1、触发器具有个稳定状态，它可存储位二进制信息。

若要存储8位二进制信息时，需要个触发器。

2、触发器有两个互补输出端Q 和Q ，当0,1Q Q ==时，触发器处于状态；当1,0Q Q ==时，触发器处于状态；可见，触发器的状态是指端的状态。

3、同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为。

4、D 触发器的次态由时钟脉冲CP 上升沿到达时刻D 的状态决定，所以它是。

5、边沿JK 触发器的次态由时钟脉冲CP 下降沿到达时刻输入信号决定。

6、在基本RS 触发器暗中，输入端D R 或D R 能使触发器处于状态，输入端D S 或D S 能使触发器处于状态。

7、同步RS 触发器状态的改变是与信号同步的。

8、同步D 触发器的特性方程为。

9、在CP 脉冲和输入信号作用下，JK 触发器能够具有、、和的逻辑功能。

10、在CP 脉冲有效期间，D 触发器的次态方程1n Q+=,JK 触发器的次态方程1n Q +=。

11、对于JK 触发器，当CP 脉冲有效期间，若0J K ==时，触发器状态；若J K =时，触发器或；若1J K ==时，触发器状态。

12、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。

13、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。

14、将D 触发器的D 端与Q 端直接相连时，D 触发器可转换成触发器。

15、触发器具有稳定状态，其输出状态由触发器的和状态决定。

16、基本RS 触发器有、、三种可使用的功能，对于由与非门组成的基本RS 触发器，在1,0==D D R S 时，触发器；在1,1==D D R S 时，触发器；在0,1==D D R S 时，触发器；不允许时0,0==D D R S 存在，排除这种情况出现的约束条件是。

17、触发器的特性方程是用以表示与、之间关系的方程式。

18、边沿JK 触发器具有、、、功能，其特性方程为。

触发器及时序逻辑电路课堂练习一、填空题1．触发器具有 个稳定状态，在输入信号消失后，它能保持 不变。

2.”与非”门构成的基本RS 触发器，输入端是 和 ；输出端是 和 ，将 称为触发器的“0”状态， 称为触发器的“1”状态。

3.”与非”门构成的基本RS 触发器D R =1，, D S =0 时．其输出状态为 。

4．触发器电路中，D S 端、D R 端可以根据需要预先将触发器 ，而不受 的同步控制。

5．同步RS 触发器状态的 与 同步。

6.在时钟脉冲的控制下，JK 触发器根据输入信号J 、K 的不同情况，具有 、 、 和 功能。

7.在时钟脉冲下，JK 触发器输入端J=0，K=1时，触发器状态为 ；J=1、K=1时，触发器状态随CP 脉冲的到来而 。

8.在时钟脉冲的控制下，D 触发器具有 的功能。

9.在CP 脉冲到来后，D 触发器的状态与其 的状态相同。

10.在时钟脉冲控制下T 触发器具有 、 功能。

11.T 触发器受T 端输入信号控制，T= 时，不计数；T= 时计数，因此，它是一种可控的计数器。

12.寄存器是一种用来暂时存放 数码的数字逻辑部件，主要由 构成。

13.寄存器中，一个触发器可以存放 位二进制代码，要存放N 位二进制代码，就要有 个触发器。

14.寄存器分为 和 。

15.移位寄存器分为___________和_________。

二、单项选择题1.JK 触发器不具备（ ）功能。

A 置0B 置1C 计数D 模拟2. JK触发器的特征方程为（）A Q1+n=J Q n+K Q nB .Q1+n=J Q n+K Q nC Q1+n=J Q n+K Q nD .Q1+n= J Q n+K Q n3.当（）时，触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。

A J=0，K=0B J=0，K=1C J=1，K=0D J=1，K=14.（）触发器是JK触发器在J≠K条件下的特殊情况的电路。

A.DB. TC.RS5.（）触发器是JK触发器在J=K条件下的特殊情况的电路。