数电 触发器练习题

1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。

解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。

题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。

解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。

题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。

题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。

时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。

Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。

如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。

题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。

题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。

题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。

数电触发器习题触发器是数字电路中常用的重要元件，用于存储和处理信息。

在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。

以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。

问题一：D触发器的真值表和特性方程D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.给出D触发器的真值表。

D Clk Q Q’0 0 Q(n) Q’(n)0 1 0 11 0 Q(n) Q’(n)1 1 1 02.根据真值表，写出D触发器的特性方程。

Q(n+1) = D + Q(n) * Clk’Q’(n+1) = D’ + Q’ * Clk’问题二：JK触发器的真值表和特性方程JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.给出JK触发器的真值表。

J K Clk Q Q’0 0 0 Q(n) Q’(n)0 0 1 Q(n) Q’(n)0 1 0 0 10 1 1 0 11 0 0 1 01 0 1 1 01 1 0 \* \*1 1 1 \* \*注：*代表不确定状态。

2.根据真值表，写出JK触发器的特性方程。

Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’Q’(n+1) = (J’ * Q(n))’ * (K * Q’(n)’)’问题三：T触发器的状态转换图和特性方程T触发器是一种特殊的JK触发器，其输入信号为T（切换输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.绘制T触发器的状态转换图。

T触发器状态转换图注：图中S0、S1、S2、S3分别表示T触发器的四种状态。

2.根据状态转换图，写出T触发器的特性方程。

Q(n+1) = T * Q’(n)’ + T’ * Q(n)Q’(n+1) = T’ * Q’(n)’ + T * Q(n)问题四：D触发器与JK触发器的状态表达式转换已知D触发器和JK触发器的状态表达式分别为：D触发器：Q(n+1) = D + Q(n) * Clk’JK触发器：Q(n+1) = (J * Q’(n)’)’ * (K’ *Q(n))’请完成以下任务：将D触发器的状态表达式转换为JK触发器的状态表达式。

数字电路试题及答案一、选择题1. 数字电路中，下列哪种逻辑门属于非门？A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪种编码方式是唯一的一种无歧义性编码？A. 8421编码B. 2421编码C. 余3码D. 灰码答案：D3. 数字电路中，下列哪种触发器具有置位和复位功能？A. D触发器B.JK触发器C. RS触发器D. T触发器答案：C4. 数字电路中，下列哪种寄存器可以实现串行输入、串行输出？A. 移位寄存器B. 计数器C. 锁存器D. 寄存器答案：A5. 下列哪种数字电路可以实现数据的并行输入、串行输出？A. 并行输入/并行输出寄存器B. 串行输入/串行输出寄存器C. 并行输入/串行输出寄存器D. 串行输入/并行输出寄存器答案：C二、填空题6. 数字电路中的基本逻辑门有______、______、______。

答案：与门、或门、非门7. 数字电路中的组合逻辑电路有______、______、______等。

答案：编码器、译码器、多路选择器8. 数字电路中的时序逻辑电路有______、______、______等。

答案：触发器、计数器、寄存器9. 数字电路中的触发器按功能可分为______、______、______、______。

答案：RS触发器、D触发器、JK触发器、T触发器10. 数字电路中的计数器按计数方式可分为______、______。

答案：同步计数器、异步计数器三、判断题11. 逻辑门电路的输出与输入之间具有一一对应关系。

（）答案：√12. 组合逻辑电路在任何时刻的输出仅取决于当时的输入信号。

（）答案：√13. 时序逻辑电路的输出不仅取决于当前的输入信号，还与电路的前一个状态有关。

（）答案：√14. 触发器具有记忆功能，可以存储一位二进制信息。

（）答案：√15. 计数器可以用来计算输入脉冲的个数，但不能用于分频。

（）答案：×（计数器也可以用于分频）四、简答题16. 简述组合逻辑电路与时序逻辑电路的区别。

数电试题及答案一、选择题（每题5分，共20分）1. 在数字电路中，以下哪个不是基本的逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D2. 一个触发器可以存储的二进制数是：A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 无记忆功能B. 输出只依赖于当前输入C. 有记忆功能D. 输出与输入的逻辑关系固定答案：C4. 一个8位二进制计数器的计数范围是：A. 0-7B. 0-15C. 0-255D. 0-511答案：C二、填空题（每题5分，共20分）1. 在数字电路中，最小的可存储单元是______。

答案：触发器2. 一个D触发器的输出Q与输入D的关系是：当时钟脉冲上升沿到来时，Q变为D的______。

答案：值3. 在数字电路中，一个4位的二进制数可以表示的最大十进制数是______。

答案：154. 一个5进制计数器的计数范围是______。

答案：0-4三、简答题（每题10分，共30分）1. 请解释什么是同步电路和异步电路，并说明它们的主要区别。

答案：同步电路是指电路中的所有触发器都由同一个时钟信号控制，从而确保所有触发器在同一时刻更新其状态。

异步电路则没有统一的时钟信号，触发器的状态更新是独立进行的，可能会因为触发器的响应时间不同而导致时序问题。

2. 什么是摩尔斯电码，它在数字通信中有什么应用？答案：摩尔斯电码是一种早期的数字编码系统，通过不同的点（短脉冲）和划（长脉冲）的组合来表示字母、数字和标点符号。

在数字通信中，摩尔斯电码用于无线电通信，因为它可以有效地在嘈杂的信道中传输信息。

3. 解释什么是寄存器，并说明它在计算机系统中的作用。

答案：寄存器是一种高速的存储设备，用于存储指令、数据或地址。

在计算机系统中，寄存器用于快速访问和处理信息，它们是CPU内部的存储单元，用于执行算术和逻辑操作。

四、计算题（每题10分，共30分）1. 假设有一个4位的二进制计数器，起始计数值为0000，每次计数增加1。

2016学年第一学期德清职业中专《数字电路》第二次月考试卷（适用15计网3+2）班级： 姓名: 得分：一、填空题：（30分）1. 触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。

2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。

3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。

4. 钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。

5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。

6. 各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。

二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是 （ ）A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种（ ）Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是 （ ）A ．基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了（ ）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、画图题：（40分）1. 如图，设Q 初始状态为0，画出Q 的波形(5分)2.如图，设Q 初始状态为0，画出Q 的波形（5分）CPQ Q3.如图，设Q 初始状态为0，画出Q 的波形(10分)4.在虚线区域内画出RS 主从触发器电路，设其输入信号CP 、R 、S 如图，触发器初始状态Q 为0，试画出Q 的波形图。

数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算通常使用哪种逻辑门来实现？A. 非门B. 或门C. 与门D. 异或门答案：C2. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A3. 下列哪种类型的门电路可以实现逻辑“或非”运算？A. 与门B. 或门C. 非门D. 异或门答案：B4. 在数字电路中，一个D触发器的输出Q在时钟脉冲的上升沿时如何变化？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B5. 一个4位二进制计数器可以计数到的最大数值是多少？A. 15B. 16C. 255D. 256答案：B6. 在数字电路中，逻辑“异或”运算通常使用哪种逻辑门来实现？A. 与门B. 或门C. 异或门D. 与非门答案：C7. 一个JK触发器在J=0，K=1时的输出Q的状态是什么？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B8. 一个3线到8线译码器可以产生多少个不同的输出？A. 3B. 8C. 27D. 64答案：B9. 在数字电路中，一个锁存器和一个触发器的主要区别是什么？A. 锁存器可以同步操作，触发器不能B. 触发器可以同步操作，锁存器不能C. 锁存器和触发器没有区别D. 锁存器和触发器都可以异步操作答案：B10. 一个8位寄存器可以存储的最大数值是多少？A. 255B. 256C. 511D. 512答案：A二、填空题（每空1分，共10分）1. 在数字电路中，逻辑“非”运算通常使用______门来实现。

答案：非2. 一个2位二进制计数器可以计数到的最大数值是______。

答案：33. 如果一个触发器的当前状态是1，并且接收到一个时钟脉冲，那么在没有其他输入的情况下，触发器的下一个状态将是______。

答案：14. 一个4线到16线译码器的输出线数量是______。

答案：165. 在数字电路中，一个D触发器的输出Q在时钟脉冲的下降沿时______。

2016学年德清职业中专《数字电路》第二次月考试卷第一学期（适用15计网3+2）: 姓名得分：班级：一、填空题：（30分）1.触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。

2.按结构形式的不同，RS触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。

3. 按逻辑功能划分，触发器可以分为________触发器、___________触发器、__________触发器和________触发器四种类型。

4.钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。

5.钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。

6.各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。

二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是（）门门 C.触发器 D.译码器2.触发器是一种（）Ｃ.双稳态电路Ｄ.ＢＡ．单稳态电路 .无稳态电路三稳态电路3.用与非门构成的基本RS触发器处于置 1 状态时，其输入信号应为（）S、R S?10RS?11RS?00R?S01R A. C.D. Ｂ.4.用与非门构成的基本RS触发器，当输入信号 = 0、= 1SR时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是（）A．基本RS触发器 B. 钟控RS触发器触发器D维持阻塞 D. 触发器JK主从C.具有直接复位端6.和置位端的触发器，当触发器处于受SR dd( )脉冲控制的情况下工作时，这两端所加的信号为CPA.D.RS?S?101101RS?00RS?R C. B. dddddddd RS触发器中，不允许的输入是（输入信号高电平有效的）7.=00 =01C.RS=10 =118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS触发器B. D触发器触发器 D. T触发器9.时钟触发器产生空翻现象的原因是因为采用了（）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、画图题：（40分）1.如图，设Q初始状态为0，画出Q的波形(5分)_Q1DCP QC1Q2.如图，设Q初始状态为0，画出Q的波形（5分）Q1J_C1CPQ1K Q3.如图，设Q初始状态为0，画出Q的波形(10分)A11D B C1CP CPABQ如SR、CP4.在虚线区域内画出RS主从触发器电路，设其输入信号、分）20的波形图。

触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。

（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。

（7）触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9.触发器的反转条件由触发器输入和时钟脉冲决定。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11.译码器和比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。

14.实现相同逻辑功能的逻辑电路可以不同。

15.解码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。

由同一CP控制的每个触发器的计数器称为异步计数器（）27。

每个触发器具有不同信号源的计数器称为同步计数器（）28。

一个触发器可以存储两个二进制数（）29和D。

触发器只有时钟脉冲上升沿的有效变化。

数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 8答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案：B4. 一个4位二进制计数器可以计数的最大值是（）。

A. 15B. 16C. 255D. 256答案：B5. 以下哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案：C6. 在数字电路中，使用最多的触发器是（）。

A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C7. 一个3线-8线译码器可以译码（）种不同的输入信号。

A. 3B. 4C. 8D. 27答案：C8. 以下哪个不是数字电路的优点？（）A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案：C9. 在一个二进制计数器中，如果计数器从0开始计数，那么它的第一个状态是（）。

A. 0000B. 0001D. 0101答案：B10. 以下哪个不是数字电路设计中常用的简化方法？（）A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案：D二、多项选择题（每题3分，共15分）11. 下列哪些是数字电路中常用的逻辑门？（）A. 与门B. 或门D. 异或门E. 与非门答案：ABCDE12. 在数字电路中，以下哪些因素会影响电路的稳定性？（）A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案：ABDE13. 以下哪些是时序逻辑电路的基本组成元素？（）A. 触发器B. 计数器D. 译码器E. 编码器答案：ABC14. 在数字电路中，以下哪些是常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案：ABCD15. 以下哪些是数字电路设计中常用的测试方法？（）A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案：ABCD三、填空题（每题2分，共20分）16. 在数字电路中，一个基本的与门电路有 ______ 个输入端和______ 个输出端。

《脉冲数字电路—触发器》试题姓名_________学号_________一、填空题：（每空1分，共30分）1、触发器具有两个互补的输出端Q和Q，定义Q＝1、Q＝0为触发器的____状态；Q＝0、Q＝1为触发器的______状态。

2、同步RS触发器的的改变是与________________信号同步的。

3、按逻辑功能分，触发器主要有___________、___________、___________和_____________、__________五种类型。

4、触发器的S D端、R D端可以根据需要预先将触发器置______或置______，不受__________________的同步控制。

5、按CP触发方式分，触发器主要有________触发、________触发、_______触发和主从触发四种类型。

6、RS触发器具有_________、_________、________三项逻辑功能。

7、凡是具有_________、_________、________和_______四项逻辑功能的触发器称为JK触发器。

8、主从RS触发器是由两个____________触发器组成，前级称_______触发器，后级称______触发器。

9、在CP作用下，输入信号T=0时，触发器_______________；T=1时，触发器状态发生________________，这种触发器称为T触发器。

10、对于JK触发器，若初态Q n=1，当J=K=1时，Q n+1=_______。

11、对于T型触发器，若初态Q n=1，欲使Q n+1=0，则T=____。

12、D型触发器的初态Q n=0，欲使Q n+1=1，则D=________。

13、电路如图，若初态Qn=1，则次态Q n+1=_______。

二、单选题：（每小题2 分，共20 分）1、基本RS触发器电路中，当触发脉冲消失后，其输出状态( )A、恢复原状态B、保持现状态C、0状态D、1状态2、基本RS触发器处于1状态时，其对应的输出端Q和Q分别为( )A 、Q=0 Q=1B 、Q=1 Q=0C 、Q=1 Q=1D 、Q=0 Q=03、同步RS 触发器禁止( )A 、R 端、S 端同时为1B 、R 端、S 端同时为1C 、R 端、S 端同时为0D 、R 端、S 端同时为04、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器5、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的状态应为( ) A 、不定 B 、置0 C 、置1 D 、翻转6、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器7、T ′ 触发器的逻辑功能是( )A 、置0、置1B 、保持、翻转C 、翻转D 、置1、翻转8、JK 型触发器欲实现Q n+1=Q n 逻辑功能，J 、K 取值的正确组合是： A 、J=0 K=0 B 、J=0 K=1 C 、J=1 K=0 D 、J=1 K=19、下列触发器中不能克服空翻现象的是( )A 、主从RS 触发器B 、主从JK 触发器C 、边沿触发器D 、同步RS 触发器 10、RS 触发器波形如图，则该触发器为( )A BC三、分析、作图题：（共50分） 1、同步RS 触发器的初始状态Q=0。

一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。

A.状态不确定B.全1C.全0D.0态正确答案：C解析：A、只是在高电平同时撤销后的状态无法确定，因为门电路的延迟等因素。

B、基本RS锁存器由两个输入输出交叉耦合的或非门构成，输入高有效。

或非门的特性是有1出02、双稳态电路有（）个稳态，可用于存储一位二进制数码。

A.0B.1C.2D.3正确答案：C3、使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。

A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案：C4、初态为1态的R̅S基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的R̅、S可以是（）。

A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案：B解析：B、复位低有效5、基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。

A.与非B.与C.或D.或非正确答案：B6、D触发器具有数据锁存功能，如果将输入D与Q̅端相连，也可以实现（）触发器的功能。

A.RSB.TC.T'D.JK正确答案：C二、多选题1、使用基本R̅S锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。

A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案：A、C、D2、初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。

A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案：A、C3、同步D锁存器（）。

A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案：B、C、D4、4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。

第5章触发器5.1 RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。

（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。

（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。

（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。

（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。

（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。

（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。

7．与非门构成的基本RS触发器的约束条件是（）。

（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=18．钟控RS触发器的约束条件是（）。

（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。

（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。

（a）Q （b）Q答案：1．c 2．c 3．d 4．c 5．A 6．b 7．b 8．c 9．b10．a5.2 D 触发器自测练习1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。

2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。

3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。

4．对于边沿触发的D 触发器，下面（ ）是正确的。

（a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。

题目部分，(卷面共有100题,122.0分,各大题标有题量和总分)一、单项选择题(80小题,共102.0分)1．(1分)请选择正确的T 触发器特性方程式。

A 、1n n n n n Q T Q T Q +=+B 、1n n n n n n n nn n n n n n n n T Q T Q T Q T Q Q T Q T Q T T Q +++=++C 、1n n n n n Q T Q T Q +=+D 、1n n n n Q T T Q +=+2．(1分)请选择正确的RS 触发器特性方程式。

A 、1n n n n Q S R Q +=+B 、1n n n n Q S R Q +=+C 、1n n n n Q S R Q +=+ (约束条件为0n n R S =)D 、1n n n n Q S R Q +=+3．(1分)请选择正确的JK 触发器特性方程式。

A 、1n n n n n Q J Q K Q +=+B 、1n n n n n Q J Q K Q +=+C 、1n n n n n Q J Q K Q +=+D 、1n n n n n Q J Q K Q +=+4．(1分)请选择正确的D 、T 、T ´触发器真值表。

TA. TDTTDTT5．(1分)请选择正确的JK触发器真值表。

1 0 1 11 n QB 6．(1分)由2个“或非”门组成的基本RS 触发器如图所示，分析其输出与输入的逻辑关系，请选择正确的真值表。

d Sd R Q 00 保持 01 0 10 1 11 0d Sd R Q 00 保持 01 0 10 1 1 1 0（不定）7．(1分)A 、B 为逻辑门的2个端入端，Y 为输出。

A 、B 和Y 的波形如图所示，则该门电路执行的是（ ）逻辑操作。

A 、与B 、与非C 、或D 、或非8．(1分)由CMOS 门构成的电路如图所示，请写出输出Q （或Q n+1）的表达式。