数电-触发器练习题

1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。

解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。

题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。

解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。

题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。

题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。

时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。

Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。

如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。

题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。

题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。

题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。

数电触发器习题触发器是数字电路中常用的重要元件，用于存储和处理信息。

在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。

以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。

问题一：D触发器的真值表和特性方程D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.给出D触发器的真值表。

D Clk Q Q’0 0 Q(n) Q’(n)0 1 0 11 0 Q(n) Q’(n)1 1 1 02.根据真值表，写出D触发器的特性方程。

Q(n+1) = D + Q(n) * Clk’Q’(n+1) = D’ + Q’ * Clk’问题二：JK触发器的真值表和特性方程JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.给出JK触发器的真值表。

J K Clk Q Q’0 0 0 Q(n) Q’(n)0 0 1 Q(n) Q’(n)0 1 0 0 10 1 1 0 11 0 0 1 01 0 1 1 01 1 0 \* \*1 1 1 \* \*注：*代表不确定状态。

2.根据真值表，写出JK触发器的特性方程。

Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’Q’(n+1) = (J’ * Q(n))’ * (K * Q’(n)’)’问题三：T触发器的状态转换图和特性方程T触发器是一种特殊的JK触发器，其输入信号为T（切换输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。

请完成以下任务：1.绘制T触发器的状态转换图。

T触发器状态转换图注：图中S0、S1、S2、S3分别表示T触发器的四种状态。

2.根据状态转换图，写出T触发器的特性方程。

Q(n+1) = T * Q’(n)’ + T’ * Q(n)Q’(n+1) = T’ * Q’(n)’ + T * Q(n)问题四：D触发器与JK触发器的状态表达式转换已知D触发器和JK触发器的状态表达式分别为：D触发器：Q(n+1) = D + Q(n) * Clk’JK触发器：Q(n+1) = (J * Q’(n)’)’ * (K’ *Q(n))’请完成以下任务：将D触发器的状态表达式转换为JK触发器的状态表达式。

第五章触发器5.1画出如题图5.1所示的基本RS触发器输出端Q、Q的电压波形图。

宁和★的电压波形如图5.1(b) 所示。

解：波形如图:5.2或门组成的基本RS触发器电路如题图5.2(a)所示，己知S和R的波形如题图5.2(b)所示。

试画出Q、3的波形图。

设触发器的初态Q = 0。

题图解：波形如图：5.3题图5.3所示为一个防抖动输出开关电路。

当拨动开关K 时，由于开关接通瞬间发生振颤，R 和S 的波形如图中所示，请画出Q 和Q 端的对应波形。

解：波形如图: 5.4有一时钟RS 触发器如题图5.4所示，试画出它的输出端。

的波形。

初态Q =0-解：波形如图：(b题图(a) (b)题图5.45.5设具有异步端的主从JK 触发器的初始状态Q =0,输入波形如题图5.5所示，试画出输出端Q 的波形。

CLKk题图5.5解：波形如图:CLK5.6设题图5.6的初始状态为0 21 Qo =000,在脉冲CLK 作用下，画出0、0、0的波形（所用 器件都是CD4013）o S D 、R D 分别是CD4013高电平有效的异步置1端，置。

端。

题图5.6解：波形如图:I II I I II I I I(-1__L-. I I --I_L-I I —I__L-1 1 1 1 1 1 0 1 1 1 Illi 1 -J_L- 1 Illi Illi —r i i H — i i i 1(-J__L- 1 1 1 1 1 1 -Hi i /III K I 1 1 1 1 1 1 1 1 o : | | IIII IIII i -i―i - i IIII i i i U_ i i i i i ii -i —i — i i i i i i t; ; 1 1 1 1 1 01 I IIII i [ i i i i —i i—i i ii i.1 1」 1 1 1 IIII IIII IIII1 1 11 1 1 1 1 1 oljiiii i i i i iiiii i ! i i i , 1 1 1——1tnmjwwi.,r -: ~: ~: : ~: ~: ~: ~: ~: ~: ~: ~: ~: ~~: ~: t5.7设题图5.7电路两触发器初态均为0,试画出0、0波形图。

第五章 触发器5.1习题类型1．给定触发器输入信号的波形，求对应的输出波形2. 触发器的应用。

包括触发器存储功能的应用，触发器分频/计数功能的应用。

5.2 习题1.逻辑电路如图题1所示，已知CP 和A 的波形，画出触发器Q 0、Q 1端的波形，设触发器的初始状态为0。

图题12.逻辑电路如图题2所示，已知CP 和A 的波形，画出触发器Q 0、Q 1端的波形，设触发器的初始状态为0。

图题23.设主从JK 触发器的初始状态为0，CP 、J 、K 信号如图题3所示，试画出触发器Q 端的波形。

4．维持—阻塞D 触发器的初始状态为0，CP 、D 信号如图题4所示，试画出触发器Q 端的波形。

CP J K5.一个触发器的特性方程为nn Q Y X Q ⊕⊕=+1，试用下列两种触发器实现这种触发器的功能。

（1）JK 触发器； （2）D 触发器。

1Q Q CPAAQ CP A图题3CPD图题45.3 习题答案1. Q 0、Q 1端的波形见图解1。

CP A Q Q 1A CP Q1Q 0图解1 图解22. Q 0、Q 1端的波形见图解2。

3. Q 端的波形见图解3。

J K CP Q图解3 图解4 4. Q 端的波形见图解4。

5. 解：（1）JK 触发器：将JK 触发器的J 、K 端相并，再由输入端T 加以控制，则可以构成T 触发器，其特性方程为：nn Q T Q ⊕=+1。

若要实现特性方程为n n Q Y X Q⊕⊕=+1的功能，只要使：Y X T ⊕=,对应的逻辑电路见图解5（a ）。

XYQQ（a ） （b ）图解5（2）D 触发器:先将D 触发器转变成T 触发器，其特性方程为：n n Q T Q⊕=+1。

若要实现特性方程n n Q Y X Q ⊕⊕=+1的功能，只要使：Y X T ⊕=,对应的逻辑电路见图解5（b ）。

CP D Q。

触发器复习题及答案班级： 姓名： 学号：4.1 分析图题4.1所示RS 触发器的功能，并根据输入波形画出Q 和Q 的波形。

4.2 边沿触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。

QQR S“1”(a )(b )(c )1234CP“0”4.3 维持阻塞D 触发器接成图题4.3(a)、 (b)、 (c)、 (d)所示形式，设触发器的初始状态为0，试根据图(e)所示的CP 波形画出Q a 、Q b 、Q c 、Q d 的波形。

(e)4.4 下降沿触发的JK 触发器输入波形如图题4.4所示，设触发器初态为0，画出相应输出波形。

DQ aDCPQ bDQ cDQ CP“0”(a )(b )(c )(d )CP JK“1”“0”“0”4.5 边沿触发器电路如图题4.5所示，设初状态均为0， 试根据CP 波形画出Q 1、Q 2的波形。

4.6 边沿触发器电路如图题4.6所示，设初状态均为0，试根据CP 和D 的波形画出Q 1、 Q 2的波形。

2CP“0”2CPD “0”4.7 边沿T 触发器电路如图题4.7所示，设初状态为0，试根据CP 波形画出Q 1、Q 2的波形。

Q Q 1234CP“0”习题答案4.1 输出波形如图题K4.1所示。

图题K 4.14.2 输出波形如图题K4.2所示。

图题K 4.24.3 输出波形如图题K4.3所示。

图题K 4.34.4 输出波形如图题K4.4所示。

CPJKQ图题K 4.44.5 输出波形如图题K4.5所示。

CPQ1Q2图题K 4.5 4.6 输出波形如图题K4.6所示。

图题K4.64.7 输出波形如图题K4.7所示。

图题K4.7。

第3章习题一、单选题1．1个触发器可记录一位二进制代码，它有（C ）个稳态。

A）0 B）1 C）2 D）32．对于JK触发器，若J=K，则可完成（C ）触发器的逻辑功能。

A）D B）RS C）T D）T'3．对于JK触发器，若K=J则可完成（A ）触发器的逻辑功能。

A）D B）RS C）T D）T'4．基本RS锁存器输入端禁止的情况为（A ）。

A）R=1 S=1 B）R=1 S=1C）R=0 S=0 D）RS=05．触发器的异步置位端Set、Clr不能同时取值为（A ）。

A）Set=1，Clr=1 B）Set=0，Clr=0C）Set=1，Clr=0 D）Set=0，Clr=16．JK触发器在J、K端同时输入高电平，处于（D ）功能。

A）置0 B）置1 C）保持D）翻转7．时序逻辑电路的特点是（C ）。

A）仅由门电路组成B）无反馈通路C）有记忆功能D）无记忆功能8．4个触发器构成的8421BCD码计数器共有（A ）个无效状态。

A）6 B）8 C）10 D）49．4位二进制计数器计数容量为（C ）。

A）4 B）8 C）16 D）1010．要构成五进制计数器，至少需要（D ）个触发器。

A）2 B）3 C）4 D）511．N进制计数器的特点是设初态后，每来（C ）个Clk，计数器又重回初态。

A）N-1 B）N+1 C）N D）2N12．将两片4位二进制同步加法计数器芯片级联，最大可构成（C ）进制计数器。

A）16 B）255 C）256 D）10013．由4个触发器组成的二进制加法计数器，当初始状态为1010时，经过（C ）个Clk脉冲，计数器的状态会变为0101。

A）4 B）10 C）11 D）1614．触发器符号中Clk输入端的小圆圈表示（D ）。

A）高电平有效B）低电平有效C）上升沿触发D）下降沿触发二、判断题1. 触发器有互补的输出，通常规定Q=1、Q=0称触发器为0态。

（✗）2. D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。

触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。

（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。

（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。

（7）触发器是时序逻辑电路的基本单元。

（）8、时序逻辑电路由组合逻辑电路和存储电路构成。

（）9.触发器的反转条件由触发器输入和时钟脉冲决定。

（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。

（）11.译码器和比较器属于组合逻辑电路。

12、数字电路可分为组合逻辑电路和时序逻辑电路。

13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。

14.实现相同逻辑功能的逻辑电路可以不同。

15.解码是编码的逆过程。

16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。

由同一CP控制的每个触发器的计数器称为异步计数器（）27。

每个触发器具有不同信号源的计数器称为同步计数器（）28。

一个触发器可以存储两个二进制数（）29和D。

触发器只有时钟脉冲上升沿的有效变化。

第四章例题解析【例1】电路如图4.15所示，试画出Q 1和Q 2的波形。

设两个触发器的初始状态均为“0”。

解答：对JK 触发器：J=Q 2，K=1，有nn n Q Q Q 1211=+ 对D 触发器： nn Q D Q Q D 1121,===+有有上述两方程画出Q 1和Q 2的波形图，如图4.16所示。

【例2】图4.17所示触发器电路中，A 和B 的波形已知，试对应画出Q 0～Q 3的波形。

设各触发器初态为0。

解答：①对图4.17（a ）0010Q D Q n ==+，且在A 的上升沿翻转。

因0,110==Q Q R D 故时输出端被置为0。

n nn Q Q D Q 10111==+，且在B 的上升沿翻转。

②对图4.17（b ）n n n n Q Q K Q J Q 222212=+=+，且在A 的下降沿翻转。

因为0332==Q Q R D ，所以时输出端被置为0。

n n n n n Q Q Q K Q J Q 3233313=+=+，且在B 的下降沿翻转。

Q 0、Q 1、Q 2、Q 3的波形如图4.18所示。

【例3】试画出主从结构RS 触发器转换成D 、T 、T ’及JK 型触发器的电路。

解答：RS 型触发器的特性方程为1=•+=+S R Q R S Q n n（1）RS →DD 触发器的特性方程为：n n n DQ D Q D D Q +=+==+)1(1 与RS 触发器的特性方程比较可得： S=D D R =根据方程式S=D ，D R =画出逻辑电路图，如图4.19所示。

（2）RS →TT 触发器的特性方程为：n n n Q T Q T Q+=+1与RS 触发器的特性方程比较可得：T R Q T S n==,但是当1,1==nQ T 时，出现R=1、S=1，不满足R ·S=0的约束条件。

故将T 触发器的特性方程变换为nn n n n n Q Q T Q T Q T Q T Q +=+=+1 与RS 触发器的特性方程联解可得：n n TQ R Q T S ==,根据方程式画出逻辑电路图，如图4.20所示。