微机原理课件：8086系统结构

格式：ppt
大小：2.29 MB
文档页数：60

下载文档原格式

微机原理(杭州电子科技大学【4】8086系统结构[2-3]

15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期存储器写周期 I/O 端口读周期 I/O 端口写周期中断响应周期
15:28

1 80868088微处理器的内部结构

微机原理第2章8086/8088系统结构8086/8088微处理器的内部结构微机原理8086是Intel系列的16bit微处理器，属第三代。

它有16bit数据总线和20bit地址线，可寻址1M空间。

8088有8bit数据总线和20bit地址线，可寻址1M空间。

其内部有16bit数据总线。

AH AL BH BL SI ALU 运算数暂存器标志寄存器EU控制电路16位CSDSSS ES IP 内部暂存器8位1 2 3 4 5 6执行部件（EU ）总线控制电路指令队列缓冲器总线接口部件（BIU ）通用寄存器加法器80888086累加器基址寄存器计数寄存器数据寄存器堆栈指针基址指针目的变址源变址AX BX CX DX微机原理CPUEUBIU •16位通用寄存器组（AX、BX、CX 、DX、SP、BP、SI、DI）•算术逻辑单元—ALU•暂存器•EU控制器•标志寄存器—FLAG•段寄存器组（CS,DS,SS,ES）,指令指针—IP •地址加法器•指令队列•总线接口控制逻辑微机原理EU 部件不直接与外部总线相连。

它从BIU的指令队列中取指令和数据。

EU 负责指令的执行。

BIU 根据EU 的请求，完成CPU 与存储器或I/O 之间的数据传送。

功能：符号名称高8位符号低8位符号AX累加器AH AL BX基址寄存器BH BL CX计数寄存器CH CL DX数据寄存器DH DL这里的寄存器可以8位或16位参与操作。

符号名称SP堆栈指针寄存器BP基址指针寄存器SI源变址寄存器DI目的变址寄存器这里的寄存器只能以16位参与操作。

符号名称CS代码段寄存器DS数据段寄存器ES附加段寄存器SS堆栈段寄存器IP指令指针寄存器D15D14D13D12D11D10D9D8 x x x x OF DF IF TF D7D6D5D4D3D2D1D0 SF ZF x AF x PF x CF符号名称定义CF进位标志运算中，最高位有进位或借位时CF=1，否则CF=0 PF奇偶标志运算结果低8位“1”个数为偶数时PF=1，否则PF=0 AF辅助进位D3有向D4进（借）位时AF=1，否则AF=0ZF零标志运算结果每位均为“0”时ZF=1, 否则ZF=0SF符号标志运算结果的最高位为1时SF=1，否则SF=0OF溢出标志运算中产生溢出时OF=1, 否则OF=0符号名称功能TF陷阱标志TF=1将使CPU进入单步执行指令IF中断标志IF=1允许CPU响应可屏蔽中断DF方向标志DF=1将从高地址向低地址处理字符串所以：CF=0PF=1AF=1ZF=0SF=1OF=0微机原理下次课见。

80868088 系统结构

︙
FFFFFH
︙
存储器分段示意图
5. 逻辑地址与物理地址
微机原理
逻辑地址：由段基址和段内偏移地址两部分组成，表示为段基址：段内偏移地址。物理地址：存储空间中唯一识别存储单元的地址，用20位二进制数表示。物理地址=段基址×16+段内偏移地址
微机原理例1：段基址：偏移地址分别为1200H:0345H和1 10H:1245H 的逻辑地址对应的物理地址是什么？解：物理地址1=1200H×16+0345H=12345H
微机原理
IBO CLK
S1 DT/R ALE
AEN MRDC AMWC MWTC
GND
1
20
2
19
3
18
4
17
5
16
6 8288 15
7
14
8
13
9
12
10
11
VCC S0 S2 MCE/PDEN DEN CEN INTA IORC AIOWC IOWC
8. 最小模式下的系统总线
微机原理
9. 最大模式下的系统总线
GND
CEN:命令允许
1
20
2
19
3
18
4
17
5
16
6 8288 15
7
14
8
13
9
12
10
11
VCC S0 S2 MCE/PDEN DEN CEN INTA IORC AIOWC IOWC
7. 总线接口器件
8288控制器的主要输出信号
MRDC:读存储器命令 MWTC:写存储器命令 AMWC:提前写存储器命令 IORC:读I/O端口命令 IOWC:写I/O端口命令 AIOWC:提前写I/O端口命令

微机原理课件第二章 8086系统结构

但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总线是严格地按分时复用的原则进行工作的。即：在一个总线周期内，首先利用总线传送地址信息，然后再利用同一总线传送数据信息。这样减少了CPU芯片的引脚和外部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后译码、执行指令。在执行指令的过程中，如果必须访问存储器或者I／O端口，那么EU就会请求BIU，完成访问内存或者I／O端口的操作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。（EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。

微机原理16位32位CPU(8086)

中断允许
半进借位标志
奇偶标志
进借位标志
1-有进、借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志
状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某种先决条件一样影响后面的操作。控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门的指令用于控制标志的设置和清除。状态标志有6个，即SF、ZF、AF、PF、CF和OF ①符号标志SF（Sign Flag）和运算结果的最高位相同。表示前面运
若TF=0 正常执行程序
返回
④标志寄存器
举例:
+ 0101 0100 0011 1001 0100 0111 0110 1010
3.8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件执行一个总线周期。总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。在8086/8088中，一个最基本的总线周期由4个时钟周期组成，将4
80386
80486 Pentium Pentium IV
32
32 32 32
27.5万
120万 310万 4200万
12.5M，后提高到 20M，25M，33M
25MHz逐步提高到 33MHz、50MHz 60MHZ和66MHZ，后提高到200MHZ 2.4G
0.1us
2.1 16位微处理器8086
式下各位引脚功能，如出现功能不同的引脚再具体讲解。
DIP双列直插式封装
QFP塑料方型扁平式封装
Pentium4 3.2GHz LGA775 栅格阵列封装

微机原理5_8086指令系统08

• 指令中的操作数：
– 可以是一个具体的数值 – 可以是存放数据的寄存器 – 或指明数据在主存位置的存储器地址
6
双操作数指令
MOV dst, src ; (dst) (src) ↑ ↑ ↑ 助记符目的源操作数操作数例: MOV AH,BL MOV AX,1234H
ADD dst, src ; (dst) (dst)+(src) ↑ ↑ ↑ 助记符目的源操作数操作数例: ADD AL,36H ADD BX,CX 大多数运算型指令都是双操作数指令，对这种指令，有的机器（大中型）使用“三地址”指令：除给出参加运算的两个操作数外，还要指出运算结果的存放地址 7
18
寄存器寻址
19
特点
（1）操作数就在寄存器中，不需要访问存
储器来取得操作数（指令执行时，操作就在 CPU的内部进行），因而执行速度快。
（2）寄存器号比内存地址短 * 在编程中，如有可能，尽量使用这种寻址方式的指令。 * 寄存器寻址方式既可用于源操作数，也可用于目的操作数，还可以两者都用于寄存器寻址方式（如 MOV BX , AX )
物理地址 = 16d (DS) +
BP (SS)
(SI)
(DI)
28
物理地址 = 16d (SS) + (BP)
例：
MOV AX, [BX] MOV ES:[BX] , AX MOV DX, [BP] • MOV AX , [BX] ;
设 ( DS) = 2000H ,(BX) = 1000H PA ＝20000H ＋ 1000H =21000H 指令的执行结果为： (AX) = 50A0H *指令中也可以通过“段跨越前缀”取得其他段中的数据，例如： MOV AX,ES: [BX] PA = 16d (DS) + (BX) PA = 16d (ES) + (BX) PA = 16d (SS) + (BP)

微机原理第三章：8086微处理器结构

4．8086 和8088 二者的指令系统完全兼容
（1）有24 种寻址方式，具有乘、除法指令等。（2）取指令和执行指令的操作并行运行，运行速度大大提高。
（3）具有最小模式和最大模式，应用领域宽广，适应性强。
（4）可方便地和数据处理器8087、I/O 处理器8089 或其它处理器组成多处理机系统，提高数据处理能力和输人输出能力。
代码段寄存器 CS 标志寄存器
数据段寄存器 DS
堆栈段寄存器 SS
附加段寄存器 ES
由于8086/8088 CPU 可直接寻址的存储器空间是1M字节，直接寻址需要 20位地址码，而所有的内部寄存器都是16位的，用这些寄存器只能寻址 64K字节，为此需要采取分段技术来解决这个问题。
表3.1
通用寄存器的隐含使用
程序调试过程中。
3.1.2 8086/8088 的寄存器结构
四、指令指针寄存器 IP ★ 16 位的指令指针寄存器 IP 用来存放将要执行的下一条指令在代码段中的偏移地址。 ★ 在程序运行过程中，BIU 可修改 IP 中的内容，使它始终指向将要执行的下一条指令。 ★ 程序不能直接访问 IP，但可通过某些指令修改 IP 内容。 ★ 如遇到转移类指令，则将转移目标地址送人IP中，以实现程序的转移。
★ 规则字的读／写操作可以一次完成。由于两个存储体上的地址
线 A19～A1 是连在一起的，只要使 A0＝０，BHE＝０，就可以实现一次在两个存储体中对一个字的读／写操作。 ★ 读写的是从奇地址开始的字（高字节在偶体中，低字节在奇体中），这种字的存放规则称为“非规则字”或“非对准字”。 ★ 非规则字的读／写，需要两次访问存储器才能完成。第一次访问存储器读／写奇地址中的字节；
三、标志寄存器 FR

微机原理第二章8086微处理器

▪ 表面上看来，微处理器的外部就是数量有限的输入输出引脚。但是，正是依靠这些引脚与其它逻辑部件相连接，才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器级总线沟通与外部部件和设备之间的联系。这些总线及其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。

8086-8088系统结构

段地址偏移地址(偏移量)
格式为：段地址:偏移地址偏移地址 60000H
段首地址
=0002H
60002H 00H
12H
××× ••• ××× 0000
段基地址（16位）
物理地址=段基地址×16+偏移地址
16位
微机原理
段基址
0000
+
段内偏移
物理地址
20位
BIU中的地址加法器用来实现逻辑地址到物理地址的变换
8088
AD7~AD0
S0 S1 8288 S2 DT/R DEN ALE
8282
STB OE
8282
STB OE
8282
S
OE
AIOWC AMWC IOWC IORC MRDC
A19~A16
A15~A8
A7~A0 D7~D0
图
8088 最大模式下总线形成
微机原理
微型计算机基本原理与接口技术
STB
OE
IO/M RD WR
A19~A16
A15~A8
A7~A0
DT/R DEN
A
B
8286
T
OE
D7~D0
8088 系统总线信号
图
8088 最小模式下总线形成
微机原理
2. 最大模式下的系统总线
时钟发生器
8284
MN/MX
S0
S1
CLK
S2
READY RESET
A19~A16
A15~A8
3.存储器的分段
微机原理
逻辑段：每个逻辑段容量不超过64K字节，可用16位地址码直接寻址。
段间关系：各个逻辑段之间可在实际存储空间中完全分开，也可以部分重叠，甚至可以完全重叠。物理地址定位：通过段地址和相对地址确定。

微机原理第3章 8086微型计算机系统

第3章 8086微型计算机系统
2、总线接口部件BIU
BIU组成： 4个16位段寄存器（DS、CS、ES、SS）；指令指针寄存器（IP）； 20位的地址加法器； 6字节指令队列缓冲器；内部暂存器和总线控制逻辑。 BIU功能：负责CPU与存储器、I/O设备之间的数据传送。具体包括：取指令送指令队列，配合EU从指定的内存单元或者外设端口中取数据，将数据传送给EU，或者把EU的操作结果传送到指定的内存单元或外设端口中。第3章 8086微型计算机系统
第3章 8086微型计算机系统
4、内存操作
读：将内存单元的内容取入CPU，原单元内容不改变；写：CPU将信息放入内存单元，单元中原内容被覆盖；刷新：对CPU透明，仅动态存储器有此操作内存的读写的步骤为： 1)CPU把要读写的内存单元的地址放到AB上 2) 若是写操作， CPU紧接着把要写入的数据放到DB上 3) CPU发出读写命令 4) 数据被写入指定的单元或从指定的单元读出到DB 若是读操作， CPU紧接着从DB上取回数据
第3章 8086微型计算机系统
3、8086的存储器的地址
内存包含有很多存储单元(每个内存单元包含 8bit)，为区分不同的内存单元，对计算机中的每个内存单元进行编号，内存单元的编号就称为内存单元的地址。
内存单元地址
. . .
Bit 7 6 5 4 3 2 1 0 01011000
内存单元内容
段基地址（16位）
第3章 8086微型计算机系统

段地址说明逻辑段在主存中的起始位置 8086规定段地址必须是模16地址：xxxx0H 省略低4位0000B，段地址就可以用16位数据表示，就能用16位段寄存器表达段地址偏移地址(也称有效地址EA)说明主存单元距离段起始位置的偏移量每段不超过64KB，偏移地址也可用16位数据表示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

二者既独立又相互配合 —— 并行工作。
EU
执指1 执指2 执指3 执指4 执指5 t
8086 BIU 取指1 取指2 取指3 取指4 取指5
t
BUS 忙忙忙忙忙忙 t
6
第二章
工作过程动画演示
7
第二章
三、寄存器结构
u 寄存器：用于存放运算过程中所需要操作数地址、操作数及中间结果；
13
第二章
标志位寄存器PSW具体格式：
u 状态标志：存放运算结果的特征
• 6个状态标志位(CF，PF，AF，ZF，SF， OF)
u 控制标志：控制某些特殊操作
• 3个控制标志位(TF，IF，DF)
14
第二章
状态标志位的名称和定义如下：
CF(进位标志)：保存加法的进位和减法的借位，有进位或借位时CF=1，否则CF=0
组
SS
堆栈段寄存器Stack Segment
CS
代码段寄存器Code Segment
段寄存器
IP PSW
指令指针寄存器Instruction Pointer 状态标志寄存器Program Status Word
9
控制寄存器
第二章
1、通用寄存器组
常用来存放参与运算的操作数或运算结果特殊用途见 P26表2-1
10
第二章
2、指针和变址寄存器
可作通用寄存器，存放一般操作数或运算结果作指针和变址寄存器，用于存放某段地址偏移量
11
第二章
3、段寄存器
用于存放逻辑段的段基地址
12
第二章
4、指令指针和标志位寄存器 IP存放下一条指令在现行代码段中的偏移地址
PSW用来存放运算结果的特征，常用作后续条件转移指令的转移控制条件。
OF(溢出标志)：溢出是在两个带符号数相加、减时可能产生的。溢出则OF＝1，否则例O：F=P028 例2.2
对无符号数操作则不用考虑溢出标志。
16
第二章
例2.2 将5394H与-777FH两数相加，并说明标志位状态：
解：设X=5394H，Y=-777FH，由：[X+Y]补=[X]补+[Y]补 [X]补=0101 0011 1001 0100B [Y]补=[1111 0111 0111 1111B]补=1000 1000 1000 0001B
通
SI
源变址寄存器 Source Index
用变址寄存器寄
DI
目的变址寄存器 Destination Index
存
BP
基址指针寄存器 Base Pointer
器
指针寄存器
寄
SP
堆栈指针寄存器 Stack Pointer
存
DS
数据段寄存器Data Segment
器
ES
附加段寄存器Extra Segment
u 最大模式：有两个或多个微处理器，系统中所需要的控制信号由总线控制器8288提供（多机系统）
19
2
第二章
二、8086CPU的内部结构 8086CPU内部按功能可分为两部分： 1、BIU（总线接口部件）功能：地址形成、取指令、指令排队、
读/写操作数、总线控制 2、EU（执行部件）功能：指令译码、指令执行
组成部件见下页图（教材P23 图2-1 ）
3
第二章
8086CPU的内部组成
1、BIU
执行单元（EU）
u 特点：在CPU内部；
•
存取速度比存储器快得多；
•
容量小；
u 8086CPU内部有4组16位寄存器（P24 图2-2 ）。
8
第二章
8086CPU
AH AL AX 累加器 Accumulator
BH BL BX 基数寄存器Base CH CL CX 计数寄存器Count
数据寄存器
DH DL DX 数据寄存器Data
第二章 8086系统结构1
2.1 8086CPU结构 2.2 8086CPU的引脚及其功能 2.3 8086存储器组织 2.4 8086系统配置 2.5 8086CPU时序 2.6 小结
1
第二章
2.1 8086CPU结构
一、Intel 8086CPU主要特性
u 数据总线：16位 u 地址总线：20位 u 内存空间：CPU可直接寻址1MB内存空间 u 端口地址线：16位 u 时钟频率： 5MHz、 8MHz、 10MHz u 工作模式：单处理器工作模式、多处理器工作模式 u 流水线工作方式：取指令、执行指令并行进行 u 兼容性：与8080、8085兼容
PF(奇偶标志)：表示计算结果低8位 ‘1’ 的个数是奇数还是偶数. 偶数个PF＝1，否则，PF＝0
AF(辅助进位)：保存加法或减法结果第4、5
位之间的进位或借位。有则AF=1,否则，
AF=0
15
第二章
ZF(零标志)：表示运算结果是否为零,为零则 ZF＝1
SF(符号标志)：保存运算结果的算术符号。 SF＝1，表示本次运算结果的最高位(第8位或第16位)为“1”，否则SF＝0。
0101 0011 1001 0100B + 1000 1000 1000 0001B
1101 1100 0001 0101B [X+Y]原= [[X+Y]补]补=[[X]补+[Y]补]补=1010001111101011B 所以： X+Y=-010 0011 1110 1011B=-23EBH 标志位：CF=0，PF=0，AF=0，ZF=0，SF=1，OF=0
或递减方式. D=1,寄存器内容自动递减;
D=0,则相反。
18
第二章
2.2 8086CPU的引脚及
一、概述
其功能
• 1、8086CPU芯片：40引脚、双列直插式封装、由于工艺限制
，部分引脚采用分时复用技术；
• 2、8086CPU有两种工作模式：
u 最小模式：Hale Waihona Puke 有8086CPU一个处理器（单机系统）
① 总线控制逻辑 ③ 段寄存器 ⑤ 指令队列缓冲器
4
总线接口单元（BIU）
② 指令指针寄存器IP ④ 地址加法器
第二章
8086CPU的内部组成
执行单元（EU）
总线接口单元（BIU）
２、ＥU ① 算术逻辑单元（ALU） ② EU控制电路
③ 寄存器组
5
第二章
3、8086的内部结构特点：指令的提取与执行分别由BIU和EU两部件完成，
17
第二章
控制标志位的名称和定义如下：
• TF(单步标志)：T=1可使微处理器进入跟踪方式，即单步调试状态。
• IF(中断允许标志)：用来控制CPU是否能够响应可屏蔽中断。IF＝1表示允许CPU响应
可屏蔽中断。
• DF(方向标志)：在串操作指令中，通过 D
可选择对 DI / SI 寄存器的内容进行递增