下载文档原格式
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
第一章1. 什么是冯·诺依曼机？答：冯·诺依曼于1945 年提出了存储程序的概念和二进制原理，利用这种概念和原理设计的电子计算机系统统称为冯·诺依曼机。
它包括运算器、控制器、存储器、输入设备和输出设备五个组成部分。
早期的冯·诺依曼机结构上以运算器和控制器为中心，随着计算机体系结构的发展，现在已演化为以存储器为中心的结构。
2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为CPU（中央处理器）。
主要完成：①从存储器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存储器或者I/O 之间传送数据；④程序流向控制等。
微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。
以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了微型计算机系统。
三者关系如下图：3. 微处理器有哪些主要部件组成？其功能是什么？答：微处理器是一个中央处理器，由算术逻辑部件ALU、累加器和寄存器组、指令指针寄存器IP、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线等组成。
算术逻辑部件ALU 主要完成算术运算及逻辑运算。
累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放参加运算的数据、中间结果或地址。
指令指针寄存器IP 存放要执行的下一条指令的偏移地址，顺序执行指令时，每取一条指令增加相应计数。
段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。
标志寄存器flags 存放算术与逻辑运算结果的状态。
时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，对指令进行译码和分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使CPU 内部及外部协调工作。
内部总线用于微处理器内部各部件之间进行数据传输的通道。
4. 画一个计算机系统的方框图，简述各部分主要功能。
答：计算机系统由硬件（Hardware）和软件（Software）两大部分组成。
《微机原理与接口技术》习题解答习题11.1 冯·诺依曼型计算机的设计方案有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
1.2 微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点？【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
表1-1 微处理器的发展及典型芯片的特点1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.4 常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。
可分为随机存储器RAM和只读存储器ROM。
RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失。
《微机原理与接口技术》习题解答习题11.1 冯·诺依曼型计算机的设计方案有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
1.2 微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点？【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
表1-1 微处理器的发展及典型芯片的特点1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.4 常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。
可分为随机存储器RAM和只读存储器ROM。
RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失。
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
第1章绪论作业1. 将下列二进制数转换成十进制数。
（1）B=202 （2）00111101B=61（3）01001101B=77 （4）B=1643. 将下列十进制数分别转换为二进制数和十六进制数。
（2）76= 100 1100B =4CH（4）134= 1000 0110B =86H4. 求下列十进制数的BCD码（1）327=11 0010 0111（BCD码）（2）1256=1 0010 0101 0110（BCD码）6. 求出下列10进制数的原码、反码和补码（2）+85 （4）-85解：85=0101 0101B原码：+85= 0101 0101B -85= 1101 0101B反码：+85= 0101 0101B -85= 1010 1010B补码：+85= 0101 0101B -85= 1010 1011B10. 画出微型计算机的基本结构框图，说明各部分的主要功能是什么解：微型计算机的基本结构框图如下：微处理器CPU ：控制微处理器与存储器或I/O 设备间的数据交换；进行算术和逻辑运算等操作；判定和控制程序流向。
微处理器主要完成：（1）指令控制：从存储器中取指令，指令译码；（2）数据加工：简单的算术逻辑运算；（3）操作控制：在微处理器和存储器或者I/O 之间传送数据；（4）时间控制：程序流向控制。
存储器：用来存放数据和指令。
I/O 接口：主机和外设间的桥梁，提供数据缓冲驱动、信号电平转换、信息转换、地址译码、定时控制等各种功能。
I/O 设备：输入原始数据和程序，转换成计算机能识别的信息，送入存储器去等待处理。
输出运算结果。
总线：连接计算机系统中各功能部件的信息通道。
第2章 8086CPU 作业2. 8086CPU 内部由哪两部分组成它们的大致是如何工作的答：（1）8086CPU 由指令执行部件EU 和总线接口部件BIU 两部分组成。
（2）① BIU 先执行读存储器操作，从给定地址单元中取出指令，送到先进先出的指令队列中等待执行。
完美WORD格式《微机原理与接口技术》习题解答习题11.1 冯·诺依曼型计算机的设计方案有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
1.2 微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点？【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
表1-1 微处理器的发展及典型芯片的特点1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特专业整理知识分享2点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.4 常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。
可分为随机存储器RAM和只读存储器ROM。
RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失。
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O 端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU部，EU从指令队列中获得指令的速度会远远超过直接从存中读取指令。
8086CPU部的并行操作体现在指令执行的同时，待执行的指令也同时从存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
习题11.1 冯·诺依曼型计算机的设计方案有哪些特点？【解答】冯·诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：（1）用二进制数表示数据和指令；（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；（4）由控制器来控制程序和数据的存取及程序的执行；（5）以运算器为核心。
1.3 微型计算机的特点和主要性能指标有那些?【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。
常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.微机系统的硬件由哪几部分组成？答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。
2.什么是微机的总线，分为哪三组？答：是传递信息的一组公用导线。
分三组：地址总线，数据总线，控制总线。
3.什么是总线，微机中的总线通常分为哪几类？答：是一组信号线的集合，是一种在各模块间传送信息的公共通路；有四类，片内总线，微处理器总线，系统总线，外总线。
4.8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么？答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。
执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，1发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。
5.8086指令队列的作用是什么？答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。
微机原理与接口技术（第三版）周荷琴课后答案2,3,6,10,11,12,13,15,17,182. DS=1000H,BX=0200H,SI=2,内存10200H-10205H单元的内容分别是10H, 2AH, 3CH, 46H, 59H, 6BH下列指令执行后，AX=?(1)MOV AX,0200H (2) MOV AX,[200H](3)MOV AX,BX (4) MOV AX,3[BX](5)MOV AX,[BX+SI] (6) MOV AX,2[BX+SI](4)5946H答：(1)0200H, (2)2A10H (3)0200H(5)463CH (6)6B59H3.DS=1000H,ES=2000H,SS=3500H,SI=00A0H,DI=0024H,BX =0100H,BP=0200H，数据段中变量名为V AL的偏移地址值为0030H，说明下列源操作数的寻址方式和物理地址？(1)MOV AX,[100H] (2) MOV AX,V AL(3)MOV AX,[BX] (4) MOV AX,ES:[BX](5)MOV AX,[SI] (6) MOV AX,[BX+10H](7)MOV AX,[BP] (8) MOV AX,V AL[BP][SI](9)MOV AX,V AL[BX][DI] (10) MOV AX,[BP][DI]答：(1)直接,10100H (2)直接，10030H(3)寄存器间接,10100H (4)寄存器间接，20100H(5)寄存器间接,100A0H (6)寄存器相对，10110H(7)寄存器间接,35200H (8)相对基址变址，352D0H(9)相对基址变址,10154H (10)基址变址，35224H6.指出下列指令哪些是错误的，错在哪里(1) MOV DL,AX (2) MOV 8650H,AX(3) MOV DS,0200H (4) MOV [BX],[1200H](5) MOV IP,0FFH (6) MOV [BX+SI+3],IP(7) MOV AX,[BX][BP] (8) MOV AL,ES:[BP]0A20H(9) MOV DL,[SI][DI] (10)MOV AX,OFFSET(11) MOV AL,OFFSET TABLE (12)XCHG AL,50HOUT AL,0FFEH(13)(14)IN BL,05H答：（1）长度不匹配（2）立即数不能做目的操作数（3）段寄存器不能用立即数赋值（4）不能两个内存（5）IP不能用指令直接修改（6）指令中不能出现IP（7）BX/BP应与SI/DI搭配（8）对（9）SI/DI 应与BX/BP搭配（10）OFFSET后应该内存（11）应用AX （12）不能立即数（13）IN必须用AL/AX （14）操作数反；地址应为8位10. 某班有7个同学英语成绩低于80分，分数存在字节类型ARRAY数组中，编程完成：（1）给每人加5分，结果存到NEW数组中（2）把加分后的总分存到字类型SUM单元中（3）把加分后的平均分存到字节类型A VERAGE单元中答：ARRAY DB 79,78,77,76,77,78,79NEW DB 7 DUP(?)SUM DW 1 DUP(?)A VERAGE DB 1 DUP(?)MOV DS, AXMOV ES, AXLEA SI,ARRAYLEA DI,NEWMOV CX,7CLDREP MOVSBMOV CX,7MOV AX,0LEA SI,NEWADD5: ADD BYTE PTR[SI],5ADD AL,[SI]ADC AH,0SIINCLOOP ADD5MOV SUM,AXMOV BL,7DIV BLMOV A VERAGE,AL11.AX=2508H,BX=0F36H,CX=0004H,DX=1864H,下列指令执行后结果是多少，标志位CF=?(1) AND AH,CL (2) OR BL,30HXOR CX,0FFF0H(4)(3)NOT AX(5) TEST DH,0FH (6) CMP CX,00H(7) SHR D X,CL (8) SAR A L,1(9) SHL BH,CL (10) SAL AX,1B X,1 (12)ROR DX,CLRCL(11)答：(1)AX=0408H,CF=0 (2)BX=0F36H,CF=0(3)AX=0DAF7H,CF不变(4)CX=0FFF4H,CF=0(5) DX=01864H,CF=0 (6)CX=0004H,CF=0(7)DX=0186H,CF=0 (8)AX=2504H,CF=0(9)BX=0F036H,CF=0 (10)AX=4A10H,CF=0(11)BX=1E6C/1E6DH,CF=0 (12)DX=4186H,CF=012.数据段定义如下：DATA SEGMENTComputer&PersonalTV’DB‘TheSTRINGDATA ENDS用字符串操作等指令完成以下功能：（1）把该字符串传送到附加段中偏移量为GET_CHAR开始的内存单元中（2）比较该字符串是否与’The computer’相同，若相同则将AL寄存器的内容置1，否则置0，并将比较次数送到BL寄存器（3）检查该字符串是否有’&’符，若有则用空格符替换（4）把大写字母传送到附加段中以CAPS开始的单元中，其余字符传送到以CHART 开始的单元，然后将数据段中存储上述字符串的单元清零。
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
第二章8086体系结构与80x86CPU1.8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件①小Execution Unit）和总线接口部件①卬，Bus Interface Unit）。
指令执行部件^^主要由算术逻辑运算单元（ALU）、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件（8口）主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或1/0端口读取操作数参加EU运算或存放运算结果等。
2.8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件^^在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5.简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位（相当于在段基址最低位后添4个“0”），然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理与接口技术习题参考谜底之蔡仲巾千创作第一章（p20）1、参考谜底：冯•诺伊曼计算机的设计思想（EDVAC方案：存储法式通用电子计算机方案）：①计算机分为计算器、控制器、存储器、输入和输出装置五个部份；②计算机内采纳二进制；③将法式存储在计算机内, 简称“法式存储”.其中第三点是冯•诺依曼计算机设计的精华, 所以人们又把冯•诺依曼原理叫做法式存储原理, 即法式由指令组成并和数据一起寄存在存储器中, 机器则按法式指定的逻辑顺序把指令从存储器中读出来并逐条执行, 从而自动完成法式描述的处置工作.冯•诺伊曼计算机主要以运算器和控制器为中心, 结构框图如下图所示.2、参考谜底：微处置器就是中央处置器CPU, 是计算机的核心, 独自的CPU不能构成计算机系统；微型计算机由微处置器、主存储器、I/O接口（注意：不是I/O设备）组成；而微型计算机系统除包括微型计算机外, 还有系统软件（即把持系统）、应用软件、外存储器和I/O设备等.微型计算机系统结构如下图所示.3、谜底略, 见p6～74、谜底略, 见图2, 或教材图1-35、谜底略, 见p12~136、参考谜底：由于8086微处置器的地址总线的宽度为20位, 所以它可寻址220＝1M字节的存储空间；而PentiumII微处置器的地址总线的宽度为36位, 所以它可寻址236=64G字节的存储空间.7、参考谜底：①PCI(Peripheral Component Interconnect:外围设备互联), 是Intel公司1992年发布486微处置器时推出的32/64位标准总线, 数据传输速率位132MB/s, 适用于Pentium微型计算机.PCI总线是同步且自力于微处置器的具有即插即用(PNP:Plug and play, 所谓即插即用, 是指当板卡拔出系统时, 系统会自动对板卡所需资源进行分配, 如基地址、中断号等, 并自动寻找相应的驱动法式）的特性.PCI总线允许任何微处置器通过桥接口连接到PCI总线上.②USB(Universal Serial Bus:通用串行总线), 是1994年由Compaq, IBM, Microsoft等多家公司联合提出的.USB有两种规格：V1.1和V2.0, USB 1.1传输速度为12M/秒, 而USB 2.0提高至360到480M/秒.USB 2.0是向下兼容USB 1.1, 这意味着将一个USB 2.0的设备插到USB 1.1口中, 只能按USB 1.1的速度运行. USB连接方式十分灵活, 支持热插拔, 不需要独自的供电系统.可以通过一条4线串行线缆访问USB设备, 用于连接键盘、鼠标、投影仪、数码相机等, 现在成为每一台计算机都必需配备的标准接口.8、参考谜底：DB----Define byte 界说一个字节类型的变量, 并为该变量分配内存DW…Define word 界说一个字类型的变量, 并为该变量分配内存DD….Define double word 界说一个双字类型的变量, 并为该变量分配内存9、参考谜底：(1)1101.01b=13.25d（或13.25）(2)111001.0011b=57.1875(3)101011.0101b=43.3125(4)111.0001b=7.0625如何转换？例如：101011.0101b＝1×25+1×23+1×2+1+1×2-2+1×2-4= 32+8+2+1+0.25+0.0625=43.312510、参考谜底：(1)A3.3H=10×16+3+3×16-1=163.1875(2)129.CH=1×162+2×16+9+12×16-1=297.75(3)AC.DCH=10×16+12+13×16-1+12×16-2=172.259375(4)FAB.3H=15×162+10×16+11+3×16-1=4011.187511、参考谜底：(1)23=10111B=27Q=17H(2)107=1101011B=153Q=6BH(3)1238=10011010110B=2326Q=4D6H(4)92=1011100B=134Q=5CH12、参考谜底：即把下面的数用8位补码暗示(1)+32=00100000B (2)-12=11110100B, 即求-12的补码(3)+100=01100100B (4)-92=10100100B, 即求-92的补码13、参考谜底：压缩BCD码就是用4位二进制暗示一个0～9之间的十进制数非压缩的BCD码就是用8位二进制暗示一个0～9之间的十进制数, 8位二进制的最高4位可以位任何数, 例如0000, 0～9的ASCII码实际上就是0～9的非压缩BCD码的暗示.14、参考谜底：如果二进制最高位为0, 则该数为正数, 反之,如果最高位为1, 则该数为负数, 对其做求补运算就获得其相反数.(1)10000000B=-128(2)00110011B=+51(3)10010010B=-78(4)10001001B=-11915、参考谜底：一个单精度浮点数占4个字节（双字）, 即32位二进制, 其中符号位占1位, 指数部份占8位, 尾数部份占23位.十进制数暗示成单精度浮点数的方法如下：①填充符号位, 如果是正数填0, 如果是负数填1②将数暗示成二进制形式, 并进行规格化③对单精度浮点数, 指数加上127(7FH)；对双精度浮点数, 指数要加上1023(3FFH), 并填充指数位④填充尾数位(1)+1.5 ①由于是正数, 所以符号位为0；②写成二进制并规格化获得1.1×20, ③由于2的指数是0,所以指数部份以0+127=01111111填充；④由②知, 尾数为1, 所以尾数部份以10000000000000000000000（1后面跟22个0）填充, 综上, 获得+1.5的单精度浮点数暗示为：+1.5＝0 01111111 10000000000000000000000B写成十六进制数为：+1.5=3F C0 00 00H(2)-10.625=C12A0000H(3)+100.25=42C88000H(4)-1200.0=C4960000H16、参考谜底：(1)0 10000000 11000000000000000000000B=3.5(2)1 01111111 00000000000000000000000B=-1.0(3)0 10000000 10010000000000000000000B=3.125第二章（p55~p56）1、谜底略, 见p22～242、谜底略, 见p24～273、谜底略, 见p334、参考谜底（其他可以参照本章相关内容）：①CPU：又称微处置器, 是计算机系统的核心, 一般由逻辑运算单位、控制单位和一些寄存器组成.这些寄存器用于CPU在处置数据过程中数据的暂时保管.它主要完成从存储器中取指令, 指令译码；算术逻辑运算；在处置器和存储器或I/O接口之间传送数据；法式的流向控制等.②存储器：是计算机系统的记忆部件, 主要用来存储法式和数据.存储器一般分为内部存储器和外部存储器两年夜类.内部存储器（内存）寄存以后正在使用或经常使用的法式和数据, CPU可以直接访问；外存寄存“海量”数据, 相对来说不经常使用, CPU使用时要先调入内存.内部存储器又可以分为随机存取存储器（RAM）和只读存储器（ROM）.计算机系统存储器的三层结构：按存储容量由低到高（或按存取速度由高到低）分为高速缓冲存储器（CACHE）、主存、辅存三层.③仓库（Stack）：仓库是在存储器中开辟一个区域, 用来寄存需要暂时保管的数据；以后栈顶单位一般采纳SP指向, 栈底设在存储器的高地址区, 仓库地址由高到低增长；仓库的工作方式是“后进先出”, 用入栈指令PUSH 和出栈指令POP可将数据压入仓库或从仓库中弹出数据, 栈顶指针SP的变动由CPU 自动管理, 入栈把持SP减小, 出栈把持SP增年夜；仓库的把持以字为单位.④机器语言（Machine Language）：计算机唯一能接受和执行的语言.机器语言由二进制码组成, 每一串二进制码叫做一条指令, 一条指令规定了计算机执行的一个举措, 一台计算机所能理解的指令的全体, 叫做这个计算机的指令系统, 分歧型号的计算机的指令系统分歧.使用机器语言编写法式是一种相当烦琐的工作, 既难于记忆也难于把持, 编写出来的法式全是由0和1的数字组成, 直观性差、难以阅读.不单难学、难记、难检查、又缺乏通用性, 给计算机的推广使用带来很年夜的障碍.⑤汇编语言（Assembly Language）：是一种符号语言, 它和机器语言几乎一一对应, 在书写时使用字符串组成的助记符(Mnemonic)取代把持码, 用地址符号（Symbol）或标号（Label）取代地址码.使用汇编语言编写的法式, 机器不能直接识别, 要由一种法式将汇编语言翻译成机器语言, 这种起翻译作用的法式叫汇编法式, 如微软的宏汇编法式MASM.EXE.汇编法式把汇编语言翻译成机器语言的过程称为汇编.汇编语言比机器语言易于读写、调试和修改, 同时具有机器语言全部优点.但在编写复杂法式时, 相对高级语言代码量较年夜, 而且汇编语言依赖于具体的处置器体系结构, 不能通用, 因此不能直接在分歧处置器体系结构之间移植.⑥指令（Instruction）：指令是能被计算机识别并执行的二进制代码, 它规定了计算机能完成的某一把持.一条指令通常由两个部份组成：把持码+把持数.把持码：指明该指令要完成的把持的类型或性质, 如取数、做加法或输出数据等.把持数：指明把持对象的内容或所在的存储单位地址（地址码）, 把持数在年夜大都情况下是地址码, 地址码可以有0~3个.9、参考谜底：注意：①段起始地址和段结束地址均为20位的物理地址；②段起始的偏移量为0000H, 所以段起始地址为段基地址×16＋偏移地址；③由于每个段的最年夜容量为64K字节, 段结束的偏移量为FFFFH, 所以段结束地址为段基地址×16＋偏移地址＝段基地址×16＋FFFFH10、参考谜底：a)CS:IP=1000H:2000H 下一条指令的存储器地址为(CS)×16+(IP)=12000Hb)CS:IP=2000H:1000H 下一条指令的存储器地址为(CS)×16+(IP)=21000Hc)CS:IP=1A00H:B000H 下一条指令的存储器地址为(CS)×16+(IP)=25000Hd)CS:IP=3456H:AB09H 下一条指令的存储器地址为(CS)×16+(IP)=3F069 H11、参考谜底：a)DS=1000H,DI=2000H 存储单位地址为：(DS)×16+(DI)=12000Hb)SS=2300H,BP=3200H 存储单位地址为：(SS)×16+(BP)=26200Hc)DS=A000H,BX=1000H 存储单位地址为：(DS)×16+(BX)=A1000Hd)SS=2900H,SP=3A00H 存储单位地址为：(SS)×16+(SP)=2CA00H12、参考谜底：①仓库段在存储器中的物理地址（即仓库段的起始地址）为：(SS)×16+0000H=35000H②入栈10个字节后, SP=0800H-10=07F6H③再出栈6个字节, SP=07F6H+6=07FCH13、参考谜底：示意图如左图所示, 如果要读取这两个字,则需要对存储器进行三次把持.①由于字2A8CH寄存在偶地址开始的单位,所以只进行一次存储器把持就可以读取该字；②由于字1EE5H寄存在奇地址开始的单位,所以需要进行两次存储器把持才可以读取该字.14、参考谜底：段段起始地址段结束地址DS 10E40H 20E3FHES 10F40H 20F3FHSS 21F00H 31EFFHCS 31FF0H 41FEFH可见, ①DS和ES有部份的重叠, 重叠区域年夜小为：20E3FH-10F40H+1=FF00H字节；②ES和SS之间有空隙, 空隙的年夜小为：21F00H-20F3FH+1=0FC2H字节；③SS和CS之间有空隙, 空隙的年夜小为：31FF0H-31EFFH+1=00F2H字节④OF SF ZF CF 均为017、参考谜底：IF标识表记标帜位控制INTR引脚20、谜底略, 见p4921、谜底略第三章（p121～p124）1、参考谜底：*对IN指令, 如果是长格式, 源把持数的数字不是立即数, 而是端口地址, 所以源把持数的寻址方式是直接寻址；如果是短格式, 即端口地址寄存在DX寄存器中, 则源把持数的寻址方式为寄存器间接寻址, 如：IN AX,DX对OUT指令, 如果是长格式, 目的把持数的数字不是立即数, 而是端口地址, 所以目的把持数的寻址方式是直接寻址, 如OUT20H,AL；如果是短格式, 即端口地址寄存在DX寄存器中, 则目的把持数的寻址方式为寄存器间接寻址, 如：OUT DX,AX2、参考谜底：题号源把持数寻址方式源把持数有效地址源把持数物理地址指令执行后AX中的内容（1）立即寻址------- ------ 0200H（2）直接寻址0200H 10200H 2A10H（3）寄存器寻址------- ------ 0200H（4）寄存器相对寻址0203H 10203H 5946H（5）基址变址寻址0202H 10202H 463CH（6）相对基址变址寻址0204H 10204H 6B59H注：10200H~10205H单位存储状况如左图所示3、参考谜底：题号源把持数寻址方式源把持数有效地址源把持数物理地址（1）直接寻址0100H (DS)×16＋EA=10100H（2）直接寻址0030H (DS)×16＋EA=10030H（3）寄存器间接寻址0100H (DS)×16＋EA=10100H（4）寄存器间接寻址0100H (ES)×16＋EA=20100H（5）寄存器间接寻址00A0H (DS)×16＋EA=100A0H（6）寄存器相对寻址0110H (DS)×16＋EA=10110H（7）寄存器间接寻址0200H (SS)×16＋EA=35200H（8）相对基址变址寻址02D0H (SS)×16＋EA=352D0H（9）相对基址变址寻址0154H (DS)×16＋EA=10154H（10）基址变址寻址0224H (SS)×16＋EA=35224H4、谜底略5、参考谜底：（1）该数据段的存储状况如下表所示：A B C D E00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 24 10 43 4F 4D 50 55 54 45 52 34 12 FF 00 00 00 00 00 00 9A 45 00 12注：①表格的第一行为变量名称；②第三行的每个小格子代表一个存储单位；③第二行为存储单位的偏移地址以十六进制暗示,从中可以看出各变量在数据段中的偏移地址, A的偏移地址为0000H, B的偏移地址为0002H, C的偏移地址为000AH, D的偏移地址为000EH, E的偏移地址为0013H；④第三行为存储单位的具体内容, 以十六进制暗示.（2）写出各条指令执行后的结果6、参考谜底：7、法式片段如下：LEA BX,TABLEMOV AL,57MOV AH,0MOV DL,10DIV DLPUSH AXXLATMOV CH,ALPOP AXMOV AL,AHXLATMOV CL,ALMOV BX,CX8、解答：9、已知AX=1234H, BX=3456H, CX=5678H, DX=789AH, CF=1则独自执行下列各条指令后, 各相关寄存器内容是什么？10、参考法式片段如下：；界说数据段DATA SEGMENTARRAY DB 60,65,72,76,77,66,79NEW DB 7 DUP(0)SUM DB 0AVERAGE DB 0DATA ENDS；法式代码如下……MOV CX,7MOV SUM,0MOV SI,0NEXT:MOV AL,ARRAY[SI]ADD SUM,AL ;总分存入SUM中ADD AL,5MOV NEW[SI],ALINC SILOOP NEXTMOV AL,SUMMOV AH,0MOV CL,7DIV CLMOV AVERAGE,AL ;平均分存入AVERAGE中11、参考谜底：12、参考谜底：（1）法式片段如下：LEA SI,STRINGLEA DI,GET_CHARMOV CX,26CLDREP MOVSB（2）法式片段如下：先界说一个附加段, 用来寄存’The computer’EXTRA SEGMENTS2 DB ‘The computer’EXTRA ENDS…LEA SI,STRINGLEA DI,S2MOV CX,12CLDREPZ CMPSBJZ NEXT ;若比力的两个字符串相同, 则跳到NEXT执行MOV AL,0 ; 若比力的两个字符串不相同SUB CL,12NEG CLMOV BL,CL ;比力的次数存入BL中RETNEXT:MOV AL,1MOV BL,12RET（3）法式片段如下：LEA DI,STRING ;被查找的字符串STRING作为目的串MOV AL,’&’MOV CX,26CLDREPNZ SCASBJNZ EXIT ;如果没有找到, 直接退出DEC DI ;找到’&’字符的位置MOV BYTE PTR ES:[DI],20H ;用空格字符替换EXIT: RET（4）完整的法式如下*：;这里的DATA既作为数据段, 又作为附加段, 即数据段和附加段公用一个段DATA SEGMENTSTRING DB ‘The Personal Computer & TV’COUNT EQU $-STRINGCAPS DB COUNT DUP(0)CHART DB COUNT DUP(0)DATA ENDSCODE SEGMENTASSUME DS:DATA,ES:DATA,CS:CODEMAIN PROC FARPUSH DSXOR AX,AXPUSH AXMOV AX,DATAMOV DS,AXMOV ES,AX;把字符串中年夜写字母传送到CAPS开始的单位中LEA SI,STRINGLEA DI,CAPSMOV CX,COUNTCLDAGAIN1:LODSBCMP AL,41HJB NEXT1CMP AL,5AHJA NEXT1STOSBNEXT1:LOOP AGAIN1;把字符串中其余字母传送到CHART开始的单位中LEA SI,STRINGLEA DI,CHARTMOV CX,COUNTCLDAGAIN2:LODSBCMP AL,41HJB NEXTCMP AL,5AHJBE NEXT2NEXT: STOSBNEXT2:LOOP AGAIN2;将STRING字符串清零LEA DI,STRINGMOV AL,0MOV CX,COUNTCLDREP STOSBRETMAIN ENDPCODE ENDSEND MAIN13、完整的法式如下：CODE SEGMENTASSUME CS:CODEMAIN PROC FARPUSH DSXOR AX,AXPUSH AXXOR SI,SI ;SI中寄存DX中1的个数XOR DX,DXMOV AX,1234HMOV CX,16AGAIN:ROR AX,1JNC NEXTINC SIPUSH CXDEC CLMOV BX,1SHL BX,CLOR DX,BXPOP CXNEXT: LOOP AGAINRETMAIN ENDPCODE ENDSEND MAIN法式的运行结果：AX=1234H DX=2C48H SI=0005H, 结果正确14、参考谜底：*如果是段内转移, 跳转指令只改变IP寄存器的内容, 前三条跳转指令是段内跳转；如果是段间跳转, 跳转指令同时改变IP和CS寄存器的内容, 后两条跳转指令是段间跳转.15、参考谜底：注意：三个循环指令LOOP、LOOPE和LOOPNE终止循环的条件是纷歧样的.16、参考谜底：中断向量表的作用：中断向量表用于寄存256种中断的中断服务法式的入口地址, 每种类型中断的中断服务法式的入口地址占用4个字节, 存储CS和IP, 总共需要1024个字节, 即1K字节.中断向量表位于内存的最低1K字节, 地址范围为：00000H~003FFH.类型3的中断的中断服务法式的入口地址寄存在：0000CH~0000FH 这四个单位.17、参考谜底：如下图所示解释：①由于中断类型号为2, 所以该类型中断的中断服务法式入口地址占据内存最低1K字节的2×4, 2×4+1, 2×4+2, 2×4+3四个单位.②前两个单位寄存中断服务法式IP值, 即0016H, 后两个单位寄存中断服务法式的CS值, 即0485H.③由于CS和IP 值均为一个字, 所以在寄存中断服务法式入口地址的CS和IP值时, 低位字节寄存在低地址区, 高位字节寄存在高地址区.18、参考谜底：（1）中断类型号为16（2）该中断服务法式的起始地址是：CS:IP=D169H:240BH解释：①由于中断向量表中地址为0040H开始寄存某类型中断的中断服务法式的入口地址, 所以0040H除以4就可以获得该类型中断的中断类型号n, 即n=16.②中断服务法式的入口地址的CS 值寄存在0042H 单位里, IP 值寄存在0040H 单位里. 19、参考谜底：20、参考谜底：MOV CX,N ;4个时钟周期NEXT: NOP ;N ×3个时钟周期 NOP;N ×3个时钟周期LOOP NEXT ;(N-1)×17+1×5个时钟周期由f =5MHz, t =0.2us, 延时5ms 需要25000102.010563=⨯⨯--个时钟周期 所以：4+N ×3＋N ×3＋(N-1)×17+1×5=25000 解得：N=1087第四章（p205~p206）1、参考谜底（写出各变量在内存中的存储状况） A1 DW 23H,5678HA2 DB 3 DUP(?),0AH,0DH,’$’A3 DD 5 DUP(1234H,567890H)A4 DB 4 DUP(3 DUP(1,2,’ABC’))①变量A1占4个字节, 在内存中的存储状况（以十六进制暗示, 从左到右地址依次增加, 以下同）：23 00 78 56②变量A2占6个字节, 在内存中的存储状况：00 00 00 0A 0D 24③变量A3占40个字节, 在内存中的存储状况：34 12 00 00 90 78 56 00 (再重复4遍)④变量A4占60个字节, 在内存中的存储状况：01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43 01 02 41 42 43（带下画线部份重复4遍）2、参考谜底（写出各指令执行后的结果）3、参考谜底：L=6, L的值实际就是BUF变量在内存中占有的字节数.4、参考谜底：PLENGTH=22, PLENGTH的值实际就是三个变量PAR、PNAME和COUNT在内存中占有的总的字节数.5、参考谜底：AX=1 BX=20 CX=16、参考谜底：AH=00H7、（1）利用中断调用发生5秒延时data segments db '5 second is gone',13,10,'$'data endscode segmentassume cs:code,ds:datamain proc farmov ax,datamov ds,axmov ah,2chint 21h ;取得以后时间:ch时 cl分 dh 秒 dl1/100秒mov bl,dhcontinue:mov ah,2chint 21hsub dh,blcmp dh,5jb continue ;判断两次取得时间间隔是否为5秒钟, 如果不是则继续读取时间lea dx,s ;如果到达5秒, 则显示一条信息mov ah,9int 21hmov ax,4c00hint 21hmain endpcode endsend main（2）利用中断调用, 在屏幕上显示1～9之间的随机数思路：利用DOS系统功能调用获得以后时间, 其中的dl寄存器中寄存的是1/100秒, 可以用来发生随机数.code segmentassume cs:codemain proc farmov ah,2chint 21hmov al,dl ;取得1/100秒, 分歧时间运行该法式时获得的这个数字也纷歧样, 具有随机性mov ah,0mov bl,9 ;除以9div bl ;相除后的余数ah的范围为0～8inc ah ;加1后获得1～9之间的数add ah,30h ;转换为ASCII码mov dl,ahmov ah,2int 21h ;在屏幕上显示该数mov ax,4c00hint 21hmain endpcode endsend main8、（1）二进制到压缩BCD码的转换.把AX中的二进制数转换为压缩的BCD码, 仍然寄存AX寄存器中.例如：如果AX中的二进制数为0010 0110 1001 0100B=2694H, 化成十进制数是9876, 其压缩的BCD码是1001 1000 0111 0110, 用十六进制暗示是9876H.即这种转换实际就是把2694H转换为9876H.考虑到AX中能够寄存的最年夜的四位压缩BCD数为9999H, 所以在转换之前需要判断AX中的二进制数不能超越9999, 即270FH.第五章（p237~238）1、静态RAM和静态RAM的区别2、ROM、PROM、EPROM、EEPROM在功能上各有何特点谜底略（见教材p208）3、DRAM的CAS和RAS输入的用途是什么？答：为了提高DRAM的集成度, 减少引脚的数目, DRAM的地址线分成行地址和列地址两部份, 在对存储器进行访问时, 先由行地址选通信号RAS把行地址送入行地址锁存器, 再由列地址选通信号CAS把列地址送入列地址锁存器, 并由读写信号控制数据的读出或写入.4、什么CACHE？作用是什么？处于微处置机中的什么位置？答：CACHE即高速缓冲存储器, 通常由SRAM组成.其作用是：将经常访问的代码和数据保管到由SRAM组成的高速缓冲存储器中, 把不经常访问的数据保管到由DRAM组成的主存中, 这样使存储器系统的价格降低, 同时又降低了接近零等候的性能, 年夜年夜的提高了系统的性能.CACHE位于CPU和主存储器之间.7、用1024×1位的RAM芯片组成16K×8位的存储器, 需要几多芯片？在地址线中有几多位介入片内寻址？几多位合成片选信号？（设地址总线为16位）答：需要16×8＝128片RAM芯片, 其中每8片为一组, 总共有16组；地址线中有10位介入片内寻址；由于有16组芯片, 余下的6根地址线中至少需要4根合成片选信号, 来选中其中的一组芯片.8、现有一存储器芯片的容量为512×4位, 若要用它组成4KB的存储器, 需要几多这样的芯片？每块芯片需要几多寻址线？整个存储系统最少需要几多寻址线？答：需要的芯片的数目为16片, 每两片为一组, 共有8组；每块芯片需要9根寻址线；由于共有8组芯片, 至少需要3根地址线合成片选信号用来选择8组芯片中的一组；整个存储器系统至少需要9＋3＝12根地址线.9、利用1024×8位的RAM芯片组成4K×8位的存储器系统, 用A15~A12地址线用线性选择法发生片选信号, 存储器地址的分配有什么问题？写出各芯片的地址分配.答：①需要的芯片的数目：4片②片内寻址需要的地址线的数目：由于每片RAM芯片内部有1024个存储单位, 所以需要10根地址线用于选中其中某一个存储单位, 占用地址总线的低10位（A9~A0）③片间寻址需要的地址线的数目：由于需要4片存储器芯片, 所以至少需要2根地址线进行译码用于选择4片芯片中的一片, 这样占用地址总线的A11和A10.余下的地址总线用线性选择法发生片选信号, 这样A15~A12的电平的分歧组合就发生了分歧的地址空间, 使得存储器芯片的地址空间发生重叠.如果A15~A12的电平组合为：A15=1, 其余的均为0, 则4片存储器芯片的地址范围分别为：A15 A14 A13 A12 A11 A10 A9…A01#：1 0 0 0 0 0 0 … 0 =8000H1 0 0 0 0 0 1 … 1 =83FFH2#：1 0 0 0 0 1 0 … 0 =8400H1 0 0 0 0 1 1 … 1 =87FFH3#：1 0 0 0 1 0 0 … 0 =8800H1 0 0 0 1 0 1 … 1 =8BFFH4#：1 0 0 0 1 1 0 … 0 =8C00H1 0 0 0 1 1 1 … 1 =8FFFH10、当从存储器偶地址单位读一个字节数据时, 写出存储器的控制信号和它们的有效电平（8086工作在最小模式）.谜底如下表所示：11、当要将一个字写入到存储器奇地址开始的单位中, 列出存储器的控制信号和他们的有效电平（8086工作在最小模式）.谜底如下表所示：分两次写入：第一次：第二次：12、设计一个64K×8的存储器系统, 采纳74LS138和EPROM2764器件, 使其寻址空间范围为：40000H~4FFFFH.解题步伐如下：①存储器芯片数目简直定：由于每片2764芯片为8K×8位, 要组成64K×8的存储器系统, 需要8片2764芯片, 编号为1#~8#；②片内寻址地址线的选择：由于每片2764芯片为8K×8位, 即有8K(213＝8K)个存储单位, 所以需要13根地址线（A12~A0）分别接到芯片的13个地址引脚, 来选通片内某个存储单位；③片间寻址地址线的分配：A15、A14和A13分别连接到74LS138的C、B、A端, 74LS138的8个输出分别接到8片2764的CS 端；④余下的地址线的连接：A19~A16和M/IO信号通过逻辑电路接到74LS138的三个控制端G1、G2A和G2B, 具体的逻辑电路的设计与题目给定的寻址空间范围有关, 如果题目没有给定寻址空间范围, 逻辑电路由读者自行设计；⑤根据寻址空间范围设计控制真个逻辑电路：把最低地址40000H 暗示成二进制形式为：0100 0000 0000 0000 0000, 可知20位地址总线高4位（A19~A16）的电平组合为A19=0, A18=1, A17=0, A16=0, 加上M/IO＝1, 由此可以设计出74LS138的三个控制端G1、G2A和G2B的逻辑电路.M/IO信号可以同G1端直接相连；A18反向后与A19通过二输入负逻辑与非门（即或门）接到G2A端, A17和A16通过二输入负逻辑与非门（或门）连接到G2B端.⑥其他控制信号的连接：数据总线D7~D0直接与存储器芯片的8根数据引脚相连接；RD信号直接芯片的允许输出引脚相连.具体的电路图略.13、用8K×8的EPROM 2764, 8K×8的RAM 6264和74LS138构成一个16K字ROM, 16K字RAM的存储器子系统.8086工作在最小模式, 系统带有地址锁存器8282, 数据收发器8286.画出存储器系统与CPU的连接图, 写出各芯片的地址分配.解题步伐如下：①存储器芯片数目简直定：需要EPROM芯片4片, 每两片组成一组（两片存储器芯片构成一个字存储器, 一片为奇地址存储体,另一片为偶地址存储体）, 共有2组, 编号为1#和2#；需要RAM 芯片4片, 每两片组成一组（两片存储器芯片构成一个字存储器, 一片为奇地址存储器, 另一片为偶地址存储器）, 共有2组, 编号为3#和4#.②片内寻址地址线的选择：由于每片2764芯片和6364芯片均为8K×8位, 即有8K(213＝8K)个存储单位, 所以需要13根地址线（A13~A1）分别接到芯片的13个地址引脚, 来选通片内某个存储单位.注意：A0不介入片内寻址, 用来作为奇偶存储体的选择信号.A0与BHE信号相配合来读/写每一组中的奇偶存储体.③片间寻址地址线的分配：A16、A15和A14分别连接到74LS138的C、B、A端, 74LS138的8个输出中的4个输出端分别选择4组（包括2组EPROM芯片和2组RAM芯片）存储器芯片中的一组.④74LS138的三个控制端G1、G2A和G2B的连接：地址信号A19、A18、A17和M/IO通过逻辑电路与三个控制端相连.可以由读者自行设计.如果选择A19=1, A18=0, A17=0, M/IO信号可以同G1端直接相连；A19反向后接到G2A端, A18和A17通过二输入负逻辑与非门（或门）连接到G2B端.⑤二次译码：由于每一组存储器由两片存储器芯片组成, 一片为奇地址存储体, 另一片为偶地址存储体, 这两个存储体的选择需要A0和BHE信号.因此, 74LS138的每个输出（Y0~Y3）还需要同这两个信号进行二次译码发生两个信号分别连到该组存储器的两个存储器芯片的CS端.例如：对第1组存储器, Y0与A0通过二输入或门连到1#的偶地址存储器芯片的CS端；Y0与BHE通过二输入或门连到1#的奇地址存储器芯片的CS端.其他三组的二次译码电路以此类推.⑥各组芯片的地址范围：1#：80000H~83FFFH2#：84000H~87FFFH3#：88000H~8BFFFH4#：8C000H~8FFFFH每组的两个存储器芯片分别占用其中的奇地址和偶地址.14、上题中若从74LS138的Y2开始选择ROM和RAM芯片, 写出各块芯片的地址分配.解答：若从74LS138的Y2开始选择ROM和RAM芯片, 那么片间寻址A16、A15和A14组合如下表所示则各组芯片的地址范围为：1#：88000H~8BFFFH2#：8C000H~8FFFFH3#：90000H~93FFFH4#：94000H~97FFFH第六章（p262）7、某微机系统中, 有8块I/O接口芯片, 每个芯片占有8个端口地址, 若起始地址为9000H, 8块芯片的地址连续分布, 用74LS138作译码器, 画出译码电路, 并说明每块芯片的端口地址范围.解答：①片内寻址地址线的分配：由于每个芯片占有8个端口地址, 则需要3个地址线用于片内寻址以访问片内8个端口, 这样占用地址总线的最低3位, 即A2、A1和A0.②片间寻址地址线的分配：由于总共有8块I/O接口芯片, 则需要8根地址线, 并接到74LS138的3个输入端C、B和A,74LS138的8个输出端Y0~Y7分别接8个I/O接口芯片的CS端, 以寻址8块芯片中的一块, 这样占用地址总线的A5、A4和A3位.③74LS138的控制真个连接：根据起始地址9000H可知, 剩下的地址线A15~A6的组合为A15=1, 其余的地址线的电平信号为低电平, 加上M/IO=0, 据此可以求出74LS138的3个控制真个连线逻辑.④各个芯片的地址范围：1# 9000H~9007H2# 9008H~900FH3# 9010H~9017H4# 9018H~901FH, 同理可写出剩下的4块芯片的地址范围.第七章（p302～303）1～4题略5、中断服务子法式中中断指令STI放在分歧位置会发生什么分歧的结果？中断嵌套时STI指令应如何设置？解答：在进入中断服务法式时, 中断允许标识表记标帜位IF被清0, 以屏蔽其他外部中断, 在中断服务法式中可以用STI指令重新开中断, 即IF=1.①STI指令放在中断服务法式开头和中间的某个位置, 可以允许中断嵌套, CPU能响应更高级另外中断请求；②STI指令放在中断服务法式结束之前, 几乎没什么作用, 因为以后的中断服务快要结束了, 中断结束后, 自动恢复标识表记标帜位IF, 使IF=1, CPU又可以响应中断了.如果允许中断嵌套, 则在中断服务子法式的开头用STI指令开中断.6、中断结束命令EOI放在法式的分歧位置会发生什么分歧的结果？解答：EOI命令能够使中断控制器的ISR（中断服务寄存器）的相应位清0, 允许同级别或级别较低的中断请求.在中断服务子法式中, EOI指令可以放在①中断服务法式的开头和中间的某个位置, 则在中断处置中提前发出了EOI命令, 则清除正在执行的中断服务, ISR置“1”位被清0, 允许响应同级别或初级的中断申请, 可是这样会呈现重复嵌套, 使优先级高的中断不能及时获得服务；②放在中断服务法式返回指令IRET之前, 这样以后中断结束。
必做：1、2、3、5、9、121．静态RAM内存储的信息只要电源存在就能一直保持，而动态RAM的信息需要定时刷新才能保持；同时静态RAM的集成度比较低，运行速度快，而动态RAM的集成度高，运行相对较慢。
2．ROM是只读存储器，根据写入方式的不同可以分为四类：掩膜型ROM、PROM、EPROM 和EEPROM。
PROM是可编程只读存储器，只允许编程一次，价格与生产批量无关，造价比较高；EPROM为可擦除可编程ROM，能够通过特殊方式对它进行编程；EEPROM为电可擦除可编程ROM，能够通过一定的通电方式对内容进行擦除并写入新的信息。
3．CAS#为列地址选通信号，用于指示地址总线上的有效数据为列地址；RAS#为行地址选通信号，用于指示地址总线上的有效数据为列地址。
5．直接映象Cache是将主存储器中每一页大小分成和Cache存储器大小一致，Cache 中每一块分配一个索引字段以确定字段，这样可以通过一次地址比较即可确定是否命中，但如果频繁访问不同页号主存储器时需要做频繁的转换，降低系统性能；成组相联Cache内部有多组直接映象的Cache，组间采用全关联结构，并行地起着高速缓存的作用。
访问时需要进行两次比较才能确定是否命中。
9．组成4K×8的存储器，那么需要4片这样的芯片：将A15取反后分配芯片1的CS＃；将A14取反后分配给芯片2的CS＃；将A13取反后分配芯片3的CS＃；将A12取反后分配给芯片4的CS＃。
那么芯片1的地址范围可以是（0x8000~0x83FF）、（0x8400~0x87FF）、（0x8800~0x8BFF）、（0x8C00~0x8FFF）、…、（0xF400~0xF7FF）、（0xF800~0xFBFF）、（0xFC00~0xFFFF），芯片2的地址范围可以是（0x4000~0x43FF）、（0x4400~0x47FF）、（0x4800~0x4BFF）、（0x4C00~0x4FFF）、…、（0xF400~0xF7FF）、（0xF800~0xFBFF）、（0xFC00~0xFFFF），这样会造成地址的重复12．因为EPROM2764是8K*8的ROM，所以要构成64K*8的存储器系统，需要8片EPROM2764。
微机原理与接口技术习题参考答案第一章（p20）1、参考答案：冯•诺伊曼计算机的设计思想（EDVAC方案：存储程序通用电子计算机方案）：①计算机分为计算器、控制器、存储器、输入和输出装置五个部分；②计算机内采用二进制；③将程序存储在计算机内，简称“程序存储”。
其中第三点是冯•诺依曼计算机设计的精华，所以人们又把冯•诺依曼原理叫做程序存储原理，即程序由指令组成并和数据一起存放在存储器中，机器则按程序指定的逻辑顺序把指令从存储器中读出来并逐条执行，从而自动完成程序描述的处理工作。
冯•诺伊曼计算机主要以运算器和控制器为中心，结构框图如下图所示。
2、参考答案：微处理器就是中央处理器CPU，是计算机的核心，单独的CPU不能构成计算机系统；微型计算机由微处理器、主存储器、I/O接口（注意：不是I/O设备）组成；而微型计算机系统除了包括微型计算机外，还有系统软件（即操作系统）、应用软件、外存储器和I/O设备等。
微型计算机系统结构如下图所示。
3、答案略，见p6～74、答案略，见图2，或教材图1-35、答案略，见p12~136、参考答案：由于8086微处理器的地址总线的宽度为20位，所以它可寻址220＝1M字节的存储空间；而PentiumII微处理器的地址总线的宽度为36位，所以它可寻址236=64G字节的存储空间。
7、参考答案：①PCI(Peripheral Component Interconnect:外围设备互联)，是Intel公司1992年发布486微处理器时推出的32/64位标准总线，数据传输速率位132MB/s，适用于Pentium微型计算机。
PCI总线是同步且独立于微处理器的具有即插即用(PNP:Plug and play，所谓即插即用，是指当板卡插入系统时，系统会自动对板卡所需资源进行分配，如基地址、中断号等，并自动寻找相应的驱动程序）的特性.PCI总线允许任何微处理器通过桥接口连接到PCI 总线上。
