PCB中去耦电容应该怎么放

工程师们在设计PCB电源分配系统的时候，首先把整个设计分成四个部分：电源(电池、转换器或者整流器)、PCB、电路板去耦电容和芯片去耦电容。

本文将主要关注PCB和芯片去耦电容。

电路板去耦电容通常很大，大约是10mF或者更大，而且主要用于特定场合中。

设计一个去耦电容包括两步。

首先，根据电气计算电容值，然后将电容放置在PCB上。

确切地讲，电容放在离数字芯片多远的地方合适？但人们常常忽略了PCB本身就是去耦设计的一部分。

本文将讨论在哪里电路板适合去耦设计。

去耦需求基本上，电源通过一根导线向数字芯片提供能量。

这个电源有可能离芯片比较“远”。

电源线为5 英寸长的16 AWG的电线和4英寸长的20mil的走线并不少见。

这些导线具有电阻、电容和感应，这些都影响能量的传送。

电感和导线的长度成正比，是产生大多数质量问题的原因。

走线需要着重考虑，因为它决定了总的电感和电流流动的环路环路。

这个环路环路能够而且很可能会辐射电磁干扰(EMI)。

在芯片的旁边放置一个小电源(比如电容)，能让电容到芯片Vcc管脚之间的走线长度最小，从而减少环路面积。

这能尽量减少由导线电感引起的电压降问题。

由于回路环路减小了，所以EMI也减小了。

直接把数字芯片U1连接到电源上意味着可能需要几英寸的走线。

可以将具有寄生电感L2和R2的电容C1插入到电路中离芯片比较近的地方，距离小于1英寸(图1)。

L3是C1 和U1之间的导线电感。

L1 和R1是从电源到电容之间导线的寄生参数。

度减小到mil量级，将导线阻抗减小到可以应用的程度。

C2在这里非常重要，它决定电源必须供给多少电流。

C2代表了U1的内部负载和U1必须驱动的外部负载。

当S1关闭时，这些负载连接到电源，并马上需要电流。

电感是电源和开关之间阻抗的主要来源。

例如，对于10mil宽度的走线，电阻、电容和电感分别大约是0.02Ω/in，2 pF/in和20nH/in。

这些是用于PCB板的走线(微带线和带状线)和导线的典型数据。

印制电路信息 2019 No.6印制电路板去耦电容摆放位置分析宋晓锋 （上海市可扩展计算与系统重点实验室（上海交通大学），上海 ２００２４０）李德恒（高效能服务器与存储技术国家重点实验室（浪潮电子信息产业股份有限公司），山东 济南 ２５０１０１） 摘 要 文章对ＰＣＢ空间有限情况下，去耦电容的摆放位置设计方案进行了理论分析和仿真分析验证。

结果表明，在无法保证去耦电容都拥有过孔的情况下，将去耦电容分别放置于不同层面，将优于将其放置于同一层面。

关键词 电源完整性；去耦电容；目标阻抗；仿真中图分类号：TN41 文献标识码：A 文章编号：1009-0096（2019）06-0003-03Decoupling capacitor placement analysis of PCBSong Xiaofeng Li DehengAbstract In this paper, the decoupling capacitor placement design scheme is analyzed based on theoretical analysis and simulation verification which have limited PCB space. The result shows that, placing the decoupling capacitor within the different layer is better than the same layer, if decoupling capacitor have not enough vias.Key words Power Integrity; Decoupling Capacitor; Target Impedance; Simulation0 引言开关电源为服务器和存储电路板设计中的常用电路，为了降低电路中电源噪声，在用电芯片端会加入去耦电容。

去耦电容的容值计算和布局布线去耦电容是一种常见的电子电路组件，用来消除电源电压中的小幅度变化和高频噪声，保持电路的稳定性和准确性。

去耦电容的容值计算和布局布线对于电子电路的设计和实施非常重要。

在本文中，我们将详细介绍去耦电容的容值计算和布局布线的一些基本原则和步骤。

一、容值计算：容值计算是确定去耦电容的容量大小的过程。

容值的选择取决于被去耦电路的功耗和工作频率。

下面是一些常见的容值计算方法：1.基本原则：根据供电电路的功耗和工作频率，选择一个合适的容值范围。

一般来说，容值越大，电路的抗干扰能力越强。

但是过大的容值可能导致电容器体积过大、成本上升等问题。

2.能量平衡法：通过估计电路的能量变化情况，选择一个合适的容值范围。

根据传输速率和功耗等参数，计算出电路在单位时间内的能量变化量，然后根据能量变化量和容量大小的关系来确定一个合适的容值范围。

3.经验法则：通常情况下，可以参考一些经验法则来选择去耦电容的容值。

例如，对于数字电路，可以使用供电电流的10%作为参考容值；对于模拟电路，可以使用供电电流的1%作为参考容值。

二、布局布线：布局布线是指去耦电容在电路板上的位置和连接方式。

正确的布局布线可以提高电路的抗干扰能力和信号完整性。

1.位置选择：尽量将去耦电容放置在供电接口附近，以最大限度地去除电源电压中的噪声。

可以通过模拟电路和数字电路分区的方式来布局。

2.布线方式：一般来说，去耦电容与供电引脚之间需要短而粗的连接线路，以降低电阻和电感。

可以使用直接连接方式或者通过PCB布线来实现。

在进行PCB布线时，尽量缩短去耦电容与电源引脚之间的距离，降低电阻和电感。

3.接地方式：去耦电容的一端应该与地线相连，形成电路的回路。

可以选择直接与普通电路板的地线相连，或者单独设计一个地线平面来连接。

4.绕线方式：在进行布线时，尽量避免与其他电路、信号线和高频线路交叉，以降低串扰和干扰。

5.EMI控制：如果需要进一步降低电磁干扰（EMI），可以在电路板上使用屏蔽设备或者滤波电路来控制电磁干扰。

去耦电容的过孔设计
去耦电容是电路设计中常用的元件，用于提供电源噪声滤波和电源稳定性。

在将去耦电容安装到PCB上时，通常需要穿过PCB的过孔进行连接。

为了确保电路的性能和可靠性，过孔的设计非常重要。

第一点是过孔的尺寸。

过孔的尺寸应根据PCB板厚和元件引脚直径选择。

一般情况下，过孔的直径应比引脚直径略大一些，以确保元件可以轻松地穿过过孔。

同时，过孔的孔径也应适当增加，以便焊接过程中可以使焊料充满孔洞。

第二点是过孔的位置。

在PCB设计时，应尽可能将过孔布置在距元件引脚最近的位置，以确保连接的稳定性和可靠性。

此外，过孔的位置也应考虑到PCB的布局和线路的复杂程度，以避免元件之间的干扰。

第三点是过孔的连接方式。

通常情况下，过孔的连接方式可以选择PTH（穿孔连接）和NPTH（非穿孔连接）两种。

PTH连接可以提供更稳定的连接，但需要更多的工艺步骤和成本。

NPTH连接则简单易行，但需要注意连接的可靠性和电路性能。

总之，过孔设计是PCB设计中非常重要的一环，需要综合考虑尺寸、位置和连接方式等因素，以确保电路的性能和稳定性。

- 1 -。

PCB板去耦电容大小选择与布置去耦电容不是越多越好，而是要注意滤波的效果。

设计PCB印制线路板时，电源输入端跨接一个10μF~100μF的电解电容器，每个集成芯片的电源-地之间配置一个0.01μF的陶瓷电容器。

一方面提供和吸收该集成电路开门关门瞬间的充放电能，另一方面旁路掉该器件的高频噪声。

一、PCB板中去耦电容的分类去耦电容在补偿集成片或电路板工作电压跌落时能起到储能作用。

它可以分成整体的、局部的和板间的三种。

整体去耦电容又称旁路电容，它工作于低频（<1MHz）范围状态，为整个电路板提供一个电流源，补偿电路板工作时产生的ΔI噪声电流，保证工作电源电压的稳定。

它的大小为PCB上所有负载电容和的50~100倍。

它应放置在紧靠PCB外接电源线和地线的地方，印制线密度很高的地方。

这不仅不会减小低频去耦，而且还会为PCB上布置关键性的印制线提供空间。

局部去耦电容有两个作用。

第一，出于功能上的考虑：通过电容的充放电使集成片得到的供电电压比较平稳，不会由于电压的暂时跌落导致集成片功能受到影响；第二，出于EMC考虑：为集成片的瞬变电流提供就近的高频通道，使电流不至于通过环路面积较大的供电线路，从而大大减小向外的辐射噪声。

同时由于各集成片拥有自己的高频通道，相互之间没有公共阻抗，抑止了其阻抗耦合。

局部去耦电容安装在每个集成片的电源端子和接地端子之间，并尽量靠近集成片。

板间去耦电容是指电源面和接地面之间的电容，它是高频率时去耦电流的主要来源。

板间电容可以通过增加电源层和接地层间面积来增大。

在PCB中，一些接地面可以布到了电源层，移去这些接地面，用电源隔离区代之，可以增加板间电容。

二、PCB板中去耦电容的大小在直流电源回路中，负载的变化会引起电源噪声。

例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。

配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，好的高频去耦电容可以去除高到1GHz的高频成分。

去耦电容的布局与布线
去耦电容放置在负载器件的电源和地之间，主要有两个作用：一方面是作为负载器件的蓄能电容，避免由于电流的突变而使电压下降，相当于滤除纹波；另一方面旁路掉该器件的高频噪声。

在很多设计中，去耦电容通常使用容量相差一个数量级以上的两个甚至更多的电容并联，为的是提高电源供应电路从高到低频的瞬态响应。

理论上电容越大，低频的通过性越好，滤波效果也越好，但电容器的原理和结构也决定了大容量电容的分布参数，如等效电感和等效电阻都明显高于小电容，同时PCB走线也存在一定的分布参数。

只是这些分布参数的在低频时表现并不明显，所以布局安排上可以将大容量电容放得远离有源器件一些。

随着工作频率升高，滤波器件的感抗和PCB线路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。

同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。

为降低EMI，也应尽量减小电源线和地回路之间包围的面积。

以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

图1各种布线方式对去耦质量的影响
图2 两种拓扑结构的对比
图3 多器件时两种去耦布线的对比
图4 如何减小电源和地回路所包围的面积
思考一下：对于稳压器，其输入端、输出端的电容如何放置？
以上图片均来自互联网，仅供研究、学习之用。

去耦电容的使⽤在直流电源回路中，负载的变化会引起电源噪声。

例如在数字电路中，当电路从⼀个状态转换为另⼀种状态时，就会在电源线上产⽣⼀个很⼤的尖峰电流，形成瞬变的噪声电压。

配置去耦电容可以抑制因负载变化⽽产⽣的噪声，是印制电路板的可靠性设计的⼀种常规做法，配置原则如下：电源输⼊端跨接⼀个10～100uF的电解电容器，如果印制电路板的位置允许，采⽤100uF以上的电解电容器的抗⼲扰效果会更好。

为每个集成电路芯⽚配置⼀个0.01uF的陶瓷电容器。

如遇到印制电路板空间⼩⽽装不下时，可每4～10个芯⽚配置⼀个1～10uF钽电解电容器，这种器件的⾼频阻抗特别⼩，在500kHz～20MHz范围内阻抗⼩于1Ω，⽽且漏电流很⼩（0.5uA以下）。

对于噪声能⼒弱、关断时电流变化⼤的器件和ROM、RAM等存储型器件，应在芯⽚的电源线（Vcc）和地线（GND）间直接接⼊去耦电容。

去耦电容的引线不能过长，特别是⾼频旁路电容不能带引线。

⾼⼿和前辈们总是告诉我们这样的经验法则：“在电路板的电源接⼊端放置⼀个1～10µF的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置⼀个0.01～0.1µF的电容，滤除⾼频噪声。

”在书店⾥能够得到的⼤多数的⾼速PCB设计、⾼速数字电路设计的经典教程中也不厌其烦的引⽤该⾸选法则（⽼外俗称Rule of Thumb）。

但是为什么要这样使⽤呢？⾸先就我的理解介绍两个常⽤的简单概念。

什么是旁路？旁路（Bypass），是指给信号中的某些有害部分提供⼀条低阻抗的通路。

电源中⾼频⼲扰是典型的⽆⽤成分，需要将其在进⼊⽬标芯⽚之前提前⼲掉，⼀般我们采⽤电容到达该⽬的。

⽤于该⽬的的电容就是所谓的旁路电容（Bypass Capacitor）,它利⽤了电容的频率阻抗特性（理想电容的频率特性随频率的升⾼，阻抗降低，这个地球⼈都知道），可以看出旁路电容主要针对⾼频⼲扰（⾼是相对的，⼀般认为20MHz以上为⾼频⼲扰，20MHz以下为低频纹波）。

由多个电组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？
对于噪声敏感的IC电路，为了达到更好的滤波效果，通常会选择使用多个不同容值的电容并联方式，以实现更宽的滤波频率，如在IC电源输入端用1μF、100nF和10nF并联可以实现更好的滤波效果。

那现在问题来了，这几个不同规格的电容在PCB布局时该怎么摆，电源路径是先经大电容然后到小电容再进入IC，还是先经过小电容再经过大电容然后输入IC。

我们知道，在实际应用中，电容不仅仅是理想的电容C，还具有等效串联电阻ESR及等效串联电感ESL，如下图所示为实际的电容器的简化模型：
在高速电路中使用电容需要关注一个重要的特性指标为电容器的自谐振频率，电容自谐振频率公式表示为：
自谐振频率点是区分电容器是容性还是感性的分界点，低于谐振频率时电容表现为电容特性，高于谐振频率是电容表现为电感特性，只有在自谐振频率点附近电容阻抗较低，因此，实际去耦电容都有一定的工作频率范围，只有在其自谐振频率点附近频段内，电容才具有很好的去耦作用，使用电容器进行电源去耦时
需要特别注意这一点。

电容的特性阻抗可表示为：
可见大电容（1uF）的自谐振点低于小电容(10nF)，相应的，大电容对安装的PCB电路板上产生的寄生等效串联电感ESL的敏感度小于小电容。

SO，小电容应该尽量靠近IC的电源引脚摆放，大电容的摆放位置相对宽松一些，但都应该尽量靠近IC摆放，不能离IC距离太远，超过其去耦半径，便会失去去耦作用。

以上情况适用于未使用电源平面的情况，对于高速电路电路，一般内层会有完整的电源及地平面，这时去耦电容及IC的电源地引脚直接过孔via打到电源、地平面即可，不需用导线连接起来。

PCB電源去耦設計指南工程師們在設計PCB電源分發系統的時候，首先把整個設計分成四個部分︰1.電源(電池、轉換器或者整流器)、2.PCB、3.電路板去耦電容和4.晶片去耦電容。

本文將主要關注PCB和晶片去耦電容。

電路板去耦電容通常很大，大約是10mF或者更大，而且主要用于特定場合中。

設計一個去耦電容包括兩步。

首先，1.根據電氣計算電容值，然後2.將電容放置在PCB上。

確切地講，電容放在離數字晶片多遠的地方合適？但人們常常忽略了PCB本身就是去耦設計的一部分。

本文將討論在那裡電路板適合去耦設計。

去耦需求基本上，電源透過一根導線向數字晶片提供能量。

這個電源有可能離晶片比較“遠”。

電源線為5 英寸長的16 AWG的電線和4英寸長的20mil的走線並不少見。

這些導線具有電阻、電容和感應，這些都影響能量的傳送。

電感和導線的長度成正比，是產生大多數質量問題的原因。

走線需要著重考慮，因為它決定了總的電感和電流流動的環路環路。

這個環路環路能夠而且很可能會輻射電磁干擾(EMI)。

在晶片的旁邊放置一個小電源(比如電容)，能讓電容到晶片Vcc管腳之間的走線長度最小，從而減少環路面積。

這能盡量減少由導線電感引起的電壓降問題。

由於回路環路減小了，所以EMI也減小了。

直接把數字晶片U1連接到電源上意味著可能需要幾英寸的走線。

可以將具有寄生電感L2和R2的電容C1插入到電路中離晶片比較近的地方，距離小于1英寸(圖1)。

L3是C1 和U1之間的導線電感。

L1 和R1是從電源到電容之間導線的寄生參數。

这样，可将走线长度减小到mil量级，将导线阻抗减小到可以应用的程度。

C2在這裡非常重要，它決定電源必須供給多少電流。

C2代表了U1的內部負載和U1必須驅動的外部負載。

當S1關閉時，這些負載連接到電源，並馬上需要電流。

電感是電源和開關之間阻抗的主要來源。

例如，對于10mil寬度的走線，電阻、電容和電感分別大約是0.02Ω/in，2 pF/in和20nH/in。