课程名称： 数字逻辑电路设计实践
实验名称： 组合逻辑电路设计
时序逻辑电路
1、 实验目的
1. 掌握时序逻辑电路的一般设计过程；
2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；
3. 掌握时序逻辑电路的基本调试方法；
4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
2、 实验原理
详见书103～147
3、 实验内容
1. 广告流水灯
a. 实验要求
用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。
1）状态转换图：
现态 次态
Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1)
Q0(n+1)
0
0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
2)建立卡诺图：
001 010 100 011
101 110 000 111
1!1210nnnQQQ
有上表得：
Q0n1=Q0n 0
1 00 01 11 10 2nQ10nnQQQ1n1=Q0n⊕Q1n
Q2n1=Q0nQ1n⊕Q2n=Q0nQ1n⊕Q2n
因此，需要三个D触发器来实现时序电路，三个D触发器分别对应Q0、Q1、Q2
通过一片74LS138 3-8线译码器将Q2Q1Q0所对应的二进制码输出转化为相应的0~7号LED灯的输入电平。
2 将单脉冲加到系统时钟端，静态验证实验电路。
实 验 报 告
课程名称： 数字电路实验 第 8 次实验
实验名称： 同步时序电路逻辑设计
实验时间： 2012 年 5 月 29 日
实验地点： 组号
学号：
姓名：
指导教师： 评定成绩：
《数字电路与系统设计》实验指导书
1
一、实验目的：
1．掌握同步时序电路逻辑设计过程。
2．掌握实验测试所设计电路的逻辑功能。
3．学习EDA软件的使用。
二、实验仪器：
序号 仪器或器件名称 型号或规格 数量
1 逻辑实验箱 1
2 万用表
1
3 双踪示波器 1
4 74LS194 1
5 74LS112 1
6 74LS04 1
7 74LS00 1
8 74LS86 1
9 74LS10 1
三、实验原理：
同步时序电路逻辑设计过程方框图如图8-1所示。
设计要求 状态转移图
状态转移表
状态化简
状态分配 选择触发器
激励方程、输出方程
逻辑电路
《数字电路与系统设计》实验指导书
2
图8-1
其主要步骤有：
1．确定状态转移图或状态转移表
根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表。
2．状态化简
将原始状态转移图或原始状态转移表中的多余状态消去，以得到最简状态转移图或状态转移表，这样所需的元器件也最少。
3．状态分配
时序逻辑电路
一、选择题
1．同步计数器和异步计数器比较，同步计数器的显著优点是
。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。
3．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器
4. N个触发器可以构成最大计数长度（进制数）为
的计数器。
A.N B.2N C.N2 D.2N
5. N个触发器可以构成能寄存
位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N
6．
7．同步时序电路和异步时序电路比较，其差异在于后者
。
A.没有触发器 B.没有统一的时钟脉冲控制
C.没有稳定状态 D.输出只与内部状态有关
8．一位8421BCD码计数器至少需要
个触发器。
A.3 B.4 C.5 D.10
9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用
个触发器。
A.2 B.3 C.4 D.8
10．8位移位寄存器，串行输入时经
个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
二、判断题（正确打√，错误的打×）
1．同步时序电路由组合电路和存储器两部分组成。（ √ ）
2．组合电路不含有记忆功能的器件。（ √ ）
3．时序电路不含有记忆功能的器件。（× ）
4．同步时序电路具有统一的时钟CP控制。（ √ ）
5．异步时序电路的各级触发器类型不同。（ × ）
6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（ × ）
第五章 时序逻辑电路
前面介绍的组合逻辑电路无记忆功能。而时序逻辑电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，或者说与电路以前的输入状态有关，具有记忆功能。触发器是时序逻辑电路的基本单元。
本章讨论的内容为时序逻辑电路的分析方法、寄存器和计数器的原理及应用。
第一节 时序逻辑电路的分析
一、概述
1、时序逻辑电路的组成
时序逻辑电路由组合逻辑电路和存储电路两部分组成，结构框图如图5-1所示。图中外部输入信号用X（x1，x2，„ ，xn）表示；电路的输出信号用Y（y1，y2，„ ，ym）表示；存储电路的输入信号用Z（z1，z2，„ ，zk）表示；存储电路的输出信号和组合逻辑电路的内部输入信号用Q（q1，q2，„ ，qj）表示。
图5-1 时序逻辑电路的结构框图
可见，为了实现时序逻辑电路的逻辑功能，电路中必须包含存储电路，而且存储电路的输出还必须反馈到输入端，与外部输入信号一起决定电路的输出状态。存储电路通常由触发器组成。
2、时序逻辑电路逻辑功能的描述方法
用于描述触发器逻辑功能的各种方法，一般也适用于描述时序逻辑电路的逻辑功能，主要有以下几种。
（1）逻辑表达式
图5-1中的几种信号之间的逻辑关系可用下列逻辑表达式来描述：
Y =F(X，Qn)
Z =G(X，Qn)
Qn+1=H(Z，Qn)
它们依次为输出方程、状态方程和存储电路的驱动方程。由逻辑表达式可见电路的输出Y不仅与当时的输入X有关，而且与存储电路的状态Qn有关。
（2）状态转换真值表
状态转换真值表反映了时序逻辑电路的输出Y、次态Qn+1与其输入X、现态Qn的对应关系，又称状态转换表。状态转换表可由逻辑表达式获得。
（3）状态转换图 状态转换图又称状态图，是状态转换表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。
（4）波形图
波形图又称为时序图，是电路在时钟脉冲序列CP的作用下，电路的状态、输出随时间变化的波形。应用波形图，便于通过实验的方法检查时序逻辑电路的逻辑功能。
