教 案 用 纸
学
科 电子技术基础 第 八 章 触发器及时序逻辑电路
第 一 节 触发器 审 批 签 字
授 课 时 数 2 授 课 方 法 讲授，示范
授 课 时 间 2009.12.11 授 课 班 级 08数控
教 学 目 的 使学生掌握触发器的功能。
教 学 重 点
和 难 点 重点：触发器的功能。
难点：基本RS触发器的几种工作状态。
复 习 提 问 译码器的功能是什么？
教 具
课外作业题号
教 学 内 容 、 方 法 和 过 程 附 记
一、组织教学
二、前课复习：译码器的功能及其工作原理。
三、新课导入： 上一章学习的是各种逻辑门及由它们组成的组合逻辑电路，都不具有记忆功能。在数字系统中，通常需要存储各种数字信息，因此需要具有记忆功能的电路。触发器是最常用的具有记忆功能的基本单元电路。
四、新课讲解：详见附页
五、知识点总结回顾
§8-1 触发器
触发器是具有记忆功能、可以存储数字信息的最常用的一种基本单元电路，用它可以构成不同功能的时序逻辑电路，如寄存器和计数器等。
触发器具有记忆功能，在某一时刻的输出不仅取决于此时的输入，还与原来的状态有关。
能够存储一位二进制数的基本单元电路称为触发器。触发器必须具有以下基本特点：
（1）有两个稳定的工作状态，即“0”和“1”；
（2）在适当信号的作用下，两种稳定状态可以相互转换；
（3）在输入信号消失后，能将获得的新状态保持下来。
触发器的种类很多，目前大量使用的集成触发器，但它们都是在基本RS触发器的基础上发展起来的。
一、RS触发器
1．基本RS触发器
（1）电路组成与逻辑符号
基本RS触发器由两个与非门交叉连接而成，如图8-1所示。电路有两个输入端DR、DS和两个输出端Q、Q。正常工作时，Q和Q总是互补状态。该电路有两个稳定状态，一个是Q=0、Q=1时，称为触发器的“0”状态，另一个是Q=1、Q=0时称为触发器的1状态。利用这两个状态就可以存储一位二进制数码“0”或“1”
1 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 第6章 时序逻辑电路 一、选择题 1．下列逻辑电路中哪个是时序逻辑电路：（ ）。[江苏大学2016研] A．二进制译码器 B．二进制加法器 C．移位寄存器 D．数据选择器 【答案】C 【解析】ABD三项都属于组合逻辑电路，C项移位寄存器是由触发器组成的，具有存储功能，它属于时序逻辑电路。 2．同步时序电路和异步时序电路比较，其差异在于后者（ ）。[重庆大学2015研] A．没有触发器 B．没有统一的时钟控制 C．没有稳定状态 D．输出只与内部状态有关 【答案】B 【解析】A项是组合逻辑电路和时序逻辑电路的区别；C项是无稳态电路与稳态电路的区别；D项是米勒型电路和摩尔型电路的区别。
2 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 3．对于状态表6-1，下列说法正确的是：（ ）。[北京邮电大学2015研] 表6-1 A．状态A和B肯定等价 B．状态D和E肯定等价 C．状态A和C肯定等价 D．状态B和F肯定等价 【答案】B 【解析】根据状态表6-1可知，状态D和E在输入0后，次态都为自身且输出Z＝0，而在输入1后，次态都变为C且输出Z＝0。所以，可以视为两者状态等价，同样的分析方法用于A、C、D三项，可以发现这三个选项是错误的。 二、填空题 1．时序电路中“等价状态”是______，在实际应用中起______作用。[重庆大学2014研] 【答案】相同的输入下，输出相同且次态也相同；化简
3 / 53 十万种考研考证电子书、题库视频学习平台 圣才电子书 【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相同，等价的状态主要用于化简状态转换表，也就是减少电路的状态数量，可以优化构成相应电路的硬件结构。 2．一个模值为6的计数器，状态转移图如图6-1所示，若初始状态为000，则经过100个CP脉冲后，其状态为______。[北京邮电大学2015研] 图6-1 【答案】110 【解析】每经过一个CP脉冲，计数器的状态按照顺序变化一次，100/6＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。 3．4个触发器构成M序列发生器，反馈函数D0＝Q3⊕Q0，若初始状态为Q3Q2Q1Q0＝1010，则整个M序列为______。[北京邮电大学2015研] 【答案】1111 1010 1100 1000 【解析】根据初始状态和反馈函数可以列出状态转换表，得到循环的状态序列，从而得到Q3的周期性输出的序列。 4．某M序列发生器由4位D触发器构成，反馈函数为Q3⊕Q0，若该发生器的初始状
丽 水 学 院 数字电子技术基础6—1
第六章 时序逻辑电路（14课时）
本章教学目的、要求：
1．掌握时序逻辑电路的分析方法。
2．掌握常用时序逻辑部件：寄存器、移位寄存器、由触发器构成的同步二进制递
增计数器和异步十进制递减计数器，及由集成计数器构成任意进制计数器。
3．熟悉常用中规模集成时序逻辑电路的逻辑功能及使用方法。
4．掌握同步时序逻辑电路的设计方法。
重点：时序逻辑电路在电路结构和逻辑功能上的特点；同步时序逻辑电路的分析方法；常用中规模集成时序逻辑电路的逻辑功能及使用方法；由集成计数器构成任意进制计数器。
难点：同步时序逻辑电路的设计方法
第一节 概述（0.5课时）
一、定义：
1．定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。
2．例：串行加法器：
指将两个多位数相加时，采取从低位到高位逐位相加的方式完成相加运算。
需具备两个功能：
将两个加数和来自低位的进位相加，
记忆本位相加后的进位结果。
全加器执行三个数的相加运算，
存储电路记下每次相加后的运算结果。
CP ai bi ci-1(Q) si ci(D)
0 a0 b0 0 s0 c0
1 a1 b1 c0 s1 c1
2 a2 b2 c1 s2 c2
3．结构上的特点：
①时序逻辑电路通常包含组合电路和存储电路两部分，存储电路（触发器）是必不可少的；
②存储器的输出状态必须反馈到组合电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。 CICOCLKC11DQQiaici-1cibis串行加法器电路 丽 水 学 院 数字电子技术基础6—2
二、时序电路的功能描述
原状态：q1, q2, …, ql
新状态：q1*，q2 *， …，ql*
1．逻辑表达式。
时序逻辑电路
时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。
时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。
一、时序电路的基本分析和设计方法
（一）分析步骤
1．根据给定的时序电路图写出下列各逻辑方程式：
（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。
2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。
4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。
【例1】分析时序电路
（1）时钟方程：CPCPCPCP012
输出方程：nnQQY21
驱动方程：nnnnnnQKQJQKQJQKQJ202001011212
（2）求状态方程
JK触发器的特性方程：nnnQKQJQ1
将各触发器的驱动方程代入，即得电路的状态方程：
nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212
（3）计算、列状态表
nnnnnnnnQQYQQQQQQ21210011112
（4）画状态图及时序图
（5）逻辑功能
有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：
000→001→011→111→110→100→000→…
