lab 15 RS触发器设计
- 格式：doc
- 大小：237.00 KB
- 文档页数：4
lab 15 RS 触发器设计
1. 实验目的
1.1 熟悉原理图设计方法
1.2 熟悉版图设计方法
1.3 熟悉版图验证方法
2. 实验原理
触发器是具有记忆功能的基本器件，是构成时序电路的基本单元。
RS 触发器是最为基本的一类触发器，本实验设计CMOS 与非门结构的RS 触发器电路原理图与物理版图，并在版图基础上进行版图验证，附加实验内容为原理图之后的电路仿真，旨在完成CIC 设计过程中的核心步骤。
2.1 工作原理
与非门结构的基本RS 触发器，逻辑图与逻辑符号分别如图15.1a 、15.1b 所示。
其工作原理叙述如下：
① 0R =、1S =：由于0R =，不论原来1Q =还是0，都有1Q =；再由1S =、1Q =可得0Q =。
即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。
R 端称为触发器的置0端或复位端。
② 1R =、0S =：由于0S =，不论原来1Q =还是0，都有1Q =；再由1R =、1Q =可得0Q =。
即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。
S 端称为触发器的置1端或置位端。
③ 1R =、1S =：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。
④ 0R =、0S =：不符合触发器的逻辑关系。
并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。
所以触发器不允许出现这种情况，这就是基本RS 触发器的约束条件。
2.2 基本特点
① 触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。
② 电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。
③ 在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
④ 在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。
在数字电路中，凡根据输入信号R 、S 情况的不同，具有置0、置1和保持功能的电
路，都称为RS触发器。
2.3 电路结构
构成RS触发器的电路形式主要有与非门结构与或非门结构，CMOS与非门结构的RS触发器电路如图15.2所示。
图15.2 CMOS与非门结构的RS触发器电路原理图
3.实验内容
3.1原理图设计
启动电路原理图设计环境Virtuoso Schematic Editing，参考lab2、lab3、lab4中电路原理图设计方法，编辑完成CMOS与非门结构的RS触发器电路原理图如图15.2所示。
①建立库文件
在CIW窗口中建立mylib库与RS视图，打开Virtuoso Schematic Editing：mylib RS电路原理图设计窗口。
②添加元件
在analogLib库中选择pmos4与nmos4各4个，vdd与vss各1个，按照图15.2添加所需元件。
注意：为了方便版图验证，在Schematic中对所有元件进行参数定义，选取模型并定义器件宽长比等，具体参考lab2中nand2电路图设计。
③连线
按与非门逻辑关系完成连线，注意两个与非门的输入与输出之间实现互连，形成RS触发器结构。
④添加pin
添加输入pin为R_和S_ ；输出pin为Q_与Q。
注意：在Cadence系统环境下，因为输入字符不便之故，统一采用R_、S_、Q_分别代表R、S、Q。
⑤检查
检查电路结构与连线如图15.2所示，使用Check and Save图标查错、修改（包括Error与Warning）并存档。
3.2版图设计
启动版图设计环境Virtuoso Layout Editor，参考lab6、lab7、lab9中版图设
计方法，完成CMOS与非门结构的RS触发器版图设计。
①创建视图
在CIW窗口中建立design库的RS视图，打开Virtuoso Layout Editor设计窗口。
②添加元件
在design库中选择lab6所设计的pmos与nmos版图各2个。
③2nand版图
RS触发器由两个与非门构成，版图设计首先是如何由nmos与pmos形成nand2版图。
在lab13版图识别过程中，读者应当对此问题已经有所了解，2nand 采用pmos并行、nmos串行结构。
由nmos与pmos组成nand2版图后，与design 库中的nand2以及DIV A库中的nand2对比异同点。
④布局
参考电路结构的特点，直接调用设计好的两个nand2版图，按照mos管版图设计规则（参考lab7设计规则），考虑所有布线所需要的几何尺寸以及所在的版层，合理安置nand2版图并完成布线。
注意：不同版层之间进行布线时，必须借助通孔才能实现互连。
⑤检查版图
按照电路图15.2进行连线检查，逻辑关系无误后存档。
3.3版图验证
①DRC
执行DRC版图几何规则检查，查看错误并进行修改，具体方法在lab12、lab14中有详细介绍。
②Extraction
提取元件与互连信息，与电路图15.2中的每个元件进行对比。
③LVS
将Extracted视图与Schematic视图进行LVS对比，针对与电路不能匹配的版图部分进行查错并修改。
④存档。
4.附加实验
由nmos与pmos单元版图，设计2nor版图如图15.3所示。
图15.3 2nor版图
5.预习要求
①复习lab2、lab3中的电路原理图设计方法
②复习lab6、lab7、lab9、lab13中的MOS版图设计规则与方法
③复习lab12中的版图验证方法
6.实验报告
总结单元电路原理图设计、版图设计以及版图验证流程及方法。
