4h碳化硅单晶中的位错

４Ｈ－ＳｉＣ同质外延中的缺陷　李哲洋，　刘六亭，　董逊，张岚，许晓军，柏松　（南京电子器件研究所，南京２１００１６）　摘要：从实验出发，用ＬＰＣＶＤ外延系统在偏向＜１１2０＞方向８°的４Ｈ－ＳｉＣ（０００１）　Ｓｉ面衬底上，利用ＣＶＤ技术进行了４Ｈ－ＳｉＣ同质外延生长。

外延后在熔融ＫＯＨ腐蚀液中进行腐蚀，使用ＳＥＭ和光学显微镜表征方法探讨了ＣＶＤ法４Ｈ－ＳｉＣ同质延中的位错、微管和孪晶等缺陷形貌，并分析其形成机理。

　关键词:4H-SiC；低压化学汽相沉积；同质外延；微管；位错；扫描电子显微镜Defects in 4H-SiC Homoepitaxy CVD GrowthLI Zhe-yang, LIU liu-ting, DONG Xun, ZHANG Lan, XU Xiao-jun, BAI Song(Nanjing Electronic Devices Institute,Nanjing 210016,China)Abstract: We study the 4H-SiC homoepitaxy growth on 8°off SiC (0001) substrates using low pressure chemical vapor deposition (LPCVD) method. The epilayers are etched in molten KOH solution. Scanning electron microscope (SEM) is used to study the defects including dislocations, micropipes and twins in the epilayers. The defect formation mechanism is tentatively given.Key words: 4H-SiC；LPCVD；homoepitaxy；micropipe；dislocation；SEM１　引言　ＳｉＣ作为半导体材料具有许多优良的性能，如宽禁带、高热导率、高饱和漂移速度等，因此人们寄希望于用ＳｉＣ材料制作的器件比Ｓｉ器件有更加优良的性能，应用于高温、高辐射及化学腐蚀性强的极端环境中，同时其较大的功率容量可以使器件小型化。

碳化硅BPD基平面位错1. 碳化硅BPD基平面位错的概述碳化硅是一种重要的半导体材料，在电力电子、光电子和高温电子等领域具有广泛的应用。

其中BPD（Basal Plane Dislocation）基平面位错是碳化硅晶体的一种典型缺陷。

本文将对碳化硅BPD基平面位错进行全面、详细、完整和深入的探讨。

2. 碳化硅BPD基平面位错的形成机理碳化硅晶体中的BPD基平面位错形成是由于晶体生长过程中的缺陷引起的。

具体来说，碳化硅晶体生长过程中存在的污染物、杂质、温度梯度、晶格不匹配等因素会导致位错的形成。

BPD基平面位错在晶体生长过程中的形成机理可以通过以下几个方面来解释：2.1 温度梯度引起的应力在碳化硅晶体生长过程中，由于改变温度或快速冷却等因素引起的温度梯度会产生内部应力。

这种应力会导致晶体中的位错形成，并形成BPD基平面位错。

2.2 晶格不匹配引起的伸缩势碳化硅晶体的晶格参数与生长时所处环境中的其他材料的晶格参数不一致，这会导致晶体的伸缩势。

伸缩势可能导致晶体中的应力集中，从而形成位错，进而发展成BPD基平面位错。

2.3 污染物、杂质引起的位错核碳化硅晶体生长过程中，污染物、杂质的存在可能会形成位错核，从而导致BPD基平面位错的形成。

这些位错核可以成为位错传播的起点，并最终形成BPD基平面位错。

2.4 晶体生长过程中的机械应力在碳化硅晶体生长过程中，机械应力会导致晶体中的位错形成。

这些机械应力可以来源于外界施加在晶体上的应力，也可以是晶体自身由于形变而产生的应力。

3. 碳化硅BPD基平面位错的性质和特点BPD基平面位错是碳化硅晶体的一种常见位错，它有着以下的性质和特点：3.1 方向性BPD基平面位错的产生与晶体的晶向相关。

它们在碳化硅晶体中的方向决定了它们的运动和传播方式。

3.2 形态多样BPD基平面位错的形态多样，可以是直线状、环形或交叉形状。

这种多样性由位错的核心结构和位错的运动方式决定。

3.3 影响晶体性能BPD基平面位错对碳化硅晶体的性能具有显著影响。

碳化硅 4h 热导率碳化硅 4H 的热导率碳化硅 (SiC) 4H 多型是一种半导体材料，因其优异的热导率而备受关注。

热导率衡量材料传导热量的能力，对于电子和电力应用至关重要。

单晶和多晶SiC 4H 的热导率根据其晶体结构而异。

单晶材料具有高度有序的原子排列，而多晶材料由许多小晶粒组成，具有不同的取向。

单晶 SiC 4H 的热导率通常比多晶材料高。

晶向依赖性SiC 4H 的热导率还与晶向有关。

在 c 轴方向（垂直于晶体平面），热导率通常高于在 a 轴或 b 轴方向（平行于晶体平面）。

温度依赖性SiC 4H 的热导率随温度而变化。

一般来说，随着温度升高，热导率会降低。

这是由于声子（热量载体）在较高温度下的散射增加。

缺陷和杂质的影响缺陷和杂质的存在可以降低 SiC 4H 的热导率。

晶界、位错和空位等缺陷可以作为热量散射中心。

杂质原子也可以干扰晶格的热传导。

典型值单晶 SiC 4H 在室温下的热导率约为 450-500 W/(m·K)。

多晶SiC 4H 的热导率通常较低，在 50-250 W/(m·K) 范围内。

提高热导率可以通过多种方法提高 SiC 4H 的热导率，包括：使用高纯度材料：减少缺陷和杂质的浓度可以提高热导率。

控制晶体生长条件：优化生长条件可以产生具有低缺陷密度的单晶。

热处理：热处理可以帮助消除缺陷和优化材料的微观结构。

引入纳米结构：纳米结构可以通过提供额外的热导路径来提高热导率。

应用SiC 4H 的高热导率使其非常适合于各种应用，包括：电子封装：用作高功率电子元件的热扩散器。

热管理：在汽车、航空航天和工业应用中用于散热。

光电子器件：用作激光二极管和发光二极管的衬底。

传感器：在高温传感和气体传感应用中用作热敏电阻。

结论碳化硅 4H 的热导率是一种重要的材料特性，影响其在电子和电力应用中的性能。

通过了解热导率的各向异性、温度依赖性和缺陷影响，可以优化 SiC 4H 的设计和制造以满足特定应用的要求。

碳化硅bpd基平面位错
碳化硅（SiC）是一种广泛应用的半导体材料，其在电子器件和功率设备中具有许多优越的特性。

平面位错是SiC晶体中的一种晶格缺陷，也被称为基平面位错。

基平面位错是指晶格中某个平面上的原子排列异常，其中一部分原子被缺失或替换。

这种位错通常在晶体生长或加工过程中形成，可能会引起晶体结构的畸变和电学性能的变化。

基平面位错可以通过其晶格点阵的排列方式来描述。

常见的基平面位错包括晶体中的普通位错和双位错。

普通位错是指在晶体中某个平面上的原子排列出现缺陷，导致该平面上的原子密度变化。

这种位错通常是由原子缺失或替代引起的，其效应可以通过晶格畸变或形成局部应力场来传播。

双位错是指在晶体中两个基平面位错相互靠近，形成一对位错。

这种位错的形成通常是由于晶体生长或加工过程中的应力引起的。

双位错可以引起晶体中的位错线，从而导致晶体中的局部畸变。

基平面位错的存在可能会对SiC晶体的电学性能产生影响。

它们可以
影响晶体的载流子输运和能带结构，从而影响半导体器件的性能。

因此，在制备SiC器件时，需要考虑基平面位错的数量和分布，以确保器件的可靠性和性能。

总结起来，碳化硅的基平面位错是晶格中的一种缺陷，通常由晶体生长或加工过程中的原子缺失或替代引起。

它们可能会引起晶体结构的畸变和电学性能的变化，因此在SiC器件制备中需要加以考虑。

天域半导体碳化硅位错碳化硅是一种具有优异性能的半导体材料，以其高温稳定性、高频特性和高电压承受能力而在电子行业广泛应用。

然而，位错在其晶体结构中的存在却给材料的性能带来了挑战。

位错是晶体中的一种缺陷，它是晶格中的原子位置错位或缺失。

在碳化硅晶体中，位错的形成主要有两种方式：一种是由于晶体生长过程中的热力学不平衡导致；另一种是由外界应力作用引起的。

无论是哪种方式，位错都会对碳化硅的性能产生影响。

位错会导致碳化硅晶体的电学性能发生变化。

位错的存在会形成能带弯曲和界面态，从而影响材料的导电性能。

此外，位错还会影响材料的载流子迁移率和电子迁移速度，进而影响器件的工作效率和性能。

位错还会影响碳化硅晶体的热学性能。

位错会导致晶体中存在能量激发，从而增加晶体的热传导阻力。

这使得碳化硅在高温工作时更容易受到热应力的影响，从而降低了材料的可靠性和寿命。

位错还会对碳化硅晶体的机械性能产生影响。

位错会形成材料内部的应力场，导致晶体的机械强度和韧性发生变化。

这不仅对碳化硅器件的可靠性和稳定性产生影响，还可能导致晶体的断裂和失效。

为了解决碳化硅位错带来的问题，科研人员不断努力。

他们通过优化碳化硅的生长工艺、调控外界应力和改变材料的组分等方式，试图减少位错的形成和影响。

此外，利用先进的表征技术也有助于对位错进行准确的检测和分析。

在未来，随着对碳化硅位错的深入研究，相信可以找到更多的解决方案来克服位错带来的问题，进一步提高碳化硅材料的性能和应用范围。

总的来说，天域半导体碳化硅位错是一个充满挑战和机遇的领域。

通过深入研究位错的形成机制和对其进行精确控制，我们可以更好地理解位错对碳化硅性能的影响，并为解决位错带来的问题提供有效的方法。

这将为碳化硅材料在电子行业的应用提供更加稳定和可靠的基础。

单晶硅位错
位错是晶体中的一种线缺陷，它是晶体中已滑移与未滑移区之间的边界构成，或是以伯格斯回路闭合性破坏来表征的缺陷。

硅单晶虽然已采用无位错生长工艺，但单晶体中，特别是晶体尾部仍会有一定数量的位错存在。

位错在硅材料中是一种常见的缺陷，选择适当的化学腐蚀剂，对样品表面进行择优腐蚀，位错在晶体表面露头处，可以显现出与晶向相关的特定形态的腐蚀坑。

实验结果表明，位错的滑移距离随塑性变形能的增加而增加，同时含氮元素的单晶中位错滑移距离也比普通单晶中的短。

并且讨论了塑性变形能对位错滑移的影响，以及氮原子对位错滑移起到的阻碍作用。

在铸造单晶硅中，有两类位错，一类是单个位错，又称分散性位错，另一类是位错网络，或者次晶界。

位错网络和次晶界对太阳能效果的效率影响更大，是行业内关注的焦点问题。

4H-SiC外延层中堆垛层错与衬底缺陷的关联性研究郭钰;彭同华;刘春俊;杨占伟;蔡振立【摘要】本研究探讨了同质外延生长的4H-SiC晶片表面堆垛层错(SF)的形貌特征和起因.依据表面缺陷检测设备KLA-Tencor CS920的光致发光(PL)通道和形貌通道的特点,将SF分为五类.其中I类SF在PL通道图中显示为梯形,在形貌图中不显示;II类SF在PL通道图中显示为三角形,且与I类SF重合,在形貌图中显示为胡萝卜形貌.III-V类SF在PL通道图中均显示为三角形,在形貌图中分别显示为胡萝卜、无对应图像或三角形.研究结果表明,I类SF起源于衬底的基平面位错(BPD)连线,该连线平行于<11ˉ00>方向,在生长过程中沿着<112ˉ0>方向移动,形成基平面SF.II 类和大部分的III-IV类SF起源于衬底的BPD,其中一个BPD在外延过程中首先转化为刃位错(TED),并在外延过程中延<0001>轴传播,其余BPD或由TED分解形成的不全位错(PDs)在(0001)面内传播形成三角形基平面SF.其余的III-V类SF起源于衬底的TED或其它.II-III类SF在形貌通道中显示为胡萝卜,而IV类SF不显示,主要区别在于外延过程中是否有垂直于(0001)面的棱镜面SF与表面相交.上述研究说明减少衬底的BPD,对减少外延层中的SF尤为重要.【期刊名称】《无机材料学报》【年(卷),期】2019(034)007【总页数】7页(P748-754)【关键词】碳化硅;同质外延;位错;堆垛层错【作者】郭钰;彭同华;刘春俊;杨占伟;蔡振立【作者单位】北京天科合达半导体股份有限公司,北京 102600;新疆天富能源股份有限公司,石河子 832000;北京天科合达半导体股份有限公司,北京 102600;新疆天富能源股份有限公司,石河子 832000;北京天科合达半导体股份有限公司,北京102600;北京天科合达半导体股份有限公司,北京 102600;北京天科合达半导体股份有限公司,北京 102600【正文语种】中文【中图分类】O77SiC是目前受到广泛关注的半导体材料, 具有宽带隙、高击穿电场、高饱和电子漂移速度和高导热性等优异性能, 是制作高温、高频、大功率和低损耗器件的优良材料[1-3]。