一、模拟电路1基尔霍夫定理的内容是什么？〔仕兰微电子〕基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)〔未知〕3、最基本的如三极管曲线特性〔未知〕4、描画反应电路的概念，罗列他们的运用〔仕兰微电子〕5、负反应种类〔电压并联反应，电流串联反应，电压串联反应和电流并联反应〕；负反应的优点〔降低缩小器的增益灵敏度，改动输入电阻和输入电阻，改善缩小器的线性和非线性失真，有效地扩展缩小器的通频带，自动调理作用〕〔未知〕6、缩小电路的频率补偿的目的是什么，有哪些方法？〔仕兰微电子〕7、频率照应，如：怎样才算是动摇的，如何改动频响曲线的几个方法〔未知〕8、给出一个查分运放，如何相位补偿，并画补偿后的波特图〔凹凸〕9、基本缩小电路种类〔电压缩小器，电流缩小器，互导缩小器和互阻缩小器〕，优缺陷，特别是普遍采用差分结构的缘由〔未知〕10、给出一差分电路，通知其输入电压Y 和Y-,求共模重量和差模重量〔未知〕11、画差放的两个输入管〔凹凸〕12、画出由运放构成加法、减法、微分、积分运算的电路原理图并画出一个晶体管级的运放电路〔仕兰微电子〕13、用运算缩小器组成一个10倍的缩小器〔未知〕14、给出一个复杂电路，让你剖析输入电压的特性〔就是个积分电路〕，并求输入端某点的rise/fall 时间(Infineon口试试题)15、电阻R和电容C串联，输入电压为R和C之间的电压，输入电压区分为C上电压和R上电压，要求制这两种电路输入电压的频谱，判别这两种电路何为高通滤波器，何为低通滤波器当RC<q,还有clock 的delay,写出决议最大时钟的要素，同时给出表达式〔威盛VIA 2003.11.06 上海口试试题〕18、说说静态、静态时序模拟的优缺陷〔威盛VIA 2003.11.06 上海口试试题〕19、一个四级的Mux,其中第二级信号为关键信号如何改善timing〔威盛VIA2003.11.06 上海口试试题〕20、给出一个门级的图，又给了各个门的传输延时，问关键途径是什么，还问给出输入，使得输入依赖于关键途径〔未知〕21、逻辑方面数字电路的卡诺图化简，时序〔同步异步差异〕，触发器有几种〔区别，优点〕，全加器等等〔未知〕22、卡诺图写出逻辑表达使〔威盛VIA 2003.11.06 上海口试试题〕23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和〔威盛〕24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? 〔威盛口试题circuit design-beijing-03.11.09〕25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什么一个规范的倒相器中P管的宽长比要比N管的宽长比大？〔仕兰微电子〕27、用mos管搭出一个二输入与非门〔扬智电子口试〕28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster res0824ponse for output rising edge.(less delay time)〔威盛口试题circuitdesign-beijing-03.11.09〕29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路〔Infineon口试〕30、画出CMOS的图，画出tow-to-one mux gate〔威盛VIA 2003.11.06 上海口试试题〕31、用一个二选一mux和一个inv完成异或〔飞利浦－大唐口试〕32、画出Y=A*B C的cmos电路图〔科广试题〕33、用逻辑们和cmos电路完成ab cd〔飞利浦－大唐口试〕34、画出CMOS电路的晶体管级电路图，完成Y=A*B C(D E)〔仕兰微电子〕35、应用4选1完成F(x,y,z)=xz yz’〔未知〕36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门完成〔实践上就是化简〕37、给出一个复杂的由多个NOT,NAND,NOR组成的原理图，依据输入波形画出各点波形〔Infineon 口试〕38、为了完成逻辑〔A XOR B〕OR 〔C AND D〕，请选用以下逻辑中的一种，并说明为什么？1〕INV 2〕AND 3〕OR 4〕NAND 5〕NOR 6〕XOR 答案：NAND〔未知〕39、用与非门等设计全加法器〔华为〕40、给出两个门电路让你剖析异同〔华为〕41、用复杂电路完成，当A为输入时，输入B波形为…〔仕兰微电子〕42、A,B,C,D,E停止投票，少数听从少数，输入是F〔也就是假设A,B,C,D,E中1的个数比0 多，那么F输入为1，否那么F为0〕，用与非门完成，输入数目没有限制〔未知〕43、用波形表示D触发器的功用〔扬智电子口试〕44、用传输门和倒向器搭一个边沿触发器〔扬智电子口试〕45、用逻辑们画出D触发器〔威盛VIA 2003.11.06 上海口试试题〕46、画出DFF的结构图,用verilog完成之〔威盛〕47、画出一种CMOS的D锁存器的电路图和幅员〔未知〕48、D触发器和D锁存器的区别〔新太硬件面试〕49、简述latch和filp-flop的异同〔未知〕50、LATCH和DFF的概念和区别〔未知〕51、latch与register的区别,为什么如今多用register.行为级描画中latch如何发生的〔南山之桥〕52、用D触发器做个二分颦的电路.又问什么是形状图〔华为〕53、请画出用D触发器完成2倍分频的逻辑电路？〔汉王口试〕54、怎样用D触发器、与或非门组成二分频电路？〔东信口试〕55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输入carryout和next-stage. 〔未知〕57、用D触发器做个4进制的计数〔华为〕58、完成N位Johnson Counter,N=5〔南山之桥〕59、用你熟习的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？〔仕兰微电子〕60、数字电路设计当然必问Verilog/VHDL，如设计计数器〔未知〕61、BLOCKING NONBLOCKING 赋值的区别〔南山之桥〕62、写异步D触发器的verilog module〔扬智电子口试〕module dff8(clk , res0824et, d, q);input clk;input res0824et;input [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule63、用D触发器完成2倍分频的Verilog描画？〔汉王口试〕module divide2( clk , clk_o, res0824et);input clk , res0824et;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge res0824et)if ( res0824et)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用VHDL或VERILOG、ABLE描画8位D触发器逻辑〔汉王口试〕PAL，PLD，CPLD，FPGAmodule dff8(clk , res0824et, d, q);input clk;input res0824et;input d;output q;reg q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule65、请用HDL描画四位的全加法器、5分频电路〔仕兰微电子〕66、用VERILOG或VHDL写一段代码，完成10进制计数器〔未知〕67、用VERILOG或VHDL写一段代码，完成消弭一个glitch〔未知〕68、一个形状机的标题用verilog完成〔不过这个形状机画的真实比拟差，很容易曲解的〕〔威盛VIA 2003.11.06 上海口试试题〕69、描画一个交通讯号灯的设计〔仕兰微电子〕70、画形状机，接受1，2，5分钱的卖报机，每份报纸5分钱〔扬智电子口试〕71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数〔1〕画出fsm 〔有限形状机〕；〔2〕用verilog编程，语法要契合fpga设计的要求〔未知〕72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并思索找零：〔1〕画出fsm 〔有限形状机〕；〔2〕用verilog编程，语法要契合fpga设计的要求；〔3〕设计工程中可运用的工具及设计大致进程〔未知〕73、画出可以检测10010串的形状图,并verilog完成之〔威盛〕74、用FSM完成101101的序列检测模块〔南山之桥〕a为输入端，b为输入端，假设a延续输入为1101那么b输入为1，否那么为0例如a：0001100110110100100110b：0000000000100100000000请画出state machine；请用RTL描画其state machine〔未知〕75、用verilog/vddl检测stream中的特定字符串〔分形状用形状机写〕〔飞利浦－大唐口试〕76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)〔飞利浦－大唐口试〕77、现有一用户需求一种集成电路产品，要求该产品可以完成如下功用：y=lnx，其中，x为4位二进制整数输入信号y为二进制小数输入，要求保管两位小数电源电压为3~5v假定公司接到该项目后，交由你来担任该产品的设计，试讨论该产品的设计全程〔仕兰微电子〕78、sram，falsh memory，及dram的区别？〔新太硬件面试〕79、给出单管DRAM的原理图(西电版«数字电子技术基础»作者杨颂华、冯毛官205页图9 －14b)，问你有什么方法提高refres0824h time，总共有5个效果，记不起来了〔降高温度，增大电容存储容量〕〔Infineon口试〕80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? 〔威盛口试题circuit design-beij 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial BusVHDL: VHIC Hardware Description Language SDR: Single Data Rate压控振荡器的英文缩写(VCO)静态随机存储器的英文缩写(DRAM)名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (静态随机存储器)，FIR IIR DFT(团圆傅立叶变换)或许是中文的，比如：a.量化误差b.直方图c.白平衡二、IC设计基础〔流程、工艺、幅员、器件〕1、我们公司的产品是集成电路，请描画一下你对集成电路的看法，罗列一些与集成电路相关的内容〔如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念〕〔仕兰微面试标题〕2、FPGA和ASIC的概念，他们的区别〔未知〕答案：FPGA是可编程ASICASIC:公用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的依据一个用户的特定要求，能以低研制本钱，短、交货周期供货的全定制，半定制集成电路与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制形本钱低、开发工具先进、规范产品无需测试、质量动摇以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在？〔仕兰微面试标题〕4、你知道的集成电路设计的表达方式有哪几种？〔仕兰微面试标题〕5、描画你对集成电路设计流程的看法〔仕兰微面试标题〕6、简述FPGA等可编程逻辑器件设计流程〔仕兰微面试标题〕7、IC设计前端到后端的流程和eda工具〔未知〕8、从RTL synthesis到tape out之间的设计flow,并列出其中各步运用的tool.〔未知〕9、Asic的design flow〔威盛VIA 2003.11.06 上海口试试题〕10、写出asic前期设计的流程和相应的工具〔威盛〕11、集成电路前段设计流程，写出相关的工具〔扬智电子口试〕先引见下IC开发流程：1.〕代码输入〔design input)用vhdl或许是verilog言语来完成器件的功用描画，生成hdl代码言语输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.〕电路仿真〔circuit simulation)将vhd代码停止先前逻辑仿真，验证功用描画能否正确数字电路仿真工具：Verolog：CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：***ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.〕逻辑综合〔synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手腕的门级电路；将初级仿真中所没有思索的门沿〔gates delay〕反标到生成的门级网表中,前往电路仿真阶段停止再仿真最终仿真结果生成的网表称为物理网表12、请简述一下设计后端的整个流程？〔仕兰微面试标题〕13、能否接触过自动规划布线？请说出一两种工具软件自动规划布线需求哪些基本元素？〔仕兰微面试标题〕14、描画你对集成电路工艺的看法〔仕兰微面试标题〕15、罗列几种集成电路典型工艺工艺上常提到0.25,0.18指的是什么？〔仕兰微面试标题〕16、请描画一下国际的工艺现状〔仕兰微面试标题〕17、半导体工艺中，掺杂有哪几种方式？〔仕兰微面试标题〕18、描画CMOS电路中闩锁效应发生的进程及最后的结果？〔仕兰微面试标题〕19、解释latch-up现象和Antenna effect和其预防措施.〔未知〕20、什么叫Latchup?〔科广试题〕21、什么叫窄沟效应? 〔科广试题〕22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差异？〔仕兰微面试标题〕23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的衔接有什么要求？〔仕兰微面试标题〕24、画出CMOS晶体管的CROSS-OVER图〔应该是纵剖面图〕，给出一切能够的传输特性和转移特性〔Infineon口试试题〕25、以interver为例,写出N阱CMOS的process流程,并画出剖面图〔科广试题〕26、Please explain how we describe the res0824istance in semiconductor. Compare theres0824istance of a metal,poly and diffusion in tranditional CMOS process.〔威盛口试题circuitdesign-beijing-03.11.09〕27、说明mos一半任务在什么区〔凹凸的标题和面试〕28、画p-bulk 的nmos截面图〔凹凸的标题和面试〕29、写schematic note〔？〕，越多越好〔凹凸的标题和面试〕30、寄失效应在ic设计中怎样加以克制和应用〔未知〕31、太底层的MOS管物理特性觉得普通不大会作为口试面试题，由于全是微电子物理，公式推导太罗索，除非面试出题的是个老学究IC设计的话需求熟习的软件: Cadence,Synopsys, Avant，UNIX当然也要大约会操作32、unix 命令cp -r, rm,uname〔扬智电子口试〕__________________________________________________ __________ 三、单片机、MCU、计算机原理1、复杂描画一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向简述单片机运用系统的设计原那么〔仕兰微面试标题〕2、画出8031与2716〔2K*8ROM〕的连线图，要求采用三-八译码器，8031的P2.5,P2.4和P2.3参与译码，基本地址范围为3000H-3FFFH该2716有没有堆叠地址？依据是什么？假定有，那么写出每片2716的堆叠地址范围〔仕兰微面试标题〕3、用8051设计一个带一个8*16键盘加驱动八个数码管〔共阳〕的原理图〔仕兰微面试标题〕4、PCI总线的含义是什么？PCI总线的主要特点是什么？〔仕兰微面试标题〕5、中缀的概念？简述中缀的进程〔仕兰微面试标题〕6、如单片机中缀几个/类型，编中缀顺序留意什么效果；〔未知〕7、要用一个开环脉冲调速系统来控制直流电动机的转速，顺序由8051完成复杂原理如下：由P3.4输入脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连〔开关拨到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N〕，要求占空比为N/256 〔仕兰微面试标题〕下面顺序用计数法来完成这一功用，请将空余局部添完整MOV P1，#0FFHLOOP1 ：MOV R4，#0FFH--------MOV R3，#00HLOOP2 ：MOV A，P1--------SUBB A，R3JNZ SKP1--------SKP1：MOV C，70HMOV P3.4，CACALL DELAY ：此延时子顺序略----------------AJMP LOOP18、单片机上电后没有运转，首先要反省什么？〔东信口试题〕9、What is PC Chipset? 〔扬智电子口试〕芯片组〔Chipset〕是主板的中心组成局部，依照在主板上的陈列位置的不同，通常分为北桥芯片和南桥芯片北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持南桥芯片那么提供对KBC〔键盘控制器〕、RTC〔实时时钟控制器〕、USB〔通用串行总线〕、Ultra DMA/33(66)EIDE 数据传输方式和ACPI〔初级动力管理〕等的支持其中北桥芯片起着主导性的作用，也称为主桥〔Host Bridge〕除了最通用的南北桥结构外，目前芯片组正向更初级的减速集线架构开展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，可以提供比PCI总线宽一倍的带宽，到达了266MB/s10、假设简历上还说做过cpu之类，就会问到诸如cpu如何任务，流水线之类的效果〔未知〕11、计算机的基本组成局部及其各自的作用〔东信口试题〕12、请画出微机接口电路中，典型的输入设备与微机接口逻辑表示图〔数据接口、控制接口、所存器/缓冲器〕〔汉王口试〕13、cache的主要局部什么的〔威盛VIA 2003.11.06 上海口试试题〕14、同步异步传输的差异〔未知〕15、串行通讯与同步通讯异同,特点,比拟〔华为面试题〕16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 〔华为面试题〕-------------------------------------------------- ------------------------------四、信号与系统1、的话音频率普通为300~3400HZ，假定对其采样且使信号不失真，其最小的采样频率应为多大？假定采用8KHZ的采样频率，并采用8bit的PCM编码，那么存储一秒钟的信号数据量有多大？〔仕兰微面试标题〕2、什么耐奎斯特定律,怎样由模拟信号转为数字信号〔华为面试题〕3、假设模拟信号的带宽为5khz,要用8K的采样率，怎样办？lucent) 两路？4、信号与系统:在时域与频域关系〔华为面试题〕5、给出时域信号，求其直流重量〔未知〕6、给出一时域信号，要求〔1〕写出频率重量，〔2〕写出其傅立叶变换级数；〔3〕当波形经过低通滤波器滤掉高次谐波而只保管一次谐波时，画出滤波后的输入波形〔未知〕7、sketch 延续正弦信号和延续矩形波(都有图)的傅立叶变换〔Infineon口试试题〕8、拉氏变换和傅立叶变换的表达式及联络〔新太硬件面题〕__________________________________________________ __________五、DSP、嵌入式、软件等1、请用方框图描画一个你熟习的适用数字信号处置系统，并做简明的剖析；假设没有，也可以自己设计一个复杂的数字信号处置系统，并描画其功用及用途〔仕兰微面试标题〕2、数字滤波器的分类和结构特点〔仕兰微面试标题〕3、IIR，FIR滤波器的异同〔新太硬件面题〕4、拉氏变换与Z变换公式等相似东西，随意翻翻书把如.h(n)=-a*h(n-1) b*δ(n) a.求h(n)的z变换；b.问该系统能否为动摇系统；c.写出FIR数字滤波器的差分方程；〔未知〕5、DSP和通用途理器在结构上有什么不同，请简明画出你熟习的一种DSP结构图〔信威dsp软件面试题〕6、说说定点DSP和浮点DSP的定义〔或许说出他们的区别〕〔信威dsp软件面试题〕7、说说你对循环寻址和位反序寻址的了解.〔信威dsp软件面试题〕8、请写出【－8，7】的二进制补码，和二进制偏置码用Q15表示出0.5和－0.5.〔信威dsp软件面试题〕9、DSP的结构〔哈佛结构〕；〔未知〕10、嵌入式处置器类型(如ARM)，操作系统种类〔Vxworks,ucos,winCE,linux〕，操作系统方面偏CS 方向了，在CS篇外面讲了；〔未知〕11、有一个LDO芯片将用于对手机供电，需求你对他停止评价，你将如何设计你的测试项目？12、某顺序在一个嵌入式系统〔200M CPU，50M SDRAM〕中曾经最优化了，换到零一个系统〔300M CPU,电子电路基础知识２，50M SDRAM〕中能否还需求优化？〔Intel〕13、请简明描画HUFFMAN编码的基本原理及其基本的完成方法〔仕兰微面试标题〕14、说出OSI七层网络协议中的四层〔恣意四层〕〔仕兰微面试标题〕15、A〕〔仕兰微面试标题〕＃i ncludevoid testf(int*p){*p =1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8;testf(n);printf("Data v alue is %d ",*n);}------------------------------B)＃i ncludevoid testf(int**p){*p =1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8,反恐精英online外挂;testf(&n);printf(Data v alue is %d",*n); }下面的结果是顺序A还是顺序B的？Data v alue is 8那么另一段顺序的结果是什么？16、那种排序方法最快? 〔华为面试题〕17、写出两个排序算法,问哪个好？〔威盛〕18、编一个复杂的求n!的顺序〔Infineon口试试题〕19、用一种编程言语写n!的算法〔威盛VIA 2003.11.06 上海口试试题〕20、用C言语写一个递归算法求N！；〔华为面试题〕21、给一个C的函数，关于字符串和数组，找出错误；〔华为面试题〕22、防火墙是怎样完成的？〔华为面试题〕23、你对哪方面编程熟习？〔华为面试题〕24、冒泡排序的原理〔新太硬件面题〕25、操作系统的功用〔新太硬件面题〕26、学过的计算机言语及开发的系统〔新太硬件面题〕27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？〔威盛〕28、C言语完成统计某个cell在某.v文件调用的次数(这个标题真bt) 〔威盛VIA2003.11.06 上海口试试题〕29、用C言语写一段控制手机中马达振子的驱动顺序(威胜)30、用perl或TCL/Tk完成一段字符串识别和比拟的顺序〔未知〕31、给出一个堆栈的结构，求中缀后显示结果，主要是考堆栈压入前往地址寄存在低端地址还是高端〔未知〕32、一些DOS命令，如显示文件，拷贝，删除〔未知〕33、设计一个类，使得该类任何方式的派生类无论怎样定义和完成，都无法发生任何对象实例〔IBM〕34、What is pre-emption? (Intel)35、What is the state of a process if a res0824ource is not available? (Intel)36、三个float a,b,c;问值〔a b〕c==(b a) c，(a b) c==(a c) b(Intel)37、把一个链表反向填空(lucent)38、x^4 a*x^3 x^2 c*x d 最少需求做几次乘法？(Dephi)__________________________________________________ __________六、客观题1、你以为你从事研发任务有哪些特点？〔仕兰微面试标题〕2、说出你的最大弱点及改良方法〔威盛VIA 2003.11.06 上海口试试题〕3、说出你的理想说出你想到达的目的标题是英文出的，要用英文回答〔威盛VIA 2003.11.06 上海口试试题〕4、我们将研发人员分为假定干研讨方向，对协议和算法了解〔主要运用在网络通讯、图象语音紧缩方面〕、电子系统方案的研讨、用MCU、DSP编程完成电路功用、用ASIC设计技术设计电路〔包括MCU、DSP自身〕、电路功用模块设计〔包括模拟电路和数字电路〕、集成电路后端设计〔主要是指综合及自动规划布线技术〕、集成电路设计与工艺接口的研讨. 你希望从事哪方面的研讨？〔可以选择多个方向,如今非主流我不支持但是...这样就不好了〔仕兰微面试标题〕5、请谈谈对一个系统设计的总体思绪针对这个思绪，你觉得应该具有哪些方面的知识？〔仕兰微面试标题〕6、想象你将设计完成一个电子电路方案请简述用EDA软件〔如PROTEL〕停止设计〔包括原理图和PCB图〕到调试出样机的整个进程在各环节应留意哪些效果？电源的动摇，电容的选取，以及规划的大小〔汉王口试〕七、共同的留意点1.普通状况下，面试官主要依据你的简历提问，所以一定要对自己担任，把简历上的东西搞明白；2.一般招聘针对性特别强，就招目前他们确的方向的人，这种状况下，就要投其所好，尽量引见其所关心的东西3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难所以最好在面试前把该看的书看看4.虽然说技术面试是实力的竞赛与表达，但是不可否认，由于不用面试官/公司所专范围及喜好不同，也有面试也有很大的偶然性，需求冷静看待不能由于被拒，就否认自己或责骂公司5.面试时要take it easy，对越是自己钟情的公司越要这样。
