可测性设计(DFT)工程实践培训
- 格式：doc
- 大小：29.00 KB
- 文档页数：5
下载文档原格式
合集下载
DFT培训资料
本工位一切正常
信号灯使用注意点:
• 当整条生产线红灯亮起时,每个工位的工作必须立即停止。
• 若本工位出现严重问题需亮红灯，必须同时亮黄灯，以便 知道出现问题的工位位置。
• 红灯只用于严重情况的发生，一般不能随便开启。 • 无论红灯、黄灯，在问题处理完毕之后必须关闭。
3.0 DFT与传统生产线的区别
• 降低各类型的损耗及返工支出
• 提高生产力及产品质量 • 选用简单的控制系统取代复杂的控制系统 • 推行全面客户满意之服务
产品成本
要达到降低成本，首先要了解成本的三大要素： • 原材料
• 管理费用
• 劳动力
执行DFT的基本内容
•产品同步化 Product Synchronization •事件顺序 S.O.E. - Sequence of Events
RIP：Raw in Process 在线暂存料/待用料。 在DFT生产线上，RIP是原料储存点，并常设在靠近生产
线的地方。当生产线需要原料时，才带动流程从RIP供应
到生产线上。RIP由仓库或供应商补充。
RIP STORE
RIP
KANBAN CARD
KANBAN 资料卡： • 零件的号码 Part Number
检查上道工序的工作
本工序要做的工作
检查本工序工作是否正确
TQC 目标
TQCI图上的三种颜色的符号代表操作员工在生产线上必须 做的三项工作内容，每一位员工既是操作工又是质检员。如 果发现上道工序有错误，立即退回上道工序重做。
目标：“Zero” Defect Flow Line “零”缺陷生产线
物料补给系统
P/N 1110407-01 Resistor, 32ohms
数字集成电路可测性设计(DFT)讲义第12讲
– C0(s) + C1(s) = 1
Test Point Insertion
Controll point Observation point
EE141 VLSI Test Principles and Architectures
4
Ch. 12 - Test Technology Trends In Nanometer Age
reject rate
Fault coverage
f lt coverage fault
number of f detected faults total numb er of faul ts
Reject rate = 1 – yield(1 – fault coverage)
EE141 VLSI Test Principles and Architectures
测试响应压缩
有损压缩 X位对错误位的掩盖
EE141 VLSI Test Principles and Architectures
9
Ch. 12 - Test Technology Trends In Nanometer Age
第七讲
fault f1
z1 mismatched output
Logic BIST Architectures: STUMPS, BILBO
8
EE141 VLSI Test Principles and Architectures
Ch. 12 - Test Technology Trends In Nanometer Age
第六讲
测试激励压缩
压缩x位，不影响故障覆盖率 游程编码，字典编码，哈夫曼编码，选择性编码 广播扫描设计：Illinois 扫描结构
Test Point Insertion
Controll point Observation point
EE141 VLSI Test Principles and Architectures
4
Ch. 12 - Test Technology Trends In Nanometer Age
reject rate
Fault coverage
f lt coverage fault
number of f detected faults total numb er of faul ts
Reject rate = 1 – yield(1 – fault coverage)
EE141 VLSI Test Principles and Architectures
测试响应压缩
有损压缩 X位对错误位的掩盖
EE141 VLSI Test Principles and Architectures
9
Ch. 12 - Test Technology Trends In Nanometer Age
第七讲
fault f1
z1 mismatched output
Logic BIST Architectures: STUMPS, BILBO
8
EE141 VLSI Test Principles and Architectures
Ch. 12 - Test Technology Trends In Nanometer Age
第六讲
测试激励压缩
压缩x位，不影响故障覆盖率 游程编码，字典编码，哈夫曼编码，选择性编码 广播扫描设计：Illinois 扫描结构
DFT_DFT设计概述
DFT概念
在集成电路(Integrated Circuit，简称IC)进入超大规模集成电路时代，可测试性设计(Design for Test,简称DFT)是电路和芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑，从而使芯片变得容易测试，大幅度节省芯片测试的成本。
三种常见的可测性技术
扫描路径设计(Scan Design)
扫描路径法是一种针对时序电路芯片的DFT方案.其基本原理是时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop，简称FF)的时序电路网络的反馈。
内建自测试
内建自测试(BIST)设计技术通过在芯片的设计中加入一些额外的自测试电路，测试时只需要从外部施加必要的控制信号，通过运行内建的自测试硬件和软件，检查被测电路的缺陷或故障。
和扫描设计不同的是，内建自测试的测试向量一般是内部生成的，而不是外部输入的。
内建自测试可以简化测试步骤，而且无需昂贵的测试仪器和设备(如ATE设备)，但它增加了芯片设计的复杂性。
边界扫描测试
为了对电路板级的逻辑和连接进行测试，工业界和学术界提出了一种边界扫描的设计，边界扫描主要是指对芯片管脚与核心逻辑之间的连接进行扫描。
数字信号处理
DFT(Discrete Fourier Transform) x(n)经过截断后[根据谱分辨率要求截断多长]，为有限长的序列，DFT的结果是有限长的，正好是对该有限长序列连续谱[DTFT]的在0~2pi上的等间隔采样，适合于计算机处理;而DFT又有FFT快速傅里叶变换算法，因此在各领域中得以广泛应用。
当然截断带来截断效应。
芯片设计中的可测试性设计技术有哪些
芯片设计中的可测试性设计技术有哪些在当今的科技时代，芯片作为各种电子设备的核心组件，其性能和质量直接影响着设备的运行效果。
而在芯片设计过程中，可测试性设计（Design for Testability，DFT）技术起着至关重要的作用。
它不仅有助于提高芯片的测试效率和质量，还能降低测试成本，确保芯片在投入使用前能够满足预期的性能和可靠性要求。
那么，芯片设计中的可测试性设计技术究竟有哪些呢？扫描测试（Scan Testing）是一种常见且重要的可测试性设计技术。
简单来说，它就像是给芯片内部的逻辑电路建立了一条“快速通道”。
在正常工作时，电路按照设计的功能运行；而在测试模式下，这些逻辑电路会被重新配置成一系列的移位寄存器，也就是所谓的“扫描链”。
测试数据可以通过这些扫描链逐位地加载到电路中，然后再逐位地读取出来，从而实现对芯片内部逻辑的全面检测。
这种技术大大提高了测试的覆盖率，能够有效地发现潜在的故障。
内建自测试（BuiltIn SelfTest，BIST）技术则是让芯片具备自我检测的能力。
想象一下，芯片内部有一个专门的模块，就像一个“小医生”，能够自动产生测试向量并对芯片的关键部分进行测试，然后将测试结果与预期结果进行比较。
BIST 技术可以用于测试存储器、逻辑电路等，减少了对外部测试设备的依赖，提高了测试的自主性和效率。
边界扫描（Boundary Scan）技术主要用于解决芯片引脚和电路板之间的连接测试问题。
通过在芯片的输入输出引脚处添加边界扫描单元，形成一个边界扫描链，可以方便地检测芯片引脚之间的连接是否正常，以及电路板上的走线是否存在断路或短路等故障。
这对于复杂的电路板系统的测试和故障诊断非常有帮助。
还有一种技术是存储器内建自修复（Memory BuiltIn SelfRepair，MBISR）。
存储器在芯片中占据着重要的地位，但也是容易出现故障的部分。
MBISR 技术能够在测试过程中检测到存储器的故障单元，并通过备用的存储单元来替换这些故障单元，从而实现存储器的自我修复，提高了存储器的可靠性。
DFT_DFT设计概述
DFT_DFT设计概述DFT（Design-for-Test）是面向测试的设计，它是一种在集成电路设计阶段就考虑测试需求的方法，以便在芯片制造之前提前规划和设计测试，从而提高芯片测试的效率和可靠性。
DFT能够帮助简化测试流程，减少测试时间和成本，提高测试覆盖率和可靠性，从而提高整体产品质量。
DFT设计的目标是通过在芯片设计中引入一些特殊的硬件或软件功能，使得对芯片进行测试和故障定位更加容易。
DFT的设计方法主要包括逻辑插入、测试模式设计、故障模拟和故障定位等。
逻辑插入是在芯片设计过程中将一些专用的硬件逻辑插入到设计中，以便在测试过程中对芯片进行控制和观测。
这种逻辑包括扫描链（Scan chain）、BIST（Built-In Self-Test）和观测点（Observation Point）等。
扫描链是一种顺序逻辑的测试结构，它可以将芯片内的寄存器连接成一个长链，便于故障检测和故障调试。
BIST是一种自测试的结构，它可以通过内部的特殊逻辑来生成测试模式，执行测试和判断测试结果。
观测点是一种在设计中添加的特殊信号，用于观察芯片内部的状态和信号。
测试模式设计是指在设计阶段就考虑如何生成和应用测试模式，以便对芯片进行测试。
测试模式是一种特殊的输入序列，它可以刺激芯片的输入，以检测芯片的功能和故障。
测试模式设计需要考虑测试目标、测试覆盖率和测试时间等因素。
常用的测试模式包括全覆盖测试模式、随机测试模式和伪随机测试模式等。
故障模拟是指在设计阶段通过特殊的软件工具对芯片进行故障注入和故障模拟，以评估芯片的可测试性和可靠性。
故障注入是通过在芯片设计中引入一些故障模型和故障点，以模拟芯片内部的故障。
故障模拟是通过软件工具模拟故障注入后的芯片行为，以评估故障检测和故障定位的能力。
故障定位是指在测试过程中通过观察测试结果和相应的故障模式，定位芯片内部的故障。
故障定位需要对测试结果进行分析和处理，并结合故障模型和故障点信息来确定故障的位置。
产品的可测试性(DFT)设计分析
产品的可测试性（DFT）设计分析作者：郝怀志董岩来源：《商品与质量·建筑与发展》2014年第07期【摘要】 DFT是Design For Testability英文简称，中文含义是电子产品的可测试性设计。
设计人员在进行电路和系统设计的时，需要考虑测试的问题，为了简化测试过程在芯片中需加入一些测试电路。
是一种辅助的设计方法目的在与能够检测故障，使制作完成后的芯片能达到“可控制性”和“可测试性”两个目的。
【关键词】可测试性设计（DFT）；内建自测试（BIST）；边界扫描（BSD）引言：由于数字电路的集成度日益提升，系统复杂度越来越高，对其测试也变得日趋困难。
当大规模集成电路LSI和超大规模集成电路VLSI问世以来，甚至还浮现出研制与测试费用倒挂的现象。
着就促使人们想到能否在电路的设计阶段就考虑测试问题，使设计车来的电路既可以完成额定的功能，又能容易的测试出问题所在，这就是所谓的可测性设计技术。
因此就出现了可测性的概念。
可测试性的概念可测试性的设计出现后，大家又遇到一个难点，即大家设计出来的电路在测试方面到底谁好谁坏，标准不统一，因此就需要对电路难易程度进行数量描述，即可测性分析。
可测性分析是指对一个刚刚设计好的电路或者等待测试的电路不进行故障模拟就能定量的估计出其测试难易程度的一类方式或方法。
在可测性分析中，经常遇到三个概念：可控制性：通过电路的原始输入向电路中的某点赋规定值（0或1）的难易程度。
可观察性：通过电路的原始输入了解电路中某点指定值（0或1）的难易程度。
可测性：可控制性和可观察性的综合，它定义为检测电路中故障的难易程度。
可测性分析就是对可控制性、可观察性和可测性的定量分析。
但在分析过程中，为了不失去其意义，必须满足下面两条基本要求：（1）精确性，即通过可测性分析之后，所得到的可控制性、可觀察性和可测性的值能够真实的反映出电路中故障检测的难易程度。
（2）复杂性，即计算的复杂性，也就是对可控制性和可观察性的定量分析的计算复杂性要低于测试生成复杂性，否则就失去了存在的价值。
DFT，可测试性设计--概念理解
DFT，可测试性设计--概念理解⼯程会接触DFT。
需要了解DFT知识，但不需要深⼊。
三种基本的测试（概念来⾃参考⽂档）：1. 边界扫描测试：Boundary Scan Test: 测试⽬标是IO-PAD，利⽤JTAG接⼝互连以⽅便测试。
（jtag接⼝，实现不同芯⽚之间的互连。
这样可以形成整个系统的可测试性设计）2. 内建⾃测试BIST:（模拟IP的关键功能，可以开发BIST设计。
⼀般情况，BIST造成系统复杂度⼤⼤增加。
memory IP⼀般⾃带BIST，简称MBIST）3. 扫描测试（ATPG）Scan path: 与边界扫描测试的区别，是内部移位寄存器实现的测试数据输⼊输出。
测试⽬标是std-logic，即标准单元库。
（扫描测试和边界扫描，不是⼀个概念。
需要区别对待。
内部的触发器，全部要使⽤带SCAN功能的触发器类型。
）补充：还有⼀种测试：4. 全速测试at-speed-test（其实是属于扫描测试的⼀种。
只不过测试时钟来源频率更快。
）at-speed 就是实速测试，主要⽤于scan测试－即AC测试和mbist测试。
这种测试⼿段的⽬的是－测试芯⽚在其⼯作频率下是否能正常⼯作，实速即实际速度。
测试时钟往往是由芯⽚内部的PLL产⽣很快的测试时钟，⽤于实速测试。
相对⽽⾔，⼀般的测试是20~40兆的测试时钟，频率低，测不到transition fault。
即使测试通过，实际使⽤中还会由于使⽤⾼频时钟发⽣芯⽚电路故障。
常见的DFT/OCC结构如下：特点：1. Clock MUX必须放在OCC模块/DFT MUX之前。
(OCC：On Chip Clock)2. 时钟⼤于50MHz时，使⽤OCC模块，否则使⽤DFT MUX。
3. Clock Gate放在OCC模块/DFT MUX之后。
4. 对于⼿动添加的Clock Gate，DFT_SE端⼝接到 dft_glb_gt_se。
5. 对于综合⼯具添加的Clock Gate，DFT_SE端⼝接到dft_syn_gt_se注意：1. DFT_MODE有效时，clock mux的sel信号要保证dft_clk来源于最⾼频率的时钟源。
数字集成电路可测性设计(DFT)讲义第1讲
Good chip appears to be faulty (fails test)
EE141 VLSI Test Principles and Architectures
11
Introduction
Electronic System Manufacturing
A
system consists of
Moore’s Law: scale of ICs doubles every 18 months
Growing size and complexity poses many and new testing challenges
VLSI M LSI
1960s 1970s 1980s 1990s 2000s
EE141 VLSI Test Principles and Architectures
5
Introduction
Importance of Testing
Moore’s Law results from decreasing feature size (dimensions)
from 10s of µm to 10s of nm for transistors and interconnecting wires
8
Introduction
Testing During VLSI Development
Design verification targets design errors
Corrections made prior to fabrication
Design Specification Design Fabrication Packaging Quality Assurance Design Verification Wafer Test Package Test Final Testing
可测性设计及DFT软件的使用
查看测试覆盖率和产生的矢量的数目，若测 试覆盖率很低，则需要重新进行ATPG测试矢 量生成，直到得到满意的测试覆盖率。
Compress Test Patterns
TEST> run pattern_compress 99 99指示按不同的顺序进行99次故障仿真
Save Test Pattern
TEST> write patterns patterns.stil -format stil TEST> write faults faults.AU -class au
扫描测试(2/2)
Outline
DFT基础 DFTCompile生成扫描链 TetraMAX生成ATPG 设计实例
设 计
流 程
普通 D触 发器
Test-Ready Compilation
set_scan_configuration -style multiplexed_flip_flop \ -clock_mixing no_mix \ -chain_count 1
Test DRC
check_scan or check_test 这两个命令检查以下四类可测性问题：
模型问题，诸如是否缺少相应的扫描单元； 拓扑结构问题，例如是否存在不受时钟控制的组 合逻辑反馈回路； 确定测试协议，如找出测试时钟端口，找出测试 模式下固定电平的测试状态端口； 测试协议仿真，检查扫描过程是否可以正确的进 行。
可测性设计及DFT软件的使用
Outline
DFT基础 DFTCompile生成扫描链 TetraMAX生成ATPG 设计实例
DFT基础
❖ 测试 ❖ DFT ❖ 故障模型 ❖ ATPG ❖ DFT常用方法
CMOS 反相器 中的物 理缺陷
Compress Test Patterns
TEST> run pattern_compress 99 99指示按不同的顺序进行99次故障仿真
Save Test Pattern
TEST> write patterns patterns.stil -format stil TEST> write faults faults.AU -class au
扫描测试(2/2)
Outline
DFT基础 DFTCompile生成扫描链 TetraMAX生成ATPG 设计实例
设 计
流 程
普通 D触 发器
Test-Ready Compilation
set_scan_configuration -style multiplexed_flip_flop \ -clock_mixing no_mix \ -chain_count 1
Test DRC
check_scan or check_test 这两个命令检查以下四类可测性问题：
模型问题，诸如是否缺少相应的扫描单元； 拓扑结构问题，例如是否存在不受时钟控制的组 合逻辑反馈回路； 确定测试协议，如找出测试时钟端口，找出测试 模式下固定电平的测试状态端口； 测试协议仿真，检查扫描过程是否可以正确的进 行。
可测性设计及DFT软件的使用
Outline
DFT基础 DFTCompile生成扫描链 TetraMAX生成ATPG 设计实例
DFT基础
❖ 测试 ❖ DFT ❖ 故障模型 ❖ ATPG ❖ DFT常用方法
CMOS 反相器 中的物 理缺陷
2024年芯片类培训教程
芯片类培训教程一、引言随着科技的飞速发展，芯片作为现代信息技术的核心，已经广泛应用于各个领域。
芯片产业在我国也得到了高度重视和快速发展。
为了满足市场对芯片人才的需求，芯片类培训教程应运而生。
本教程旨在为广大芯片行业从业者、学生及爱好者提供一个系统、全面的芯片知识学习平台，帮助学员掌握芯片设计、制造、测试和应用等方面的关键技术。
二、教程目标1.培养学员对芯片产业的认识，了解芯片在现代社会中的重要性。
2.使学员掌握芯片设计的基本原理和方法，具备一定的芯片设计能力。
3.使学员熟悉芯片制造工艺，了解芯片生产过程。
4.培养学员具备芯片测试和验证的能力，确保芯片产品的质量和性能。
5.帮助学员了解芯片在不同领域的应用，拓展职业发展空间。
三、教程内容1.芯片基础知识（1）半导体物理基础（2）半导体器件原理（3）集成电路设计方法（4）芯片制造工艺2.芯片设计（1）数字电路设计（2）模拟电路设计（3）混合信号电路设计（4）芯片封装与测试3.芯片制造（1）光刻技术（2）掺杂技术（3）薄膜沉积技术（4）刻蚀技术4.芯片测试与验证（1）芯片测试方法（2）芯片验证流程（3）故障分析与定位（4）可靠性测试5.芯片应用（1）计算机芯片（2）通信芯片（3）消费电子芯片（4）汽车电子芯片四、教学方法1.理论教学：通过讲解、案例分析等方式，使学员掌握芯片相关理论知识。
2.实践教学：结合实际工程项目，让学员动手实践，提高实际操作能力。
3.在线学习：利用网络平台，提供丰富的学习资源，方便学员随时随地进行学习。
4.企业实习：安排学员到企业实习，了解芯片产业现状，提高职业素养。
五、师资力量本教程由具有丰富教学经验和实际工程经验的专家、教授授课。
他们分别来自国内外知名高校、科研院所和企业，具备深厚的学术背景和丰富的实践经验。
六、证书与就业学员完成本教程学习并通过考试，可获得相应证书。
本教程旨在培养具备实战能力的芯片人才，为学员就业和职业发展提供有力支持。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
可测性设计(DFT)工程实践培训
课程背景
测试是产品从研发走向生产的必经阶段,也是决定产品质量的重要环节,如何将测试工作开展的更全面、更仔细、更专业完善也是众多电子通信企业所追求的目标。
建立可测试性设计是开发软硬件系统的关键，尤其是那些对工作可靠性要求高的系统，若没有可测试性设计，在产品正式使用之前就很难发现设计缺陷，而且工作中出现的故障也很难检测和诊断。
采用可测试性设计可以增加系统的可测试性，提高产品质量，并减少产品投放市场的时间及测试费用
培训收益
本课程介绍了业界先进的可测性设计的方法和实践经验，结合业界知名公司的成功实践经验和案例，采用模板演示讲解和案例讨论的方式，具体讲述了可测性设计的方法和具体实践经验、操作技巧以及IT工具，着重于提高学员的产品测试实践技能，注重课程的实操性，能有效地借鉴和快速地应用到实际工作中去。
学完本课程后，学员可获得：
1. 深刻理解可测性设计(DFT)的基本思想和基本原理
2. 熟悉可测性设计(DFT)的基本业务流程
3. 全面掌握可测性设计(DFT)的设计方法
4. 有效构建可测性设计(DFT)的体系平台
【主办单位】中国电子标准协会培训中心
【协办单位】深圳市威硕企业管理咨询有限公司
【培训对象】研发总监、系统工程师、研发经理、测试经理、制造技术经理、新产品导入(NPI)经理及骨干工程师等
课程大纲
一、可测性设计(DFT)概述
1、产品生命周期V模型
2、电子信息产品测试所面临的问题
3、什么是可测性设计(DFT)
4、思考：如何深刻理解可测性设计(DFT)
5、可测性的物理特征表述
6、可测性的测度形式
讨论：以下各功能模块的可测性测度是怎样的？
7、可测性设计(DFT)的效益分析 8、可测性设计(DFT)基本要素 9、IPD模式下的DFT体系结构
10、可测性设计(DFT)基本过程11、可测性设计(DFT)中常用术语及缩略语
二、可测性设计(DFT)需求
1、整机研发测试的可测性(DFT)需求来源
2、整机研发测试的可测性(DFT)需求
3、单板软件研发测试的可测性(DFT)需求来源
4、单板软件研发测试的可测性(D FT)需求
5、单板硬件研发测试的可测性(DFT)需求来源
6、单板硬件研发测试的可测性(D FT)需求
7、单板生产测试的可测性(DFT)需求来源 8、单板生产测试的抽象模型
思考：单板生产测试的目的是什么？
9、单板生产测试路线 10、单板生产工艺测试基本原理
11、单板生产功能测试基本原理 12、单板生产测试的可测性(DFT)需求
讨论：本公司各产品适合的生产测试方案和路线是怎样的？
13、JTAG在生产测试中的应用 14、JTAG在生产测试中的可测性设计(DFT)需求15、单板维修可测性设计(DFT)需求
思考：本公司生产维修有哪些诊断手段？
三、可测性设计(DFT)基本方法
1、输入输出通道设计——测试控制物理通道
2、输入输出通道设计——外部测试命令集
3、输入输出通道设计——测试控制管理
4、输入输出通道设计——测试信息存储与输出
5、输入输出通道设计——外部仪器输入输出接口
6、内置数据源设计——业务数据源自动生成
7、内置数据源设计——差错数据源自动生成
8、内置数据源设计——容限/极限数据源自动生成
9、内置数据源设计——故障数据源自动生成
10、能控性设计——测试数据源的设置与启动
11、能观性设计——系统配置状态监控
12、能观性设计——系统业务状态监控
13、能观性设计——单板运行状态监控
14、能观性设计——系统资源状态监控
15、能观性设计——系统其它状态监控
16、BIST设计——通道分层环回
17、BIST设计——故障诊断
18、BIST设计——初始化自检
案例解读
四、单板可测性设计(DFT)必须考虑的要素
1、机械结构设计
2、自检和自环设计
3、工装夹具设计
4、测试点设计
5、芯片控制引脚设计
6、边界扫描测试设计
7、EPLD/CPLD/FPGA设计
8、如何设计以减少测试点
五、可测性设计(DFT)工程实施
1、可测性设计(DFT)工程实施步骤
2、可测性设计(DFT)工程实施障碍
3、交流与探讨：如何构建可测性设计(DFT)体系和货架技术
讲师资历
程老师资深顾问，资深讲师,研发工程技术产线总监
« APECG测试工程首席专家
« 中国电子协会ATE测试分会会员.
◆主讲品牌课程
« 硬件测试管理
« DFT可测试性设计
« 硬件开发管理
◆工作经验：
华为公司从事通讯产品可测试设计的研究及开发工作，曾参与大型程控交换机、光通信产品、会议电视系统项目的可测试及可制造性工程实施，历任华为中央硬件研发平台部开发经理，兆天网络中试部经理。
◆工作专长：
测试工程、工艺工程、硬件工程。
◆项目实践：
曾作为兆天网络、UT斯达康、迈瑞、核达中远通、飞通光电、桑达龙金可测性工程咨询首席顾问，具体包括在研发体系中如何通过可测性工程实施来提高产品可测试性。