27_实验8 基本时钟模块和低功耗模式

门控时钟低功耗芯片设计方案全文共四篇示例，供读者参考第一篇示例：门控时钟低功耗芯片设计方案随着物联网技术的飞速发展，原本以人类为中心的智能家居和智能办公等应用场景也逐渐普及，门控时钟低功耗芯片成为这些智能设备的重要组成部分。

门控时钟低功耗芯片设计方案要求具有高性能、低功耗、稳定可靠等特点，以满足现代智能设备对芯片性能的需求。

1. 高性能：门控时钟低功耗芯片需要具有高性能的时钟控制功能，能够对设备的时序信号进行准确控制，确保设备的正常运行。

2. 低功耗：门控时钟低功耗芯片需要具有低功耗的特点，以延长设备的使用时间，提高设备的续航能力。

3. 稳定可靠：门控时钟低功耗芯片需要具有稳定可靠的性能，能够在各种工作环境下保持稳定的工作状态，确保设备的正常运行。

4. 外设接口丰富：门控时钟低功耗芯片需要具有丰富的外设接口，以支持设备与其他外部设备的连接和通讯。

5. 易集成：门控时钟低功耗芯片需要具有易于集成的特点，能够方便地与其他组件进行接口连接，实现功能的扩展和定制。

1. 芯片选用：在选择芯片时，可以考虑采用低功耗的CMOS工艺制程，以降低整体功耗。

可以选择具有高性能和稳定可靠性的时钟控制器芯片，以确保时序信号的准确控制。

2. 功耗优化设计：在芯片设计过程中，可以采用功耗优化设计策略，通过降低功耗模块的工作频率、优化电源管理电路等方式，降低整体功耗，延长设备的续航时间。

3. 时钟控制算法优化：通过优化时钟控制算法，可以提高时钟控制的准确性和稳定性，确保设备的正常运行。

可以提供丰富的时序控制功能，以满足不同应用场景对时序信号的需求。

4. 外设接口设计：在芯片设计中，可以设计丰富的外设接口，如UART、SPI、I2C等接口，以支持设备与其他外部设备的连接和通讯。

可以提供GPIO接口和PWM输出等功能，实现设备的功能扩展和定制。

5. 集成设计：在芯片设计中，可以将时钟控制器、功耗管理电路、外设接口等功能集成到同一芯片中，实现功能的集成和有效管理。

实验名称：基本时钟和低功耗模式姓名：学号：实验班号：机器号：一．实验目的1. 了解MSP430Gxxx基本时钟模块的工作原理，掌握其控制方法；2. 掌握利用时钟信号和中断技术实现定时功能的方法；3．掌握低功耗模式控制方法。

二.实验任务1.数字示波器的使用（在实验5中已完成）1）将信号源的波形在示波器上显示出来，掌握测量周期、频率、峰峰值的方法；2）用导线将实验板的地信号与示波器的地信号相连，测量实验板上的Vcc电源信号是否正常。

2.测试上电复位系统ACLK、和SMCLK时钟频率，了解基本时钟模块控制寄存器各位作用。

新创建一个MSP430G2553项目，在给出的main.c基础上，编程输出单片机上电复位后的ACLK、和SMCLK时钟，用示波器测量其频率值，记录下来。

答：上电复位后的ACLK时钟频率为32.77kHz上电复位后的SMCLK时钟频率为1.04MHz程序见程序清单中的程序2.c思考：1)将实验板上JP8中间的两个插针接到：(1) 32.768KH晶振侧，如图6-1；(2) P2.6/P2.7侧，如图6-2。

测得ACLK的结果有何不同?图6-1 图6-2 答：接到32.768KH晶振侧时，测得结果为32.77kHz，接到P2.6/P2.7侧，测得结果为890kHz。

2)在debug下如图6-3，通过View/Register 更改System Clock模块控制寄存器值，分别置DIVA1、DIVA0=01、11；DIVS1、DIVS0=10、11；置LFXT1S0、LFXT1S0=00、10，记录示波器测量得到的ACLK（P1.0输出）和SMCLK（P1.4输出）的频率值，填写在表6-1、6-2、6-3中，掌握时钟模块各控制寄存器相关位的作用。

图6-3 通过View/Register 更改System Clock模块控制寄存器值表6-1 DIVAxx与ACLK关系表6-2 DIVSxx与SMCLK关系表6-3 LFXT1Sxx与ACLK关系3)分析上电复位后，CPU工作的时钟信号MCLK频率值是多少？答：根据上电复位后寄存器的值，可以发现上电复位后MCLK频率值实际上是与SMCLK频率值相等的（时钟源均为DCO，且均为一分频），而上电复位后测得的SMCLK时钟频率为1.04MHz，故上电复位后MCLK频率值为1.04MHz。

低功耗时钟电路时序设计电路的设计本质上是一门科学与艺术的结合。

要设计出一个高性能的电路，需要综合考虑多个因素，如电路的功耗、时序延迟、面积、可靠性等，尤其是在近年来低功耗电子领域的崛起之后，设计人员对于功耗和时序的关注越来越高。

在低功耗领域中，时钟电路是不可或缺的组成部分。

时钟电路通过产生周期性信号，为电路提供统一的时间基准，同时也是使电路正常运行的重要因素。

在高性能的时钟电路设计中，时序延迟的控制是一个关键问题。

本文将探讨低功耗时钟电路时序设计方面的一些关键技术。

一、时钟设计中的几个重要参数时钟设计中有几个重要参数需要被把握。

其中，周期是一项最基本的参数，它决定了时钟电路的工作频率；高电平时间和低电平时间则是时钟信号持续时间的两个参数，在实际设计中，需要视具体应用场景和周边电路的特点而自行设定。

时钟上升沿和下降沿也是两个关键参数，它们决定了时钟信号的变化速率，进而影响了周边电路的时序延迟。

设计师对于上述参数的掌握必须具备足够的专业知识和经验，同时也需要综合考虑电路应用的特点和功耗限制。

在低功耗领域中，时钟功耗日益成为一个重要的设计指标，设计者需要从多个角度考虑如何降低时钟功耗。

二、时序设计中的一些典型技术1. 前置缓冲(delay buffer)前置缓冲(delay buffer)是一种经典的时序设计技术。

它是一种通过增加传递功能器件的数量来实现时钟信号运行延迟的技术。

在时钟信号的沿上插入一个前置缓冲，可以使时钟信号的变化速度变慢，进而减少周边电路的时序延迟。

缺点是增加功耗和电路面积。

2. 内嵌晶体(resonator)和锁相环(PLL)内嵌晶体(resonator)和锁相环(PLL)是两种利用振荡器将可变频率的晶振转化为稳定频率的技术。

这两种技术的共同特点是可以进行频率调制和相位调制，从而有效地控制时钟信号的变化速率。

它们可以使一个高速时钟信号变为一个低速稳定的时钟信号，以减少动态功耗。

3. 基于测量的时序耦合技术基于测量的时序耦合技术是一种通过对电路中时间序列的观察实现时序优化的技术。

低功耗设计物理实现方法
低功耗设计物理实现方法有很多，以下列举了一些常见的方法：
1. 电源管理：通过使用功率管理电路和适当的电源管理策略，可以降低电路的静态功耗。

例如，使用睡眠模式以及动态电压和频率调节技术可以降低电路在闲置状态下的功耗。

2. 时钟管理：减少时钟频率可以降低电路的功耗。

通过优化时钟分配和时钟树设计，可以消除时钟冗余和减小时钟延迟，从而降低功耗。

3. 电路优化：通过使用优化的电路设计技术，如逻辑合成和优化、布局和布线优化，可以减小电路的面积和功耗。

4. 错误容忍设计：使用纠错码、校验位等技术来检测和修复数据传输过程中发生的错误，从而减少重传或重新计算的次数，降低功耗。

5. 采用低功耗器件和技术：选择具有低功耗特性的器件和技术，如低功耗CMOS器件、偏置和传输门技术，可以降低电路的
功耗。

6. 优化电源网络设计：通过设计适当的电源网络和电源噪声滤波器，可以降低功耗和噪声干扰。

7. 动态电压和频率调节：根据电路的工作负载情况，动态调整电压和频率，以降低功耗和延长电池寿命。

8. 优化数据传输：采用更高效的通信协议和数据传输机制，减少数据传输的次数和数据传输的距离，从而降低功耗。

9. 优化功耗分析：使用功耗分析工具和技术，对电路进行功耗建模和分析，找出并优化功耗较高的部分。

以上仅列举了一些常见的低功耗设计物理实现方法，具体的实践中还可以根据具体的需求和应用场景做出更具体的优化和调整。

rtc低功耗管理设计
RTC低功耗管理设计是指在实时时钟（RTC）中，设计一种
有效的能耗管理策略，以实现低功耗的目标。

以下是一些实现低功耗管理的设计建议：
1. 使用低功耗组件：选择低功耗的电子元件，包括微控制器、晶振、闹钟电路等。

这些组件在待机模式下会消耗较少的电能。

2. 优化电源管理模块：设计电源管理模块，使其能够根据系统需求选择和切换适当的供电模式。

例如，当RTC处于待机模
式时，可以将电源切换到低功耗待机模式，以减少功耗。

3. 优化时钟频率：设置合适的时钟频率，以满足系统的实时要求，并在不需要高精度时降低时钟频率，减少功耗。

4. 睡眠模式切换：根据系统需求，在不需要实时时钟功能时，可以将RTC切换到睡眠模式，以减少功耗。

可以利用外部中
断或定时器来唤醒RTC，并在需要时恢复实时时钟功能。

5. 使用唤醒定时器：在睡眠模式下，使用唤醒定时器定期唤醒RTC，以便及时更新时间，同时降低功耗。

定时器的唤醒间隔可以根据实际需求进行优化，以平衡功耗和实时性。

6. 功耗优化算法：设计优化的算法，使得实时时钟在不影响正常功能的前提下，尽量减少功耗。

可以根据系统需求，通过设置不同的算法来平衡功耗和实时性。

通过以上设计措施，可以实现RTC低功耗管理，在提供准确实时时钟功能的同时，降低功耗，延长电池寿命。

低功耗模式下微控制器时钟配置应用■清华大学 安鹏在微控制器的低功耗应用中,对时钟的设置是很重要的一个方面。

不同类型的微控制器在低功耗模式下对时钟的配置也各有不同。

飞思卡尔公司推出的增强型8位微控制器HCS08系列具有很强的低功耗性能。

其中, HCS08系列里的MC9S08Q G8在同类产品的基础上对低功耗应用下的时钟又有了进一步的改进。

1　MC9S08Q G8及其内部时钟模块介绍微控制器MC9S08Q G8是飞思卡尔公司新推出的一款8位增强型微控制器。

它是小封装、低功耗的产品,但这并不意味着它是“低端”的产品;相反,它是一个高度集成的、功能丰富的、适用于各种应用的低价位单片机。

MC9S08Q G8采用高性能、低功耗的HCS08内核,具有很高的集成度,还包括更长的电池寿命(即使工作电压低至1.8V,也能发挥最大效能)、业界领先的Flash技术以及创新的开发支持。

MC9S08Q G8集成了背景调试系统(BDM)以及可进行实时总线捕捉的内置在线仿真(ICE)功能,具有单线的调试及仿真接口。

MC9S08Q G8微控制器的运行模式有很多种,包括正常运行模式、等待模式、背景调试模式以及停止模式。

其中,与低功耗应用关系密切的停止模式又分为3个阶段:停止模式1———内部电路全部断电,以最大限度地节省电源;停止模式2———可选择部分断电,RAM内容保持;停止模式3———内部电路都可快速恢复运行,RAM、Flash内容保持。

MC9S08Q G8内部时钟模块由4个子模块组成:锁频环、内部参考时钟、外部振荡器、时钟选择逻辑模块,如图1所示。

锁频环的输出频率为参考时钟频率的512倍,包括3个主要部分:参考频率选择、数字控制振荡器和用于比较这两个部分输出的滤波器。

锁频环是通过比较数字控制振荡器时钟与参考时钟的频率来工作的。

锁频环对一个参考时钟周期内的数字控制振荡器时钟脉冲边沿数进行计数,因此,对于512倍的倍频器,锁频环应该在参考时钟的每两个上升沿之间得到512个数字控制振荡器输出的上升沿。

低功耗时钟电路仿真设计时钟电路是数字电路中最基础的一个模块，它的作用是给整个数字电路提供一个时间基准。

而在现实生活中，我们常常需要使用低功耗时钟电路，来满足一些特殊的应用场景。

本文将介绍低功耗时钟电路的设计原理和仿真方法。

设计原理低功耗时钟电路一般是指在工作时耗能较少的时钟电路。

为了实现这一目标，我们需要从以下几个方面来考虑：1. 时钟信号频率较低时钟信号的频率越低，每个时钟周期的电荷和能量就越小。

因此，在设计时钟电路时，一般要尽可能地减小时钟信号的频率。

2. 时钟信号占空比较小在一个时钟周期内，时钟信号处于高电平和低电平的时间比例，即占空比，也会影响整个时钟电路的功耗。

一般来说，时钟信号的占空比应该尽可能的小。

3. 时钟信号波形较简单时钟信号的波形越简单，它的频率越低，功耗就越小。

因此，我们常常会使用正弦波的近似波形，来代替复杂的方波或梯形波形。

4. 时钟电路的阻抗应该匹配时钟电路的阻抗是指它对时钟信号的电学特性。

如果时钟电路的阻抗过高或过低，会影响时钟信号的质量和功耗。

因此，在设计时钟电路时，应该尽可能地减小阻抗不匹配的问题。

仿真设计下面，我们来看一下如何使用仿真软件来设计低功耗时钟电路。

1. 打开仿真软件在使用仿真软件之前，首先要打开它。

我们可以选择一些常用的仿真软件，比如Cadence、Mentor Graphics，或者是Altium Designer。

2. 创建时钟电路在已经打开的仿真软件中，我们可以创建一个新的工程，并在其中添加时钟电路模块。

同时，我们还需要在工程中配置时钟电路的工作参数，包括时钟频率、占空比等。

3. 添加仿真工具为了完成时钟电路的仿真，我们需要在工程中添加适当的仿真工具。

一般来说，我们会使用SPICE（模拟分析计算工具）或对位分析器（Timing Analyzer）等工具来进行时钟电路的仿真。

4. 运行仿真一旦仿真工具已经配置完成，我们就可以开始运行仿真了。

在仿真过程中，我们需要仔细观察时钟信号的质量和功耗，以便在需要时对时钟电路进行调整。

单片机中的时钟模块原理与优化引言在单片机系统设计中，时钟模块是一个非常重要的组成部分。

它提供了系统的时序控制，并与其他外设进行同步操作。

本文将深入探讨单片机中的时钟模块的原理与优化方法，帮助读者更好地理解和应用时钟模块。

一、时钟模块的原理1. 时钟信号来源在单片机系统中，时钟信号一般来自于晶体振荡器或者外部时钟源。

晶体振荡器是一种稳定产生固定频率的振荡信号的电子设备。

它使用压电晶体作为两个电极之间的机械谐振腔，通过对晶体施加外加电场来使其振荡。

晶体的振荡频率由晶体的物理结构参数决定，一般介于几千赫兹至几百兆赫兹之间。

晶体振荡器能够提供非常稳定和精确的时钟信号，是单片机系统中广泛使用的时钟源。

2. 时钟频率时钟频率是指时钟信号在单位时间内振荡的次数。

在单片机系统中，时钟频率通常使用赫兹（Hz）为单位来表示。

常见的单片机时钟频率有8 MHz、16 MHz等。

时钟频率越高，单片机执行指令的速度越快。

3. 时钟分频单片机的时钟信号通常会被分频器按照设定的分频因子进行分频，从而产生不同的时钟周期。

时钟分频可以用来降低系统的时钟频率，以适应不同的应用需求。

例如，当需要进行低功耗操作时，可以将时钟频率降低，以减少功耗和发热。

4. 时钟模块的作用时钟模块在单片机系统中发挥着重要的作用。

它负责产生系统的时序脉冲并进行分发，控制外设的工作和数据传输。

时钟模块可以将指令和数据以合适的时序送入处理器中，控制各种外设的时序操作，实时监控硬件和软件的运行状态，并提供时序中断功能。

二、时钟模块的优化方法1. 时钟模块布线优化布线优化是指将时钟信号线路进行合理设计，减少信号的传输延迟和噪声干扰，提高系统的工作稳定性和抗干扰能力。

以下是几个布线优化的方法：（1）时钟线路短暂：尽量缩短时钟线路的长度，减少线路电阻和电容，以减少信号传输延迟和功耗。

（2）适当增加噪声滤波器：在时钟信号线路上添加适当的电容和电感元件，过滤掉噪声信号，提高时钟信号的质量。

实验8. 基本时钟模块和低功耗模式一、实验目的1.了解MSP430基本时钟模块的工作原理，掌握其控制方法；2.了解利用时钟信号和中断技术实现定时功能的方法；3.巩固C语言程序设计方法。

二、实验任务1.数字示波器的使用1）测量示波器自带的周期性方波信号，掌握测量周期、频率、峰峰值的方法；2）用孔孔导线将实验板的地信号与示波器的地信号相连，测量实验板上的5v、3.3v 电源信号是否正常。

2.掌握基本时钟模块的编程分别用汇编语言与C语言编程控制基本时钟系统模块，使ACLK=4096Hz，并通过P5.6或P2.0输出该ACLK。

利用示波器观察输出的ACLK时钟信号，测量其频率。

思考：1）可否编程在引脚P5.2上输出ACLK？为什么？不能，该引脚没有这种输出功能。

2)上电复位后，CPU工作时钟信号MCLK频率值是多少？是8Mhz吗？编程在P5.4上输出MCLK，用示波器测量该频率值，并记录该频率值。

测得输出频率不是8Mhz，而是735.3Khz。

3.低功耗模式学习在实验7中断技术任务3的程序基础上,主程部分增加在管脚P5.5、P5.6、P5.4上分别输出当前系统的SMCLK、ACLK、MCLK时钟信号 DCOCTL、BCSCTL1、BCSCTL2寄存器均采用上电复位值 在无限循环 JMP $和while(1) { }; 前加入LPM0低功耗模式控制 其他不变程序清单如下：（C语言）1）操作Key5或Key6键 用示波器观察输出的MCLK、SMCLK、ACLK 有无变化 分析为什么 比较加入和不加入低功耗模式控制CPU在执行流程上的不同。

ACLK MCLK SMCLK 按键前32.89Khz 0 735.3Khz按键后32.89Khz 735.3Khz 735.3Khz进入LPM0时，CPU和MCLK被禁止，ACLK和SMCLK继续工作，故此时MCLK无信号，当按下键后，发出中断申请，处于低功耗模式的单片机切换，MCLK输出信号。

单片机时间模块
单片机时间模块是一个实时时钟（RTC）模块，用于为单片机系统提供时间基准。

以下是单片机时间模块的一些常见功能和特点：
1.提供实时时钟功能：实时时钟模块可以提供当前的时间信息，
包括年、月、日、时、分、秒等，这些信息可以用于各种需要时间记录的应用，如计费、报警、数据记录等。

2.计时精度高：实时时钟模块通常采用石英晶体振荡器作为计时
基准，可以提供高精度的计时。

这对于需要精确时间控制的系统非常重要，如数据传输、定时任务等。

3.可编程设置：实时时钟模块可以通过编程进行设置，例如设置
时间间隔、触发条件等，以适应不同的应用需求。

此外，一些实时时钟模块还支持闹钟、定时器等功能，可以通过编程实现定时提醒或任务执行。

4.可与其他外设接口：实时时钟模块可以通过中断、I/O口等方
式与其他外设进行通信，实现事件触发、时间戳生成等功能。

例如，当某个事件发生时，实时时钟模块可以产生中断信号，通知单片机进行处理。

5.低功耗设计：实时时钟模块通常采用低功耗设计，以延长系统
的使用寿命。

在不需要使用实时时钟的时候，可以将其关闭或进入休眠模式，以进一步降低功耗。

单片机时间模块在许多应用中都发挥着重要的作用，如智能仪表、医疗设备、通讯设备等。

通过与单片机配合使用，可以实现精确的时间控制和事件记录等功能，提高了系统的可靠性和稳定性。

低功耗能量回收时钟发生器和触发器的设计引言：电子设备的低功耗设计一直是工程师们所关注的一个重要问题。

而能量回收技术是实现低功耗设计的一种重要手段。

本篇文章将介绍低功耗能量回收时钟发生器和触发器的设计原理及实现方法。

一、能量回收时钟发生器的设计原理和实现方法：1.设计原理：能量回收时钟发生器是指通过回收电子设备在运行过程中产生的能量，在适当的时机收集和利用这些能量来实现时钟信号的产生。

其基本原理是通过收集和存储能量，并在需要时将其输出为时钟信号。

2.实现方法：（1）能量收集：在电子设备内部布置能量收集电路，如压电式能量收集电容器等，用于收集设备运行过程中产生的能量。

（2）能量存储：通过能量管理电路，将收集到的能量存储起来，如通过超级电容器、电池等。

（3）时钟信号生成：通过能量管理电路控制，将存储的能量转化为时钟信号输出。

二、能量回收触发器的设计原理和实现方法：1.设计原理：能量回收触发器是指在电子设备中，通过回收并利用信号传输过程中产生的能量，实现触发器的功能。

其原理是在信号传输过程中通过合适的电路设计，将信号传输过程中产生的能量收集并存储起来，并在适当的时候利用这些能量来触发器的功能。

2.实现方法：（1）能量收集：在信号传输路径上布置能量收集电路，如压电式能量收集电容器等，用于收集信号传输过程中产生的能量。

（2）能量存储：通过能量管理电路，将收集到的能量存储起来，如通过超级电容器、电池等。

（3）触发器功能实现：通过能量管理电路控制，将存储的能量转化为触发器所需的电能。

三、节能效果与应用：1.节能效果：能量回收技术能够有效地减少电子设备的功耗，提高设备的能效比。

通过将设备运行过程中产生的能量回收和利用起来，可以使电子设备的功耗大幅度降低。

2.应用：能量回收技术可以应用于各种低功耗设备中，如无线传感器网络、物联网设备等。

这些设备往往需要长时间运行，并且无法通过传统的电池供电来满足需求，而能量回收技术则可以很好地解决这一问题。

低功耗时钟电路测试设计随着科技的不断进步，各种电子产品的普及，低功耗时钟电路也得到了广泛的应用。

在实际应用中，低功耗时钟电路的稳定性与可靠性也成为了测试设计中需要重视的一部分内容。

在这篇文章中，我们将对低功耗时钟电路测试设计进行探讨，并对其中的几个关键问题进行深入的分析。

一、低功耗时钟电路的基本特点在介绍低功耗时钟电路的测试设计之前，首先需要了解低功耗时钟电路的基本特点。

一般来说，低功耗时钟电路具有以下几个特征：1.工作电流较低2.主频较低3.对于噪声的抗干扰能力较差4.对于时钟信号抖动的容忍度较低因此，在进行低功耗时钟电路测试设计时，需要特别注意这些特点，并在测试过程中进行相应的改进和优化。

二、低功耗时钟电路测试设计的相关问题1.时钟信号的测试方法低功耗时钟电路的时钟信号较为复杂，测试起来也需要进行一些特殊的设计。

通常情况下，可以通过运用高速波形采集仪来分析时钟信号，以便更好地了解时钟信号的特点和性能。

2.电源稳定性的测试由于低功耗时钟电路的工作电流较低，对电源的稳定性要求较高。

因此，在进行测试设计时，需要对电源进行相应的稳定性测试，以确保电源的稳定性符合要求。

3.噪声的测试对于噪声的抗干扰能力较差的低功耗时钟电路，噪声测试显然也必不可少。

在进行测试时，可以通过增加噪声的大小来模拟实际的噪声情况，进而对时钟电路的噪声抗干扰能力进行测试。

4.灵敏度的测试低功耗时钟电路对于时钟信号抖动的容忍度较低，因此，在测试设计时，通常需要对时钟信号的灵敏度进行测试。

具体而言，可以通过对时钟信号进行特定的抖动操作，以此来测试时钟电路的反应情况。

三、低功耗时钟电路测试设计的优化措施在进行低功耗时钟电路测试设计时，除了要注意以上的一些关键问题外，还需要进一步优化测试的方法和措施，以提高测试的效率和准确性。

1.多样化的测试方法为了更好地了解低功耗时钟电路的性能特点，可以运用多样化的测试方法进行测试。

常见的测试方法包括傅里叶分析、自相关分析、互相关分析等，在应用不同的测试方法时，需要注意测试的具体目的和需求，以更好地完成测试任务。

MSP430X5XX的时钟系统与低功耗模式引言：全新改版，关于MSP430x5xx 时钟系统与低功耗模式介绍。

用到低功耗的时候，不得不仔细的看文档，做比较实验，真繁琐。

430 系列单片机中有各种时钟信号，第一次接触免不了一头雾水。

而且如果想发挥430 低功耗的优势，就不得不对它的时钟系统（Unified Clock System）有所了解。

1. 时钟模块总览这是MSP430X5XX 的时钟系统框图。

乍一看很复杂，不过简化之后就清楚多了整个系统主要分为左右两大块，左边是时钟源模块，右边是时钟调整模块。

左边的模块XT1、内建时钟（DCO）、XT2 用来产生时钟源，也就是右边最终输出的时钟信号的基准信号。

而时钟调整模块负责将源时钟信号选通、分频输出成系统使用的三大时钟信号MCLK，ACLK 和SMCLK，分别是系统的主时钟（供CPU 使用），辅助时钟（可给外设模块使用，也可以从管脚引出），子系统时钟（外设模块时钟，可从管教引出）。

2. 调整模块调整模块的主要工作分为两步：选通、分频。

ACLK 调整模块如下图所示左端进线是源时钟信号。

红色标出来的是XT1CLK 信号。

由图易知，XT1CLK 要变成ACLK 信号，需要经过两次选通，一次分频，也就是我红色标出来的路径。

第一个选通器可通过设置SELA 来控制，分频器可以通过设置DIVA 来控制，正常工作的时候，最后一个选通器总是打开的，这里不讨论。

换言之，要想设置ACLK，我们只需要配置SELA 和DIVA。

例如，如果我们希望ACLK 是XT1CLK 的2 分频的话，需要设置SELA={0}，DIVA={1}。

再给一个来自TI 的例子UCSCTL4 |= SELA_2; // Set ACLK = REFO 这句话将ACLK 的源设置为REFO。

SELA 具体的含义如下图所示：顺便说一句，TI 的这个例子没有设置DIVA，用了默认值。

3.REFO、VLO 和DCO 有了上述的理解，再参照slau208e，我相信不难写出我们想要的代码。