数字时钟设计实验报告.docx

电子课程设计【1 】题目：数字时钟数字时钟设计试验陈述一、设计请求：设计一个24小时制的数字时钟.请求：计时.显示精度到秒;有校时功效.采取中小范围集成电路设计.施展：增长闹钟功效.二、设计计划：由秒时钟旌旗灯号产生器.计时电路和校时电路组成电路.秒时钟旌旗灯号产生器可由振荡器和分频器组成.计时电路中采取两个60进制计数器分离完成秒计时和分计时;24进制计数器完成时计时;采取译码器将计数器的输出译码后送七段数码管显示.校时电路采取开关掌握时.分.秒计数器的时钟旌旗灯号为校时脉冲以完成校时.三、电路框图：图一 数字时钟电路框图四、电路道理图：（一）秒脉冲旌旗灯号产生器秒脉冲旌旗灯号产生器是数字电子钟的焦点部分,它的精度和稳固度决议了数字钟的质量.由振荡器与分频器组合产生秒脉冲旌旗灯号.➢ 振荡器: 通经常应用555准时器与RC 组成的多谐振荡器,经由调剂输出1000Hz 脉冲.➢ 分频器: 分频器功效重要有两个,一是产生尺度秒脉冲旌旗灯号,一是供给功效 扩大电路所须要的旌旗灯号,选用三片74LS290进行级联,因为每片为1/10分频器,三片级联好获得1Hz 尺度秒脉冲.其电路图如下：译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制)校 时 电 路秒旌旗灯号产生器图二秒脉冲旌旗灯号产生器（二）秒.分.时计时器电路设计秒.分计数器为60进制计数器,小时计数器为24进制计数器.➢60进制——秒计数器秒的个位部分为逢十进一,十位部分为逢六进一,从而配合完成60进制计数器.当计数到59时清零着从新开端计数.秒的个位部分的设计：应用十进制计数器CD40110设计10进制计数器显示秒的个位 .个位计数器由0增长到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功效.应用74LS161和74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增长到5时应用74LS11与门产生一个高电平接到个位.十位的CD40110的清零端,同时产生一个脉冲给分的个位.其电路图如下：图三60进制--秒计数电路➢60进制——分计数电路分的个位部分为逢十进一,十位部分为逢六进一,从而配合完成60进制计数器.当计数到59时清零着从新开端计数.秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1,应用十进制计数器CD40110设计10进制计数器显示秒的个位 .个位计数器由0增长到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功效.应用74LS161和74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增长到5时应用74LS11与门产生一个高电平接到个位.十位的CD40110的清零端,同时产生一个脉冲给时的个位.其电路图如下：图四60进制--分计数电路➢24进制——时计数电路来自分计数电路的进位脉冲使时的个位加,个位计数器由0增长到9是产生进位,连在十位计数器脉冲输入端CP,当十位计到2且个位计到3是经由74LS11与门产生一个清零旌旗灯号,将所有CD40110清零.其电路图如下：图五24进制--时计数电路➢译码显示电路译码电路的功效是将秒.分.时计数器的输出代码进行翻译,变成响应的数字.用以驱动LED七段数码管的译码器经常应用的有74LS148.74LS148是BCD-7段译码器/驱动器,输出高电平有用,专用于驱动LED七段共阴极显示数码管.若将秒.分.时计数器的每位输出分离送到响应七段数码管的输入端,即可以进行不合数字的显示.在译码管输出与数码管之间串联电阻R作为限流电阻.其电路图如下：图六译码显示电路➢校时电路校时电路是数字钟不成缺乏的部分,每当数字钟与现实时光不符时,须要依据尺度时光进行校时.一般电子表都具有时.分.秒等校时功效.为了使电路简略,在此设计中只进行分和小时的校时.“快校时”是经由过程开关掌握,使计数器对1Hz校时脉冲计数.图中S1为校订用的掌握开关,校时脉冲采取分频器输出的1Hz脉冲,当S1为“0”时可以进行“快校时”. 其电路图如下：图七 校队电路五、试验办法： 1.秒脉冲产生部分采取555多谐振荡器产生1HZ 频率旌旗灯号,作为秒脉冲及整体电路的旌旗灯号输入部分.其仿真电路图如下图所示：图八 秒脉冲产生器仿真电路2、计数电路电子钟计时分为小时.分钟和秒,个中小时为二十四进制,分钟和秒均为六十进制,输出可以用数码管显示,所以请求二十四进制为00000000~00100100计数,六十进制为8910U10C74LS00 123 U11A74LS00 111213U10D74LS00R3 C1S1GND1011U8E74LS04 1HZS2/M2 Q2+5V00000000~01100000计数,并且均为8421码编码情势.（1）小时计数——二十四进制电路仿真用两片74LS160N（分A片.B片）设计一个一百进制的计数器,在24（00100100）处直接掏出所有为1的端口,经由输入与非门74LS00D,再给两个清零端CLR.应用74LS160N异步清零功效完成二十四进制轮回,计数范围为0~23.然后用七段显示译码器74LS47D将A.B两片74LS160N的输出译码给LED数码管.仿真电路如图九所示. ：图九 24进制——时计数器仿真电路（2）分钟.秒计数——六十进制电路仿真此电路相似于二十四进制计数器,采取74LS160N设计出一百进制的计数器,在60（01100000）处直接掏出所有为1的端口,经由输入与非门74LS00D,再给两个清零端CLR.应用74LS160N异步清零功效完成六十进制轮回,计数范围为0~59.然后用七段显示译码器74LS47D将 A.B两片74LS160N的输出译码给LED数码管.仿真电路如图所示：图十 60进制——秒计数器仿真电路图十一 60进制——分计数器仿真电路（四）校时校分（秒）电路.数字钟应具有分校订和时校订功效,是以,应截断分个位和时个位的直接计数通路,并采取正常计时旌旗灯号与校订旌旗灯号可以随时切换的电路接入个中.这里应用两个与非门加一个单刀双掷开关来实现校时功效.第一个74LS00D与非门的输入端一端接清零旌旗灯号,另一端接第二个与非门的输入端,第二个74LS00D的输入端一端接计数脉冲,另一端接一个单刀双掷开关.开关接通的一段接地,另一端接高电平.当开关打到另一端时,时或分的个位就单独开端计数,如许就能实现校时功效.其电路图如图所示：图十二校分仿真电路六、试验成果和结论：数字时钟仿真电路图如下图所示,在Multisim11.0中进行仿真,可以实现数字时钟的显示功效.校时功效.显示功效中,小时实现的是24进制,分和秒实现的是60进制,经由过程校时电路可以或许分离校订时和分.图十三数字时钟仿真电路七、设计领会：在本次Multisim仿真进程,从装配软件.选定课题.设计电路.进行仿真.运行成果都本身现实操纵完成.在数字时钟设计中,依据先生上课所讲的内容,可以用两片集成十进制同步计数器74LS160D级联为100进制,再应用其异步清零功效,可以分离实现小时的24进制和分秒的60进制.当然,在仿真进程中也碰到了许多艰苦和问题.比方说,无法直接从秒进位到分和分进位到时,并且在仿真中老是出错.于是本身就教了一些也做数字时钟的同窗,同时在网上查找了相干材料,最后终于用两个与非门和单刀双掷开关实现了从秒到分的进位.分到时的进位功效及校准功效.经由过程本次试验对数电常识有了更深刻的懂得,将其应用到了现实中来,明确了进修电子技巧基本的意义,也达到了其造就的目标.也明确了一个道理：成功就是在不竭摸索中进步实现的,碰到问题我们不克不及泄气.焦躁,甚至废弃,而要静下心来细心思虑,分部检讨,找出最终的原因进行纠正,如许才会有提高,才会一步步向本身的目标接近,才会取得本身所要寻求的成功.当然,本身的仿真技巧和应用才能照样很欠缺的,固然完成了根本的设计请求,但是许多本身想要的扩大功效还未能实现.并且许多时刻会走过许多弯路,糟蹋了许多不须要的时光.不过,此次设计阅历势必使我受益毕生,让我明确若何更好的获取常识,若何更好的理论接洽现实.往后的进修更须要不竭尽力,在获得常识的同时获得快活,真正的自动摸索,自动进修,形成本身的思维方法,不竭应用,不竭朝上进步.。

数字钟实验报告5篇范文第一篇：数字钟实验报告数字钟实验报告班级：电气信息i类112班实验时间：实验地点：指导老师：目录一、实验目的-----------------3二、实验任务及要求--------3三、实验设计内容-----------3(一)、设计原理及思路3（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11四、电路制版与焊接---------11五、电路调试------------------12六、实验总结及心得体会---13七、组员分工安排------------19一、实验目的：1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。

2．学习和掌握数字钟的设计方法及工作原理。

熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。

3．了解pcb板的制作流程及提高自己的动手能力。

4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。

5．初步学习手工焊接的方法以及电路的调试等。

使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

二、实验任务及要求1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。

2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。

3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。

4.根据经济原则选择元器件及参数；5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。

三、实验设计内容1、设计原理及思路 3．1数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路3．2原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。

实习报告《数字电子时钟设计》班级：学号：姓名：一、设计指标① 数字电子钟一一昼夜24小时为一个计数周期。

② 具有“时”“分”“秒”计时显示。

二、设计原理● 555定时器组成的多谐振荡器电路：其输出频率为 ：f=1/T=1/(T1+T2)=1.44/(R1+R2)C 其中：T1=0.7R2C,T2=0.7R2C占空比：q=T1/T2+T2=(R1+R2)/(R1+2R2)，当R2>>R1时，占空比近似50%。

● 分频电路由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路，经过三次10分频和一次2分频可得到1Hz 的秒脉冲。

本次设计采用CC4518进行分频。

电路：A1555_VIRTUALGNDDIS OUTRST VCC THR CONTRI U12A4518BP_5V 1A 31B 41C 51D6EN12MR17CP11U13A4518BP_5V1A 31B 41C 51D6EN12MR17CP11U1A4518BP_5V 1A 31B 41C 51D6EN12MR17CP11U5A4518BP_5V 1A 31B 41C 51D6EN12MR17CP11GNDGNDGNDGND计数、译码、显示电路：获得秒脉冲信号后，可根据60秒为一分钟，60分钟为一小时，24小时为一天为一个计数周期的计数规律，分别确定秒、分、时的计数器。

由于秒和分的显示均为60进制，因此它们可以由二级十进制计数器组成，其中秒和分的个位为十进制的计数器，十进制为六进制的计数器，采用异步置零发来实现。

时计数器应为24进制计数器，采用两片4518集成电路来实现，采用异步置零法，当计数器输出的第24个进位信号时，计数器复位，完成一个计数周期。

计数单元由三片4518和两片74LS00与非门组成。

分和秒为60进制，其设计理为：当十位为6时，向前一位产生进位信号，进位信号同时使十位置零，进位信号为2、3管脚通过一个与门。

数字逻辑实验报告实验三、综合实验电路一、实验目的：通过一个综合性实验项目的设计与实现，进一步加深理论教学与实验软硬件平台的实践训练，为设计性实验做好充分准备。

二、实验原理：根据要求的简单设计性的电路设计实验，应用基本器件与MSI按照电路设计步骤搭建出初级电路；设计型、综合型的较复杂实验电路三、实验设备与器件：主机与实验箱四、实验内容：（1）实验任务：根据所学习的器件，按照电路开发步骤搭建一个时钟，要求实现的基本功能有计时功能、校对时间功能、整点报时、秒表等功能。

（2）实验任务分析：完成该数字时钟，采用同步时序电路，对于计时的的功能，由于时间的秒分时的进位分别是60、60、24，所以可以应用74LS163计数器分别设计2个模60计数器以及一个模24计数器，那么需要有7个秒输出，7个分输出，6个小时的输出；对于校对时间的功能，由74LS163的特性可知，当该器件处于工作状态时，每来一个CLK脉冲，计数值加1，所以可以手动控制给CLK脉冲，来进行时间的校对；对于整点报时功能，可以采用一个比较电路，当时间的分秒数值全部为零时，那么此时可以接通报时装置，可以在电路中设置报时的的时间；对于秒表功能，有两种方案，可以单独重新设计一个秒表装置，采用模100计数器以及两个模60计数器，可以进行优化，使用原先的两个模60计数器，这样可以简化电路，是电路简洁。

（3）实验设计流程：（4）输入输出表：（5）各个功能模块的实现：A、计时功能模块的实现（电路图及说明）秒表部分及说明说明：该部分是实现功能正常计时中的秒部分的计时工作。

如图所示，图中采用两个74LS163来做一个模60计时器，计数的起止范围是0~59，（第一个74LS163采用模10计数，起止为0~9，第二个74LS163的计数起止范围是0~5），两个器件采用级联方式，用预置位方法实现跳转；该部分有7个秒输出，接到BCD译码显示器。

注解：第一个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平VCC第二个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平第一个163的预置位段分钟部分以及说明：说明：该部分是实现功能正常计时中的分部分的计时工作。

数字时钟的设计实习报告一、实习目的本次实习旨在通过设计一个数字时钟，使学生掌握数字电路的设计方法，熟悉集成电路的使用，提高对单片机的学习和应用能力，培养学生的软硬件开发能力。

二、实习内容1. 设计一个数字时钟，能够显示时分秒。

2. 掌握数字时钟的设计方法。

3. 熟悉集成电路的使用方法。

4. 培养学习、设计、开发软、硬的能力。

三、实习过程1. 首先，我们对数字时钟的设计进行了需求分析，明确了数字时钟的功能和要求。

数字时钟应能够显示时分秒，采用24小时标准计时制。

2. 接下来，我们进行了数字时钟的设计方案制定。

数字时钟主要由单片机、LED数码管、按键等部分构成。

单片机负责控制整个系统，LED数码管用于显示时间，按键用于调整时间。

3. 然后，我们进行了数字时钟的硬件设计。

我们选择了AT89C52单片机作为核心控制器，6个共阳极的高亮度LED数码管用于显示时间，还选择了两个按键用于调整时间。

4. 在硬件设计的基础上，我们进行了数字时钟的软件设计。

我们编写了程序，使单片机能够控制LED数码管显示时间，并能够通过按键调整时间。

5. 最后，我们对数字时钟进行了测试和调试，确保其功能的正确性和稳定性。

四、实习心得通过本次实习，我们掌握了数字时钟的设计方法，熟悉了集成电路的使用方法，提高了对单片机的学习和应用能力。

我们在设计过程中，学会了如何分析需求、制定方案、设计硬件和软件，并通过测试和调试，确保设计的正确性和稳定性。

此外，我们还学会了如何协作和沟通，提高了团队协作能力。

在设计过程中，我们遇到了很多问题，但通过互相讨论和请教老师，我们逐一解决了问题，取得了实习的成功。

五、实习成果本次实习，我们成功设计了一个数字时钟，能够显示时分秒，并具有时间调整功能。

数字时钟的硬件电路稳定运行，软件程序正确无误。

六、实习展望在今后的学习和工作中，我们将继续深入学习数字电路和单片机的相关知识，提高自己的设计能力和开发水平。

我们还将把在实习中学到的知识和技能应用到实际项目中，为我国电子行业的发展做出贡献。

数字时钟实验报告一、实验目的本次数字时钟实验的主要目的是设计并实现一个能够准确显示时、分、秒的数字时钟系统，通过该实验，深入理解数字电路的原理和应用，掌握计数器、译码器、显示器等数字电路元件的工作原理和使用方法，提高电路设计和调试的能力。

二、实验原理1、时钟脉冲产生电路时钟脉冲是数字时钟的核心，用于驱动计数器的计数操作。

本实验中，采用石英晶体振荡器产生稳定的高频脉冲信号，经过分频器分频后得到所需的秒脉冲信号。

2、计数器电路计数器用于对时钟脉冲进行计数，分别实现秒、分、时的计数功能。

秒计数器为 60 进制，分计数器和时计数器为 24 进制。

计数器可以由集成计数器芯片（如 74LS160、74LS192 等）构成。

3、译码器电路译码器将计数器的输出编码转换为能够驱动显示器的信号。

常用的译码器芯片有 74LS47（用于驱动共阳数码管）和 74LS48（用于驱动共阴数码管）。

显示器用于显示数字时钟的时、分、秒信息。

可以使用数码管（LED 或 LCD）作为显示元件。

三、实验器材1、集成电路芯片74LS160 十进制计数器芯片若干74LS47 BCD 七段译码器芯片若干74LS00 与非门芯片若干74LS10 三输入与非门芯片若干2、数码管共阳数码管若干3、电阻、电容、晶振等无源元件若干4、面包板、导线、电源等四、实验步骤1、设计电路原理图根据实验原理，使用电路设计软件（如 Protel、Multisim 等）设计数字时钟的电路原理图。

在设计过程中，要合理布局芯片和元件，确保电路连接正确、简洁。

按照设计好的电路原理图，在面包板上搭建实验电路。

在搭建电路时，要注意芯片的引脚排列和连接方式，避免短路和断路。

3、调试电路接通电源，观察数码管是否有显示。

如果数码管没有显示，检查电源连接是否正确，芯片是否插好。

调整时钟脉冲的频率，观察秒计数器的计数是否准确。

如果秒计数器的计数不准确，检查分频器的连接是否正确，晶振的频率是否稳定。

本资料为word版本，可以直接编辑和打印，感谢您的下载数字时钟设计实训报告地点： ________________时间： ________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容成绩:数字电子技术基础课程设计专业班级：电子信息工程1012姓名：李宏伟学号：2010118504226指导教师：王伟平目录TOC \o "1-3" \h \u HYPERLINK \1 _Toc2673 一.课程设计要求PAGEREF _Toc2673 - 1 -HYPERLINK \1 _Toc300二.课程设计相关器材及应用软件PAGEREF Toc300 ~ 2 -HYPERLINK \1 _Tocl8743 1、课程设计仿真软件：PAGEREFTocl8743 - 2 -HYPERLINK \1 _Toc22993 2、涉及元器件及相关器材：PAGEREF Toc22993 - 2 -HYPERLINK \1 _Toc25988 三电子时钟设计思路PAGEREF.Toc25988 - 3 -HYPERLINK \1 _Toc25302 1、讣数功能实现：PAGEREFToc25302 - 3 -HYPERLINK \1 _Tocl6077 2、校正功能实现：PAGEREFTocl6077 ~ 6 -HYPERLINK \1 _Toc20367 3、总体数字时钟功能实现: PAGEREF Toc20367 - 7 -HYPERLINK \1 _Toc3586 四、实物的连接和制作PAGEREFToc3586 - 10 ~11 -课程设讣要求根据课程设讣任务书，本次课程设讣的内容为：以24小时为一个计数周期。

具有“时”（00〜23）、“分”（00〜59） > “秒”（00〜59）数字显示。

电子课程设计题目：数字时钟数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。

要求：计时、显示精度到秒；有校时功能。

采用中小规模集成电路设计。

发挥：增加闹钟功能。

二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。

秒时钟信号发生器可由振荡器和分频器构成。

计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

三、电路框图：时计数分计数秒计数图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz脉冲。

分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。

其电路图如下：图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

当计数到59时清零并重新开始计数。

秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。

个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。

利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。

其电路图如下：图三 60进制--秒计数电路60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。

一、实习背景随着科技的不断发展，电子技术在各个领域得到了广泛应用。

数字时钟作为一种常见的电子设备，在日常生活中具有很高的实用价值。

为了提高自身实践能力，我参加了数字时钟的实习课程，通过实际操作，了解了数字时钟的设计原理和制作方法。

二、实习目的1. 掌握数字时钟的基本原理和设计方法。

2. 提高电子制作和调试技能。

3. 培养团队合作精神，提高沟通能力。

三、实习内容1. 数字时钟的组成数字时钟主要由以下几个部分组成：（1）振荡器：产生时钟信号，为时钟电路提供稳定的时钟源。

（2）分频器：将振荡器产生的时钟信号分频，得到秒脉冲信号。

（3）计数器：对秒脉冲信号进行计数，得到时、分、秒的数值。

（4）译码器：将计数器输出的数值转换为七段数码管显示的信号。

（5）显示器：将译码器输出的信号转换为可视的数字显示。

2. 数字时钟的设计与制作（1）设计要求根据实习要求，设计的数字时钟应具备以下功能：1）显示时、分、秒；2）采用BCD码形式输出；3）具有时钟调整功能；4）具有闹钟功能。

（2）设计步骤1）选择合适的电子元件，如振荡器、分频器、计数器、译码器、显示器等。

2）绘制电路原理图，确定各元件的连接方式。

3）根据原理图，进行PCB板设计，布局和布线。

4）制作PCB板，焊接元件。

5）调试电路，确保时钟功能正常。

6）测试闹钟功能，确保其准确性。

3. 实习过程在实习过程中，我们首先了解了数字时钟的基本原理，然后根据设计要求，选择合适的电子元件。

在绘制电路原理图时，我们严格按照设计要求进行，确保电路的稳定性和可靠性。

在PCB板设计过程中，我们注重布局和布线，力求提高电路的散热性能和抗干扰能力。

在焊接过程中，我们遵循焊接规范，确保焊接质量。

最后，我们对电路进行调试和测试，确保时钟功能正常。

四、实习成果通过本次实习，我们成功制作了一台具有时、分、秒显示和闹钟功能的数字时钟。

在实习过程中，我们不仅掌握了数字时钟的设计原理和制作方法，还提高了电子制作和调试技能。

数字时钟课程设计实验报告1中北大学信息与通信工程学院《电子线路及系统》课程设计任务书2015/2016 学年第二学期专业：通信工程学生姓名：段亚宁学号： 1305044148李云鹏学号： 1305044147岳文强学号： 1305044145 课程设计题目：数字电子钟设计起迄日期： 2016年6月11日～2016年6月30日课程设计地点：中北大学信息商务学院指导教师：辛洁、于丽霞、李海真2016年 6 月 30 日课程设计任务书中北大学信息与通信工程学院《电子线路及系统》课程设计开题报告2015/2016 学年第二学期专业：通信工程学生姓名：段亚宁学号： 1305044148李云鹏学号： 1305044147岳文强学号： 1305044145 课程设计题目：数字电子钟设计起迄日期： 2016年6月11日～2016年6月30日课程设计地点：中北大学信息商务学院指导教师：辛洁、于丽霞、李海真2016年 6 月 30 日课程设计开题报告C、时间计数电路：六进制、十进制、六十进制、双六十进制和十二进制（74HC290、74HC390、74LS90集成块）译码驱动及显示单元电路（CD4511和7段LED数字钟的组成框图如图所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。

3．主要模块及分工1、晶体振荡器电路（岳文强）2、时间计数电路（段亚宁）3、译码驱动及显示单元电路(李云鹏)4、整点报时电路（李云鹏）5、校时电路（岳文强）4．设计成果形式及要求：中北大学信息与通信工程学院《电子线路及系统》课程设计说明书2015/2016 学年第二学期专业：通信工程学生姓名：段亚宁学号： 1305044148李云鹏学号： 1305044147岳文强学号： 1305044145课程设计题目：数字电子钟设计起迄日期： 2016年6月11日～2016年6月30日课程设计地点：中北大学信息商务学院指导教师：辛洁、于丽霞、李海真2016年 6 月 30 日1 引言数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。

一、实习背景随着科技的不断发展，数字电子技术在各个领域得到了广泛应用。

数字时钟作为一种常见的电子设备，其设计和制作已成为电子技术专业学生的必备技能。

本实习报告旨在通过设计、制作和调试数字时钟，使学生掌握数字电路的基本原理和实际操作技能。

二、实习目的1. 熟悉数字电路的基本原理和组成；2. 掌握数字时钟的设计方法；3. 学会使用数字电路实验设备；4. 培养学生的动手能力和团队协作精神。

三、实习内容1. 设计要求（1）功能要求：数字时钟应能显示时、分、秒，具有计时、校时和报时功能。

（2）性能要求：计时精度高，显示清晰，操作简便。

（3）硬件要求：使用CMOS或TTL系列中小规模集成电路，如计数器、译码器、显示器等。

2. 设计方案（1）设计逻辑框图：数字时钟主要由晶体振荡器、分频器、计数器、译码器、显示器和校时电路等组成。

（2）硬件电路设计：① 晶体振荡器：采用12MHz石英晶体振荡器，输出1Hz标准信号。

② 分频器：将1Hz信号分频为1s、1min、1h信号。

③ 计数器：分别对1s、1min、1h信号进行计数，实现时、分、秒的计时。

④ 译码器：将计数器的输出信号转换为显示器所需的信号。

⑤ 显示器：采用七段数码显示器，显示时、分、秒。

⑥ 校时电路：通过按键输入校时信号，实现时、分的校准。

（3）软件设计：编写程序，实现数字时钟的功能。

3. 制作与调试（1）制作：根据设计方案，选用合适的元器件，进行电路板焊接和元器件安装。

（2）调试：对电路进行测试，确保各部分功能正常。

调试过程中，注意观察电路状态，及时发现问题并解决。

四、实习成果1. 成功制作了一台具有计时、校时和报时功能的数字时钟。

2. 掌握了数字电路的基本原理和设计方法。

3. 学会了使用数字电路实验设备，提高了动手能力。

4. 培养了团队协作精神。

五、实习心得1. 在设计过程中，要充分了解各个元器件的功能和特性，合理选择元器件。

2. 电路设计要遵循一定的规范，如电路布局、走线等。

数字时钟设计实验报告数字时钟设计实验报告引言：在现代社会中，时钟是我们生活中不可或缺的一部分。

无论是在家中、办公室还是在公共场所，我们都可以看到各种各样的时钟。

随着科技的不断发展，数字时钟逐渐取代了传统的指针时钟，成为人们生活中的主流。

本次实验旨在设计一个简单的数字时钟，通过实践来了解数字时钟的原理和工作方式。

一、实验目的本次实验的主要目的是设计一个数字时钟，通过学习数字时钟的原理和工作方式，加深对时钟的理解，并提高对电子电路的实际操作能力。

二、实验原理数字时钟是一种利用数字显示时间的设备，其核心部分是一个时钟芯片和数码管。

时钟芯片负责计时和控制，而数码管则用于显示时间。

时钟芯片通常由晶体振荡器、计数器、分频器和时钟控制电路组成。

三、实验材料和仪器本次实验所需材料和仪器如下：1. 时钟芯片2. 数码管3. 电阻、电容和晶体振荡器4. 电路板和导线5. 电源和示波器四、实验步骤1. 按照电路图连接电路板上的元件，确保连接正确无误。

2. 将时钟芯片插入电路板中，并连接晶体振荡器。

3. 将数码管插入电路板，并连接相应的引脚。

4. 连接电源和示波器，确保电路正常工作。

5. 调节示波器，观察时钟芯片的输出信号。

6. 调试电路，确保数码管能够正确显示时间。

五、实验结果和分析经过调试和测试，我们成功设计出一个简单的数字时钟。

通过示波器观察到时钟芯片的输出信号，可以看到信号的频率和波形变化，进而控制数码管的显示。

数码管能够准确地显示时间，实现了我们的设计目标。

六、实验心得通过本次实验，我对数字时钟的原理和工作方式有了更深入的了解。

通过亲自动手搭建电路，我不仅加深了对电子电路的理解，还提高了对电路调试和故障排除的能力。

此外，我还学会了如何使用示波器观察信号波形，这对我今后的学习和工作都具有重要意义。

结论：本次实验成功设计出一个简单的数字时钟，通过实践加深了对数字时钟的理解和对电子电路的掌握。

通过亲自动手操作，我不仅学到了知识，还培养了动手能力和解决问题的能力。

基于FPGA实现多功能数字钟——电子系071180094王丛屹摘要本文利用Verilog HDL语言自顶向下的设计方法设计多功能数字钟，并通过ISE完成综合、仿真.此程序通过下载到FPGA 芯片后,可应用于实际的数字钟显示中，实现了基本的计时显示和设置，调整时间，闹钟设置的功能.［关键词］FPGA；Verilog HDL；数字钟一、多功能数字钟的设计设计一个多功能数字时钟，具有时分、秒计数显示、闹钟功能。

能够利用按键实现对闹钟时间的设定并在当前显示时间到时后能够进行闹钟提示.能够利用按键实现“较时”、“较分"功能，随时对数码管的显示进行校正和校对.数字中系统主要由系统时钟，三个功能按键（mode,turn ，change ），FPGA ，数码管和蜂鸣器部分组成。

图： 多功能数字钟总体设计模块 以下就各个模块说明其功能1. 分频模块由于FPGA内部提供的时钟信号频率大约为50MHz，在这需要将它转化成1Hz的标准时钟信号供数字钟的计时显示；在此我采用了级联分频法.RTL图如下：代码如下：always ＠(posedge clk_1)if ( cnt2 〈156/2—1）/////////////////////////////////////100分频,生成10000Hz信号begincnt2 〈= cnt2 + 1;endelsebegincnt2 〈= 0；clk_2 <= ~clk_2;endalways @(posedge clk_2)if ( cnt5 〈10/2-1) /////////////////////////////////////////10分频,生成1kHz标准信号begincnt5〈= cnt5 + 1;endelsebegincnt5〈= 0；clk_1k〈= ～clk_1k;endalways ＠(posedge clk_2)if ( cnt3 < 100/2—1）//////////////////////////////////////////100分频，生成100Hz信号begin最终输出的是1Hz，100Hz，1kHz的标准时钟信号clk_1Hz ，clk_100Hz，clk_1k。

一．指标要求：1.显示时、分、秒。

.采用24小时制。

2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二．设计计算：1．总体方案设计：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

用六片74LS248D和六片74LS161D芯片实现数字电子时钟的设计。

具体设计如下：首先秒的设计，它为六十进制 , 即显示 00—59 秒，它的个位为十进制，十位为六进制。

对于个位而言，当信号从0000—1001时采用反馈清0法进行清0，同时向十位产生一个进位。

与此同时，当十位从0000—0101时，也采用反馈清零法清0，然后重新开始下一循环。

分的设计同秒相同，通过级联（用与非门的输出结果控制分的时钟信号）实现秒向分的进位。

小时的设计为二十四进制计数器 ,显示为 00—23, 个位仍为十进制，但当十进位计到 2,而个位计到4时清零，就为二十四进制了，也同样通过级联(同秒向分的进位)实现分向时的进位。

整个过程通过而实现显示秒向分进位，分向时进位，从时、分、秒。

2．单元电路设计：1、秒脉冲发生器数字钟实际上是一个对标准频率（1HZ）迚行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验为了得到稳定的连续脉冲，我们选用了有极高的频率稳定性的石英晶体多谐振荡器。

采用石英晶体多谐振荡器发出频率很大的脉冲。

当今不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

2、计数译码显示74LS248译码器译码的是高电平，所以对应的显示器应为共阴极显示器。

所有计数器的显示均采用共阴极显示器SEVEN_SEG_COM。

数字钟实验报告本次实验旨在通过搭建数字钟电路，实现显示时间的功能。

实验所需材料有，数字管、集成电路、电阻、电容、开关、LED灯等。

首先，我们按照电路图连接好各个元件，然后接通电源，观察数字管上显示的时间是否准确。

在实验过程中，我们还发现了一些问题，并进行了相应的解决方法。

在实验开始之前，我们首先对实验所需的元件进行了准备工作。

然后按照电路图连接好数字管、集成电路、电阻、电容、开关等元件，确保连接的稳固性和正确性。

接着，我们接通电源，发现数字管上的显示并不准确，有时会出现闪烁或者停止显示的情况。

经过仔细检查，我们发现是由于电阻值选择不当导致的，于是我们更换了合适的电阻，问题得以解决。

接着，我们对实验中出现的问题进行了总结和分析。

我们发现在电路连接过程中，要特别注意元件之间的连接方式和电阻、电容的数值选择，这对于电路的稳定性和准确性至关重要。

另外，实验中还需要注意防止元件的过热和烧坏，要时刻保持警惕，及时发现并解决问题。

通过本次实验，我们对数字钟的原理和搭建方法有了更深入的了解，也学会了在实际操作中如何发现问题并解决问题。

这对我们今后的学习和工作都具有一定的指导意义。

总的来说，本次实验取得了一定的成果，我们成功搭建了一个能够显示时间的数字钟电路，并且在实验过程中发现了一些问题并进行了解决。

通过这次实验，我们不仅学到了理论知识，也积累了实际操作经验，对我们的专业学习和未来的科研工作都具有一定的帮助和指导意义。

希望通过今后的实验和学习，我们能够进一步提高自己的动手能力和实际操作能力，为将来的科研工作打下坚实的基础。

同时，也希望能够将所学知识应用到实际工程中，为社会发展做出自己的贡献。

数字时钟设计实验报告一、实验目的本次数字时钟设计实验的主要目的是通过运用数字电路的知识和技能，设计并实现一个能够准确显示时、分、秒的数字时钟。

通过这个实验，加深对数字电路中计数器、译码器、显示器等基本组件的理解和运用，提高电路设计和调试的能力。

二、实验原理数字时钟的基本原理是通过对时钟信号进行计数和分频，将时间信息转换为数字信号，并通过译码器和显示器进行显示。

1、时钟信号产生通常使用石英晶体振荡器产生稳定的高频时钟信号，然后通过分频电路将其分频为适合计数的低频信号，如 1Hz 信号用于秒的计数。

2、计数器使用二进制计数器对时钟信号进行计数，分别实现秒、分、时的计数。

秒计数器满60 向分计数器进位，分计数器满60 向时计数器进位。

3、译码器将计数器输出的二进制编码转换为能够驱动显示器的信号，如七段数码管译码器。

4、显示器使用七段数码管或液晶显示器来显示时、分、秒的数字信息。

三、实验器材1、数字电路实验箱2、集成电路芯片：计数器芯片（如 74LS160）、译码器芯片（如74LS47）、与非门芯片（如 74LS00）等3、七段数码管4、电阻、电容、导线等四、实验步骤1、设计电路原理图根据实验原理，使用数字电路设计软件（如 Protel）或手绘的方式设计出数字时钟的电路原理图。

在设计过程中，要合理安排芯片的布局和连线，确保电路的正确性和稳定性。

2、芯片选择与引脚连接根据电路原理图，选择合适的集成电路芯片，并按照芯片的引脚功能进行正确的连接。

在连接过程中，要注意引脚的极性和连接的可靠性，避免虚焊和短路。

3、电路搭建与调试将连接好的芯片和元器件安装在数字电路实验箱上，按照电路原理图进行布线。

接通电源后，使用示波器和逻辑分析仪等工具对电路的各个节点进行测试和调试，观察时钟信号、计数器输出、译码器输出等是否正常。

4、故障排除如果电路出现故障，如数码管不显示、显示错误、计数不准确等，要根据故障现象进行分析和排查。