SM.3.8 01 02 04板端口定义说明reference

串口通信-MSComm控件使用详解2012-11-13 09:35 6988人阅读评论(0) 收藏举报控件编程 Delphi编程（13）MSComm 控件通过串行端口传输和接收数据，为应用程序提供串行通讯功能。

MSComm控件在串口编程时非常方便，程序员不必去花时间去了解较为复杂的API函数，而且在VC、VB、Delphi等语言中均可使用。

Microsoft Communications Control（以下简称MSComm）是Microsoft公司提供的简化Windows下串行通信编程的ActiveX控件，它为应用程序提供了通过串行接口收发数据的简便方法。

具体的来说，它提供了两种处理通信问题的方法：一是事件驱动(Event－driven)方法，一是查询法。

1.MSComm控件两种处理通讯的方式1.1 事件驱动方式事件驱动通讯是处理串行端口交互作用的一种非常有效的方法。

在许多情况下，在事件发生时需要得到通知，例如，在串口接收缓冲区中有字符，或者 Carrier Detect (CD) 或 Request To Send (RTS) 线上一个字符到达或一个变化发生时。

在这些情况下，可以利用 MSComm 控件的 OnComm 事件捕获并处理这些通讯事件。

OnComm 事件还可以检查和处理通讯错误。

所有通讯事件和通讯错误的列表，参阅 CommEvent 属性。

在编程过程中，就可以在OnComm事件处理函数中加入自己的处理代码。

这种方法的优点是程序响应及时，可靠性高。

每个MSComm 控件对应着一个串行端口。

如果应用程序需要访问多个串行端口，必须使用多个 MSComm 控件。

1.2 查询方式查询方式实质上还是事件驱动，但在有些情况下，这种方式显得更为便捷。

在程序的每个关键功能之后，可以通过检查 CommEvent 属性的值来查询事件和错误。

如果应用程序较小，并且是自保持的，这种方法可能是更可取的。

例如，如果写一个简单的电话拨号程序，则没有必要对每接收一个字符都产生事件，因为唯一等待接收的字符是调制解调器的“确定”响应。

引脚定义解释
1、FB：（FeedBack反馈）引脚通过一个电阻分压器的输出和GND之间，用于确定输出电压。

2、COMP：外部回路补偿引脚。

3、EN：使能引脚为高电平有效。

EN引脚连接VIN，如果不使用。

请勿将EN 引脚悬空。

4、LX ：PWM输出连接的电感。

热连接输出阶段。

5、BST：自举电压输入。

高侧驱动器供应。

连接到BST和LX之间的100nF的电容。

6、OE：输出使能引脚。

当悬空引脚默认为逻辑高电平输出有效。

7、XIN/CLKIN ：晶体连接或外部参考时钟输入。

8、XOUT ：晶体连接。

如果使用外部基准时，该引脚必须悬空。

9、SCL：串行时钟输入。

（需要一个外部上拉）
10、SDA：串行接口数据输入/输出（需要外部上拉）
11、ADDR0：地址选择位“0”
12、XIN：晶体振荡器反馈
13、REF：参考频率输入
14、CLKN：倒时钟输出
15、CLKP：时钟输出
16、AI（Analog input）：模拟输入
17、AO （Analog output）：模拟输出
18、DI=数字输入
19、DIU=输入带内部上拉
18、DID=输入带内部下拉
19、DIO=数字输入/输出
20、A0, A1, A2：器件地址输入
21、
解电容一样,有杠杠的那端为负极。

"。

电脑主板接口常用管脚定义刚接触电脑的朋友面对着计算机后背那密密麻麻的各种接口和一大把连接线往往会不知所措；接触电脑久的朋友有的时候想搞一些小点子，但常常会找不到各种接口的针脚定义；如果你有以上的经历，那么这一篇文章想必会给您带来一点帮助，那就是外部接口大集合。

首先是ATX 20-Pin电源接口电源接口，根据下图你可方便判断和分辨。

现在为提高CPU的供电，从P4主板开始，都有个4P接口，单独为CPU供电，在此也已经标出。

鼠标和键盘绝大多数采用PS/2接口，鼠标和键盘的PS/2接口的物理外观完全相同，初学者往往容易插错，以至于业界不得不在PC'99规范中用两种不同的颜色来将其区别开，而事实上它们在工作原理上是完全相同的，从下面的PS/2接口针脚定义我们就可以看出来。

上图的分别为AT键盘（既常说的大口键盘），和PS2键盘（即小口键盘），如今市场上PS2键盘的数量越来越多了，而AT键盘已经要沦为昨日黄花了。

因为键盘的定义相似，所以两者有共同的地方，各针脚定义如下：1、DATA 数据信号2、空3、GND 地端4、＋5V5、CLOCK 时钟6 空（仅限PS2键盘）USB(Universal Serial Bus，通用串行总线)接口是由Compaq、IBM、Microsoft等多家公司于1994年底联合提出的接口标准，其目的是用于取代逐渐不适应外设需求的传统串、并口。

1996年业界正式通过了USB1.0标准，但由于未获当时主流的Win95支持(直到Win95 OSR2才通过外挂模块提供对USB1.0的支持)而未得到普及，直到1998年USB1.1标准确立和Win98内核正式提供对USB接口的直接支持之后，USB才真正开始普及，到今天已经发展到USB2.0标准。

USB接口的连接线有两种形式，通常我们将其与电脑接口连接的一端称为“A”连接头，而将连接外设的接头称为“B”连接头(通常的外设都是内建USB数据线而仅仅包含与电脑相连的“A”连接头)。

主板上各种信号说明一、CPU接口信号说明1. A[31:3]# I/O Address（地址总线）ν这组地址信号定义了CPU的最大内存寻址空间为4GB。

在地址周期的第一个子周期中，这些Pin传输的是交易的地址，在地址周期的第二个子周期中，这些Pin传输的是这个交易的信息类型。

2. A20M# I Adress-20 Mask（地址位20屏蔽）ν此信号由ICH（南桥）输出至CPU的信号。

它是让CPU在Real Mode（真实模式）时仿真8086只有1M Byte（1兆字节）地址空间，当超过1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。

3. ADS# I/O Address Strobe（地址选通）ν当这个信号被宣称时说明在地址信号上的数据是有效的。

在一个新的交易中，所有Bus上的信号都在监控ADS#是否有效，一但ADS#有效，它们将会作一些相应的动作，如：奇偶检查、协义检查、地址译码等操作。

4. ADSTB[1:0]# I/O Address Strobesν这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。

相应的ADSTB0#负责REQ[4:0]#和A[16:3]#，ADSTB1#负责A[31:17]#。

5. AP[1:0]# I/O Address Parity（地址奇偶校验）ν这两个信号主要用对地址总线的数据进行奇偶校验。

6. BCLK[1:0] I Bus Clock（总线时钟）这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。

ν7. BNR# I/O Block Next Request（下一块请求）ν这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。

8. BPRI# I Bus Priority Request（总线优先权请求）ν这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当Pin 。

···16-bit generalOC or PWM)with3CAPCO···RAM:memory:128bytes of true data EEPROM;·endurance up to100000write/erase cycles ·Window watchdog and independent watchdog ··I C interface up to400Kbit/s···Flexiblepower crystal resonator oscillator -··Highly robust I/O design,immune against current ·-Low power modes STM8S003K3STM8S003F3Value line,16MHz STM8S8-bit MCU,8Kbytes Flash,128bytes data EEPROM,10-bit ADC,3timers,UART,SPI,I²CInterrupt managementNested interrupt controller with32interrupts·Up to27external interrupts on6vectors LQFP327x7TSSOP20UFQFPN203x3FeaturesCore16MHz advanced STM8core with Harvardarchitecture and3-stage pipeline·Extended instruction setMemoriesProgram memory:8Kbytes Flash;data retention20years at55°C after100cyclesClock,reset and supply management2.95to5.5V operating voltageclock control,4master clock sources:·Power management:(wait,active-halt,halt)-Switch-off peripheral clocks individually·Permanently active,reset consumption power-onTimersAdvanced control timer:16-bit,4CAPCOMchannels,3complementary outputs,dead-timeinsertion and flexible synchronization,·8-bit basic timer with8-bit prescaler·Auto wake-up timerCommunications interfacesUART with clock output for synchronousoperation,Smartcard,IrDA,LIN master mode·SPI interface up to8Mbit/s2Analog to digital converter(ADC)10-bit,±1LSB ADC with up to5multiplexedchannels,scan mode and analog watchdogI/OsUp to28I/Os on a32-pin package including21high sink outputsDevelopment supportEmbedded single wire interface module(SWIM)for fast on-chip programming and non intrusivedebuggingJune2012DocID018576Rev31/100Contents STM8S003K3STM8S003F3 Contents1Introduction (7)2Description (8)3Block diagram (9)4Product overview (10)4.1Central processing unit STM8 (10)4.2Single wire interface module(SWIM)and debug module(DM) (10)4.3Interrupt controller (11)4.4Flash program memory and data EEPROM (11)4.5Clock controller (12)4.6Power management (13)4.7Watchdog timers (13)4.8Auto wakeup counter (14)4.9Beeper (14)4.10TIM1-16-bit advanced control timer (14)4.11TIM2-16-bit general purpose timer (15)4.12TIM4-8-bit basic timer (15)4.13Analog-to-digital converter(ADC1) (15)4.14Communication interfaces (16)4.14.1UART1 (16)4.14.2SPI (17)4.14.3I²C (17)5Pinout and pin description (18)5.1STM8S003K3LQFP32pinout and pin description (18)5.2STM8S003F3TSSOP20/UFQFPN20pinout and pin description (21)5.2.1STM8S003F3TSSOP20pinout and pin description (21)5.2.2STM8S003F3UFQFPN20pinout (22)5.2.3STM8S003F3TSSOP20/UFQFPN20pin description (22)5.3Alternate function remapping (24)6Memory and register map (25)6.1Memory map (25)6.2Register map (26)6.2.1I/O port hardware register map (26)6.2.2General hardware register map (27)6.2.3CPU/SWIM/debug module/interrupt controller registers (36)7Interrupt vector mapping (39)8Option bytes (41)8.1Alternate function remapping bits (43)2/100DocID018576Rev39.3.9 I C interface characteristics (80)STM8S003K3 STM8S003F3Contents9 Electrical characteristics .....................................................................................469.1 Parameter conditions ..................................................................................................46 9.1.1 Minimum and maximum values .......................................................... 46 9.1.2 Typical values ...................................................................................... 46 9.1.3 Typical curves ..................................................................................... 46 9.1.4 Loading capacitor ................................................................................ 46 9.1.5 Pin input voltage ..................................................................................46 9.2 Absolute maximum ratings ......................................................................................... 47 9.3 Operating conditions ...................................................................................................49 9.3.1 VCAP external capacitor ..................................................................... 50 9.3.2 Supply current characteristics ............................................................. 51 9.3.3 External clock sources and timing characteristics .............................. 60 9.3.4 Internal clock sources and timing characteristics ................................ 62 9.3.5 Memory characteristics .. (64)9.3.6 I/O port pin characteristics .................................................................. 66 9.3.7 Reset pin characteristics ..................................................................... 74 9.3.8 SPI serial peripheral interface ............................................................. 77 29.3.10 10-bit ADC characteristics .................................................................819.3.11 EMC characteristics (85)10 Package information ..........................................................................................8910.1 32-pin LQFP package mechanical data ................................................................... 89 10.2 20-pin TSSOP package mechanical data ................................................................. 90 10.3 20-lead UFQFPN package mechanical data ............................................................9211 Thermal characteristics ......................................................................................9411.1 Reference document ................................................................................................ 94 11.2 Selecting the product temperature range .................................................................9412 Ordering information .......................................................................................... 96 13 STM8 development tools ...................................................................................9713.1 Emulation and in-circuit debugging tools .................................................................. 97 13.2 Software tools ...........................................................................................................97 13.2.1 STM8 toolset ..................................................................................... 98 13.2.2 C and assembly toolchains ...............................................................98 13.3 Programming tools ...................................................................................................9814 Revision history ..................................................................................................99DocID018576 Rev 33/100Table 43. I C characteristics (80)List of tablesSTM8S003K3 STM8S003F3List of tablesT able 1. STM8S003xx value line features ............................................................................................... 8 T able 2. Peripheral clock gating bit assignments in CLK_PCKENR1/2 registers ................................. 13 T able 3. TIM timer features ................................................................................................................... 15 T able 4. Legend/abbreviations for pinout tables.................................................................................. 18 T able 5. LQFP32 pin description ........................................................................................................... 19 T able 6. STM8S003F3 pin description .................................................................................................. 22 T able 7. I/O port hardware register map ............................................................................................... 26 T able 8. General hardware register map.............................................................................................. 27 T able 9. CPU/SWIM/debug module/interrupt controller registers........................................................ 36 T able 10. Interrupt mapping .................................................................................................................. 39 T able 11. Option bytes.......................................................................................................................... 99 T able 12. Option byte description .......................................................................................................... 41 T able 13. STM8S003K3 alternate function remapping bits for 32-pin devices ..................................... 43 T able 14. STM8S003F3 alternate function remapping bits for 20-pin devices ..................................... 44 T able 15. Voltage characteristics .......................................................................................................... 47 T able 16. Current characteristics .......................................................................................................... 47 T able 17. Thermal characteristics ......................................................................................................... 48 T able 18. General operating conditions ................................................................................................ 49 T able 19. Operating conditions at power-up/power-down ..................................................................... 50 T able 20. T otal current consumption with code execution in run mode at V DD = 5 V ............................ 51 T able 21. T otal current consumption with code execution in run mode at V DD = 3.3 V ......................... 52 T able 22. T otal current consumption in wait mode at V DD = 5 V ........................................................... 53 T able 23. T otal current consumption in wait mode at V DD = 3.3 V ........................................................ 53 T able 24. T otal current consumption in active halt mode at V DD = 5 V ................................................. 54 T able 25. T otal current consumption in active halt mode at V DD = 3.3 V .............................................. 54 T able 26. T otal current consumption in halt mode at V DD = 5 V ............................................................ 55 T able 27. T otal current consumption in halt mode at V DD = 3.3 V ......................................................... 55 T able 28. Wakeup times ........................................................................................................................ 56 T able 29. T otal current consumption and timing in forced reset state ................................................... 57 T able 30. Peripheral current consumption ............................................................................................ 57 T able 31. HSE user external clock characteristics ................................................................................ 60 T able 32. HSE oscillator characteristics ................................................................................................ 61 T able 33. HSI oscillator characteristics ................................................................................................. 62 T able 34. LSI oscillator characteristics .................................................................................................. 64 T able 35. RAM and hardware registers ................................................................................................. 64 T able 36. Flash program memory and data EEPROM .......................................................................... 65 T able 37. I/O static characteristics ........................................................................................................ 66 T able 38. Output driving current (standard ports) ................................................................................. 68 T able 39. Output driving current (true open drain ports) ....................................................................... 68 T able 40. Output driving current (high sink ports) ................................................................................. 69 T able 41. NRST pin characteristics ....................................................................................................... 74 T able 42. SPI characteristics .................................................................................................................78 2 T able 44. ADC characteristics ............................................................................................................... 82 T able 45. ADC accuracy with R AIN < 10 kΩ , V DD = 5 V........................................................................ 82 T able 46. ADC accuracy with R AIN < 10 kΩ R AIN , V DD = 3.3 V............................................................. 83 T able 47. EMS data ...............................................................................................................................864/100DocID018576 Rev 3STM8S003K3STM8S003F3List of tablesT able48.EMI data (86)T able49.ESD absolute maximum ratings (87)T able50.Electrical sensitivities (88)T able51.32-pin low profile quad flat package mechanical data (89)T able52.20-pin,4.40mm body,0.65mm pitch mechanical data (91)T able53.20-lead ultra thin fine pitch quad flat no-lead package(3x3)mechanical data (92)T able54.Thermal characteristics (94)T able55.Document revision history (99)DocID018576Rev35/100Figure 41. Typical application with I C bus and timing diagram (84)List of figuresSTM8S003K3 STM8S003F3List of figuresFigure 1. Block diagram .......................................................................................................................... 9 Figure 2. Flash memory organization ................................................................................................... 12 Figure 3. STM8S003K3 LQFP32 pinout ............................................................................................... 18 Figure 4. STM8S003F3 TSSOP20 pinout ............................................................................................. 21 Figure 5. STM8S003F3 UFQFPN20-pin pinout .................................................................................... 22 Figure 6. Memory map .......................................................................................................................... 25 Figure 7. Pin loading conditions ............................................................................................................ 46 Figure 8. Pin input voltage .................................................................................................................... 47 Figure 9. f CPUmax versus V DD ............................................................................................................... 50 Figure 10. External capacitor C EXT ...................................................................................................... 50 Figure 11. Typ I DD(RUN) vs. V DD HSE user external clock, f CPU = 16 MHz ............................................ 58 Figure 12. Typ I DD(RUN) vs. f CPU HSE user external clock, V DD = 5 V ................................................... 58 Figure 13. Typ I DD(RUN) vs. V DD HSI RC osc, f CPU = 16 MHz ................................................................ 59 Figure 14. Typ I DD(WFI) vs. V DD HSE user external clock, f CPU = 16 MHz ............................................. 59 Figure 15. Typ I DD(WFI) vs. f CPU HSE user external clock, V DD = 5 V .................................................... 60 Figure 16. Typ I DD(WFI) vs. V DD HSI RC osc, f CPU = 16 MHz ................................................................ 60 Figure 17. HSE external clock source ................................................................................................... 61 Figure 18. HSE oscillator circuit diagram .............................................................................................. 62 Figure 19. Typical HSI frequency variation vs V DD @ 4 temperatures ................................................. 63 Figure 20. Typical LSI frequency variation vs V DD @ 4 temperatures .................................................. 64 Figure 21. Typical V IL and V IH vs V DD @ 4 temperatures ..................................................................... 67 Figure 22. Typical pull-up resistance vs V DD @ 4 temperatures ........................................................... 67 Figure 23. Typical pull-up current vs V DD @ 4 temperatures ................................................................ 68 Figure 24. Typ. V OL @ V DD = 5 V (standard ports) ............................................................................... 70 Figure 25. Typ. V OL @ V DD = 3.3 V (standard ports) ............................................................................ 70 Figure 26. Typ. V OL @ V DD = 5 V (true open drain ports) ..................................................................... 71 Figure 27. Typ. V OL @ V DD = 3.3 V (true open drain ports) .................................................................. 71 Figure 28. Typ. V OL @ V DD = 5 V (high sink ports) ............................................................................... 72 Figure 29. Typ. V OL @ V DD = 3.3 V (high sink ports) ............................................................................ 72 Figure 30. Typ. V DD - V OH @ V DD = 5 V (standard ports) ...................................................................... 73 Figure 31. Typ. V DD - V OH @ V DD = 3.3 V (standard ports) .................................................................. 73 Figure 32. Typ. V DD - V OH @ V DD = 5 V (high sink ports) ...................................................................... 74 Figure 33. Typ. V DD - V OH @ V DD = 3.3 V (high sink ports) ................................................................... 74 Figure 34. Typical NRST V IL and V IH vs V DD @ 4 temperatures .......................................................... 76 Figure 35. Typical NRST pull-up resistance vs V DD @ 4 temperatures ................................................ 76 Figure 36. Typical NRST pull-up current vs V DD @ 4 temperatures ..................................................... 77 Figure 37. Recommended reset pin protection ..................................................................................... 77 Figure 38. SPI timing diagram - slave mode and CPHA = 0 ................................................................. 79 Figure 39. SPI timing diagram - slave mode and CPHA = 1 ................................................................. 79 Figure 40. SPI timing diagram - master mode (1) ..................................................................................80 2 Figure 42. ADC accuracy characteristics .............................................................................................. 84 Figure 43. Typical application with ADC ............................................................................................... 85 Figure 44. 32-pin low profile quad flat package (7 x 7) ......................................................................... 89 Figure 45. 20-pin, 4.40 mm body, 0.65 mm pitch .................................................................................. 90 Figure 46. 20-lead ultra thin fine pitch quad flat no-lead package outline (3x3) ................................... 92 Figure 47. STM8S003x value line ordering information scheme ..........................................................966/100DocID018576 Rev 3· · For informationto the STM8S Flash programming manual (PM0051).internal Flash memory· For information on the protocol and debug module user manual (UM0470). to the STM8· For information on the STM8 core, please refer to the STM8 CPU programming manualSTM8S003K3 STM8S003F3Introduction1IntroductionThis datasheet contains the description of the device features, pinout, electrical characteristics, mechanical data and ordering information.For complete information on the STM8S microcontroller memory, registers and peripherals, please refer to the STM8S microcontroller family reference manual (RM0016).on programming, erasing and protection of the please referdebug and SWIM (single wire interface module) refer SWIM communication(PM0044).DocID018576 Rev 37/100Multipurpose timer (TIM1), SPI, I C, UARTDescription2STM8S003K3 STM8S003F3DescriptionThe STM8S003x value line 8-bit microcontrollers feature 8 Kbytes Flash program memory, plus integrated true data EEPROM. The STM8S microcontroller family reference manual (RM0016) refers to devices in this family as low-density. They provide the following benefits: performance, robustness, and reduced system cost.Device performance and robustness are ensured by integrated true data EEPROM supporting up to 100000 write/erase cycles, advanced core and peripherals made in a state-of-the art technology, a 16 MHz clock frequency, robust I/Os, independent watchdogs with separate clock source, and a clock security system.The system cost is reduced thanks to high system integration level with internal clock oscillators, watchdog and brown-out reset.Full documentation is offered as well as a wide choice of development tools.Table 1: STM8S003xx value line featuresDevice Pin countMaximum number of GPIOs (I/Os) Ext. interrupt pins Timer CAPCOM channels Timer complementary outputs A/D converter channels High sink I/OsSTM8S003K3 32 28 27 7 3 4 21STM8S003F3 20 16 16 7 2 5 12 Low density Flash program memory (bytes) 8K 8K RAM (bytes)True data EEPROM (bytes) 1K 128 (1)1K 128 (1)2Peripheral setwindow WDG,independent WDG, ADC, PWM timer (TIM2), 8-bit timer (TIM4)(1) Without read-while-write capability.8/100DocID018576 Rev 3A d d r e s s a n d d a t a b u sSTM8S003K3 STM8S003F3Block diagram3Block diagramFigure 1: Block diagramReset blockClock controllerXTAL 1-16 MHzResetSingle wire debug interf.400 Kbit/s8 Mbit/sResetPORBORSTM8 coreDebug/SWIMI2CSPIDetectorClock to peripherals and coreRC int. 16 MHzRC int. 128 kHzWindow WDGIndependent WDG8-Kbyte program Flash 128-bytedata EEPROM1-KbyteRAMUp to4 CAPCOM channels +3LIN master SPI emul.UART116-bit advanced control timer (TIM1)16-bit general purposetimer (TIM2)complementaryoutputsUp to3 CAPCOMchannels8-bit basic timerUp to 5 channels1/2/4 kHzbeepADC1BeeperDocID018576 Rev 3(TIM4)AWU timer9/100· · Xand read-modify-write type data manipulations addressing modes with or without offset · · Indexed indirect addressing mode for look-up tables located anywhere in the address ·Product overviewSTM8S003K3 STM8S003F344.14.210/100Product overviewThe following section intends to give an overview of the basic features of the device functional modules and peripherals.For more detailed information please refer to the corresponding family reference manual (RM0016).Central processing unit STM8The 8-bit STM8 core is designed for code efficiency and performance.It contains 6 internal registers which are directly addressable in each execution context, 20 addressing modes including indexed indirect and relative addressing and 80 instructions.Architecture and registers Harvard architecture· 3-stage pipeline · 32-bit wide program memory bus - single cycle fetching for most instructionsand Y 16-bit index registers - enabling indexed · 8-bit accumulator · 24-bit program counter - 16-Mbyte linear memory space · 16-bit stack pointer - access to a 64 K-level stack · 8-bit condition code register - 7 condition flags for the result of the last instructionAddressing20 addressing modesspace · Stack pointer relative addressing mode for local variables and parameter passingInstruction set80 instructions with 2-byte average instruction size· Standard data movement and logic/arithmetic functions · 8-bit by 8-bit multiplication · 16-bit by 8-bit and 16-bit by 16-bit division · Bit manipulation · Data transfer between stack and accumulator (push/pop) with direct stack access · Data transfer using the X and Y registers or direct memory-to-memory transfersSingle wire interface module (SWIM) and debug module (DM)The single wire interface module and debug module permits non-intrusive, real-time in-circuit debugging and fast memory programming.DocID018576 Rev 3· · 128 bytes ofbyte area EEPROM· ·STM8S003K3 STM8S003F3Product overviewSWIMSingle wire interface module for direct access to the debug module and memory programming. The interface can be activated in all device operation modes. The maximum data transmission speed is 145 bytes/ms. Debug moduleThe non-intrusive debugging module features a performance close to a full-featured emulator. Beside memory and peripherals, also CPU operation can be monitored in real-time by means of shadow registers.R/W to RAM and peripheral registers in real-time· R/W access to all resources by stalling the CPU · Breakpoints on all program-memory instructions (software breakpoints) · Two advanced breakpoints, 23 predefined configurations4.34.4Interrupt controller· Nested interrupts with three software priority levels · 32 interrupt vectors with hardware priority · Up to 27 external interrupts on 6 vectors including TLI · Trap and reset interruptsFlash program memory and data EEPROM· 8 Kbytes of Flash program single voltage Flash memorytrue data User optionWrite protection (WP)Write protection of Flash program memory and data EEPROM is provided to avoid unintentional overwriting of memory that could result from a user software malfunction.There are two levels of write protection. The first level is known as MASS (memory access security system). MASS is always enabled and protects the main Flash program memory, the data EEPROM, and the option bytes.T o perform in-application programming (IAP), this write protection can be removed by writing a MASS key sequence in a control register. This allows the application to modify the content of the main program memory and data EEPROM, or to reprogram the device option bytes. A second level of write protection, can be enabled to further protect a specific area of memory known as UBC (user boot code). Refer to the figure below.The size of the UBC is programmable through the UBC option byte, in increments of 1 page (64-byte block) by programming the UBC option byte in ICP mode. This divides the program memory into two areas: Main program memory: 8 Kbytes minus UBC· User-specific boot code (UBC): Configurable up to 8 KbytesThe UBC area remains write-protected during in-application programming. This means that the MASS keys do not unlock the UBC area. It protects the memory used to store the bootDocID018576 Rev 311/100。

SM-01-E 输入输出接口定义SM-01-E输入输出接口定义：★JP1, JP2, JP3 为外部开关信号输入口，公共端为JP3-7、8JP1.01: 输入X0,检修信号，断开为检修，闭合为自动JP1.02: 输入X1,上行信号. 在检修时闭合为点动上行，在司机时闭合为上行换向JP1.03: 输入X2,下行信号. 在检修时闭合为点动下行，在司机时闭合为下行换向JP1.04: 输入X3,上行多层终端换速开关, 2 米/秒以上电梯要求使用, (低速电梯不用此信号时,请设置输入类型X3 为常开)JP1.05: 输入X4,下行多层终端换速开关, 2 米/秒以上电梯要求使用, (低速电梯不用此信号时,请设置输入类型X4 为常开)JP1.06: 输入X5,上行限位开关JP1.07: 输入X6,上行限位开关JP1.08: 输入X7,上行单层终端换速开关.JP3.09: 输入X8,下行单层终端换速开关.JP1.10: 输入X9,上平层干簧JP2.1: 输入X10,下平层干簧JP2.2: 输入X11,调速器故障输出信号JP2.3: 输入X12,消防开关JP2.4: 输入X13,安全回路继电器检测JP2.5: 输入X14,门锁回路继电器检测JP2.6: 输入X15,调速器进线接触器检测JP2.7: 输入X16,调速器出线接触器检测JP2.8: 输入X17,抱闸继电器检测JP2.9: 输入X18,门区信号输入，用于开门再平层和提前开门，闭合有效JP2.10: 输入X19,调速器运行信号检测，检测到此信号闭合则抱闸可以张开JP3.01: 输入X20,提前开门继电器检测JP3.02: 输入X21,备用JP3.03: 输入X22,抱闸开关JP3.04: 输入X23,备用JP3.05: 输入X24,备用JP3.06: 输入X25,备用JP3.07: X0-X25 输入信号公共端JP3.08: X0-X25 输入信号电源端JP3.09: X0-X25 输入信号公共端,0V.JP3.10: X0-X25 输入信号电源端,+24V.★输入信号常开点/常闭点设置的意义是：如果此信号没有动作，输出信号是导通的，则称此信号为常闭信号。

常见的芯片引脚定义CLK_CPU_BCLK[1:0] I 总线时钟H_PWRGOOD I 电源OK信号H_CPURESET# I 重置信号H_VID[6:0] O 电压识别信号H_GTLREF I GTL参考电压CPU_BSEL[2:0] I/O 总线选择信号H_TEST[1:2] I CPU侦测信号H_PROCHOT# I/O CPU过温指示H_THRM# I 热报警信号PM_THRMTRIP O 热报警信号H_IGNNE# I 忽略数值错误信号H_INIT# I 初始化H_INTR I 可屏蔽式中断H_20M# I 地址位元20屏蔽信号H_FERR# O 浮点错误信号H_SMI# I 系统管理中断信号H_STPCLK# I 停止时钟信号DPRSLPVR I 深层睡眠-稳压信号DPRSTP# I 深度停机信号H_CPUSLP# I CPU睡眠信号H_A[31:3]# I/O 地址总线信号H_D[63:0]# I/O 数据总线H_REQ[4:0]# I/O 命令请求H_TRDY# I/O 目标准备H_ADS# I/O 地址选通H_ADSTB[1:0]# I/O 地址选通H_AP[1:0]# I/O 地址奇偶效验H_DBSY# I/O 数据总线忙H_DP[3:0]# I/O 数据奇偶效验MA_A[13:0] O 内存地址M_DQ[63:0] I/O 数据线M_DM[7:0] O 数据屏蔽M_DQS[7:0] I/O 数据选通M_CKE[3:0] O 时钟允许M_CK[4:0]/MA_CK#[4:0] O 时钟输出M_CS[3:0]# O 芯片选择M_BA[1:0] O Bank选择M_RAS# O 行地址M_CAS# O 列地址M_WE# O 写允许NB_CRT_HSYNC O 水平同步信号NB_CRT_VSYNC O 垂直同步信号NB_CRT_RED O 红色模拟信号输出NB_CRT_GREEN O 绿色模拟信号输出NB_CRT_BLUE O 蓝色模拟信号输出NB_CRT_REFSET I 电阻设置TV_DACB/DACC O 电视信号传输DMA 直接访问内存PCI_AD[31:0] I/O 地址数据总线PCI_PAR I/O 同位信号PCI_C/BE[3:0]# I/O 指令或字节致能PCI 总线-外设部件互联总线PCI_REQ# I 请求PCI_GNT# O 保证PCI_RST# O 复位信号PCI_FRAME# I/O 周期框架PCI_IRDY# I/O 主设备准备就绪信号PCI_TRDY# I/O 从设备准备就绪信号PCI_STOP# I/O 停止PCI_DEVSEL# I/O 设备选择信号PCI_IDSEL I 初始化设备选择PCI_LOCK# I/O 锁定PCI_CLK_LAN I 网络时钟TP_RX[2:0] I 接受数据TP_TX[2:0] I 传输数据LAN_RSTSYNC O Lan Chip复位信号EE_SHCLK O EEPROM时钟EE_DIN I EEPROM数据输入EE_DOUT O EEPROM数据输出EE_CS O 片选信号OC# I 过电流保护USBP+(-) I/O USB信号IDE_PDCS1# O 设备芯片选择IDE_PDA[2:0] O 设备地址IDE_PDD[15:0] I/O 设备数据IDE_PDDREQ I 设备请求IDE_PDDACK# O 设备DMA确认IDE_PDIOR# O 磁盘I/O读IDE_PDIOW# O 磁盘I/O写IDE_PDIORDY I I/O通道备妥SATA0TXP(N) O 串行ATA0传送SATA0RXP(N) I 串行ATA0接受SATARBIAS(#) I 串行ATA电阻偏置SATALED# OD SATA读写指示SMB 全系统管理总线SMBDATA I/O 数据线SMBCLK I/O 时钟线LAD[3:0] I/O 地址数据复合线LFRAME# I/O LPC框架LDRQ# I DMA请求ACZ_RST# O 复位信号ACZ_SYNC O 同步信号ACZ_SDATAOUT O 串行数据输出ACZ_SDATAIN[1:0] I 串行数据输入HP_JD_SENSE# I 内外置喇叭切换MIC_JD_SENSE# I 内外置micphon切换PWRBTN# O 电源按钮信号RSMRST# O 恢复常态的复位信号PWROK I 电源正常信号PLTRST# O 总复位信号SLP_S3（S4、S5）# I 休眠控制信号LRST1# I LPC复位信号ROMRD# O 数据已准备ROMCS# O 片选信号EC_POWER_ON I 电源打开信号BATT_TEMP 电池识别ADAPTOR_I 适配器电流设定BAT_V 电池电压识别BAT_I 充/静止充电EC_BRGHT 亮暗度调节CHG_I 充电电流设定FAN_CTRL0 风扇控制CHG_REF 充电参考电压SB_RTCRST RTC复位PM_THROTTING# 过温警报CHG_G_LED 充电指示（绿）PWR_LED 电源指示灯RF_LED 无线网卡指示灯BTL_BEEP 报警音控制BATOFF_I 电池关闭LCD_SW[2:0] LCD开关ADAP_IN 适配器接入CHG_ON 充电打开LCDSW LCD背光开关LID# 休眠针开关AUX_PWRGD AUX电压正常V_RPWRGD CPU电压正常AUX_OFF AUX 电压关闭信号AUX_PWR_ON AUX电压打开。

SMB0：状态位欧阳学文如表D1所示，SMB0有8个状态位，在每个扫描周期的末尾，由S7200更新这些位。

表D1 特殊存储器字节SMB0 (SM0.0至SM0.7)SM位描述(只读)SM0.0 该位始终为1。

SM0.1 该位在首次扫描时为1，一个用途是调用初始化子例行程序。

SM0.2 若保持数据丢失，则该位在一个扫描周期中为1。

该位可用作错误存储器位，或用来调用特殊启动顺序功能。

SM0.3 开机后进入RUN模式，该位将ON一个扫描周期，该位可用作在启动操作之前给设备提供一个预热时间。

SM0.4 该位提供了一个时钟脉冲，30秒为1，30秒为0，占空比周期为一分钟。

它提供了一个简单易用的延时或1分钟的时钟脉冲。

SM0.5 该位提供了一个时钟脉冲，0.5秒为1，0.5秒为0，占空比周期为1秒钟。

它提供了一个简单易用的延时或1秒钟的时钟脉冲。

SM0.6 该位为扫描时钟，本次扫描时置1，下次扫描时置0。

可用作扫描计数器的输入。

SM0.7 该位指示CPU模式开关的位置(0为TERM位置，1为RUN位置)。

当开关在RUN位置时，用该位可使自由端口通信方式有效，那么当切换至TERM位置时，同编程设备的正常通讯也会有效。

SMB1：状态位如表D2所示，SMB1包含了各种潜在的错误提示。

这些位可由指令在执行时进行置位或复位。

表D2 特殊存储器字节SMB1 (SM1.0至SM1.7)SM位描述(只读)SM1.0 当执行某些指令，其结果为0时，将该位置1。

SM1.1 当执行某些指令，其结果溢出或查出非法数值时，将该位置1。

SM1.2 当执行数学运算，其结果为负数时，将该位置1。

SM1.3 试图除以零时，将该位置1。

SM1.4 当执行ATT(添加到表格)指令时，试图超出表范围时，将该位置1。

SM1.5 当执行LIFO或FIFO指令，试图从空表中读数时，将该位置1。

SM1.6 当试图把一个非BCD数转换为二进制数时，将该位置1。

SM-01板1. 主控制器SM-01-B 输入输出接口定义★JP3.01 - JP4.06 为外部开关信号输入口，※TE-MRL、TE-GL及TE-E型控制柜，对于SM-01板的软件版本在3C021227以下（不含3C021227）JP5JP2: LCD 人机界面接口DB1: RS232/RS485 MODEM 远程监控接口。

DB1.1: DCDDB1.2: RXDDB1.3: TXDDB1.4: DTRDB1.5: SGNDDB1.6: RS485-ADB1.7: RS485-BDB1.8: XDB1.9: X3. 跳线的配置说明:J1：并联口终端电阻，总是短接J2: 编码器电源电压选择,J2短接1-2，控制器提供15V/40mA电源到端口JP6.02(仅在调速器不能提供编码器电源的情况下，才由控制器给编码器供电)J2短接2-3，控制器提供5V/100mA电源到端口JP6.02(仅在调速器不能提供编码器电源的情况下，才由控制器给编码器供电)J3,J4: 编码器类型选择J3和J4同时短接1-2，控制器使用JP6.03,JP6.04输入的OC或推挽输出编码器信号。

J3和J4同时短接2-3，控制器使用JP6.05,JP6.06,JP6.07,JP6.08输入的差分编码器信号。

J5: RS232/RS485 选择,短接<J5.2-J5.3>,通讯方式为RS232,可以配置MODEM 和电话线，进行远程监控。

短接<J5.1-J5.2>,通讯方式为RS485,进行集中监控。

SM-02板1. 轿厢控制器（SM-02-B）的接口定义JP6：四芯通讯线JP6.01: TXV+JP6.02: TXV-JP6.03: TXA+JP6.04: TXA-JP5: 输入端JP5.01: 输入TX0-TX18 信号公共端,0V.JP5.02: 输入TX0, 前门开门到位JP5.03: 输入TX1, 前门关门到位JP5.04: 输入TX2, 前门安全触板JP5.05: 输入TX3, 超载( >= 110% )JP5.06: 输入TX4, 满员( >= 100% )JP5.07: 输入TX5, 重载( >= 65% )JP5.08: 输入TX6, 轻载( >= 35% )JP5.09: 输入TX7, 空载( <= 10% )JP5.10: 输入TX8, 司机JP5.11: 输入TX9, 专用JP5.12: 输入TX10,司机直驶JP5.13: 输入TX11, 后门开门到位JP5.14: 输入TX12, 后门关门到位JP5.15: 输入TX13, 后门安全触板JP5.16: 输入TX14, 备用JP5.17: 输入TX15, 备用JP5.18: 输入TX16, 备用JP5.19: 输入TX17, 备用JP5.20: 输入TX18, 备用JP2: 输出端JP2.01: 输出TY0, 上到站钟JP2.02: 输出TY0, 上到站钟JP2.03: 输出TY1, 下到站钟JP2.04: 输出TY1, 下到站钟JP2.05: 输出TY2, 轿厢照明JP2.06: 输出TY2, 轿厢照明★JP2.05,JP2.06 断开时，轿厢照明打开JP2.05,JP2.06 闭合时，轿厢照明关闭JP2.07: 输出TY3, 备用JP2.08: 输出TY3, 备用★JP2.01-JP2.08共8个点为继电器触点输出JP2.09: 输出TY4, 超载灯-JP2.10: 输出TY4, 超载灯+JP2.11: 输出TY5, 蜂鸣器-JP2.12: 输出TY5, 蜂鸣器+JP2.13: 输入模拟量负载信号+JP2.14: 输入模拟量负载信号-(模拟量负载信号为0-5V 信号，满载时调整到4V,空载为0V) JP2.15: RS485+JP2.16: RS485-(RS485+,RS485-为通讯口，预定义为语音接口)JP2.17: 备用JP2.18: 备用JP2.19: 隔离电源输入+JP2.20: 隔离电源输入-JP3:JP3.1: 开门指示灯-JP3.2: 开门指示灯+JP3.3: 开门按键JP3.4: 开门按键TX19JP4:JP4.1: 关门指示灯-JP4.2: 关门指示灯+JP4.3: 关门按键JP4.4: 关门按键TX20JP1为CAN 通讯口终端电阻跳线,一般不接。

电源管理芯片引脚定义
1、 VCC 电源管理芯片供电
2、 VDD 门驱动器供电电压输入或初级控制信号供电源
3、VID-4 CPU与CPU供电管理芯片VID信号连接引脚，
主要指示芯片的输出信号，使两个场管输出正确的工作电压。

4、RUN SD SHDN EN 不同芯片的开始工作引脚。

5、PGOOD PG cpu内核供电电路正常工作信号输出。

6、VTTGOOD cpu外核供电正常信号输出。

7、UGATE 高端场管的控制信号。

8、LGATE 低端场管的控制信号。

9、PHASE 相电压引脚连接过压保护端。

10、VSEN 电压检测引脚。

11、FB 电流反馈输入即检测电流输出的大小。

12、COMP 电流补偿控制引脚。

13、DRIVE cpu外核场管驱动信号输出。

14、OCSET 12v供电电路过流保护输入端。

15、BOOT 次级驱动信号器过流保护输入端。

16、VIN cpu外核...。

引脚功能引脚名称序号I/O 说明Avcc 64 模拟供电电源正端.只为ADC和DAC的模拟部分供电Avss 62 模拟供电电源负端.只为ADC和DAC的模拟部分供电DVcc 1 数字供电电源正端.为所有数字部分供电DVss 63 数字供电电源负端.为所有数字部分供电P1.0/TACLK 12 I/O 通用数字I/O引脚/定时器A时钟信号TACLK输入P1.1/TA0 13 I/O 通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出P1.2/TA1 14 I/O 通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出P1.3/TA2 15 I/O 通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出P1.4/SMCLK 16 I/O 通用数字I/O引脚/SMCLK信号输出P1.5/TA0 17 I/O 通用数字I/O引脚/定时器A，比较：OUT0输出P1.6/TA1 18 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出P1.7/TA2 19 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出P2.0/ACLK 20 I/O 通用数字I/O引脚/ACLK输出P2.1/TAINCLK 21 I/O 通用数字I/O引脚/定时器A，INCLK上的时钟信号P2.2/CAOUT/TA0 22 I/O 通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入P2.4/CA1/TA2 24 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入P2.5/Rosc 25 I/O 通用数字I/O引脚，定义DCO标称频率的外部电阻输入P2.6/ADC12CLK/ 26 I/O 通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器P2.7/TA0 27 I/O 通用数字I/O引脚/定时器A比较：OUT0输出P3.0/STE0 28 I/O 通用数字I/O引脚，USART0/SPI模式从设备传输使能端P3.1/SIMO0/SDA 29 I/O 通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据P3.2/SOMI0 30 I/O 通用数字I/O引脚，USART0/SPI模式的从出/主入P3.3/UCLK0/SCL 31 I/O 通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0 P3.4/UTXD0 32 I/O 通用数字I/O引脚，USART0/UART模式的传输数据输出P3.5/URXD0 33 I/O 通用数字I/O引脚，USART0/UART模式的接收数据输入P3.6/UTXD1 34 I/O 通用数字I/O引脚，USI1/UART模式的发送数据输出P3.7/URXD1 35 I/O 通用数字I/O引脚，USI1/UART模式的接收数据输入P4.0/TB0 36 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR0P4.1/TB1 37 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR1P4.2/TB2 38 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR2P4.3/TB3 39 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR3P4.4/TB4 40 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR4P4.5/TB5 41 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR5P4.6/TB6 42 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR6P4.7/TBCLK 43 I/O 通用数字I/O引脚，输入时钟TBCLK－定时器B7P5.0/STE1 44 I/O 通用数字I/O引脚，USART1/SPI模式从设备传输使能端P5.1/SIMO1 45 I/O 通用数字I/O引脚，USART1/SPI模式的从入/主出P5.2/SOMI1 46 I/O 通用数字I/O引脚，USART1/SPI模式的从出/主入P5.3/UCLK1 47 I/O 通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI 模式的时钟输出- 8 -P5.4/MCLK 48 I/O 通用数字I/O引脚，主系统时钟MCLK输出P5.5/SMCLK 49 I/O 通用数字I/O引脚，子系统时钟SMCLK输出P5.6/ACLK 50 I/O 通用数字I/O引脚，辅助时钟ACLK输出P5.7/TboutH/ 51 I/O 通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7P6.0/A0 59 I/O 通用数字I/O引脚，模拟量输入A0－12位ADCP6.1/A1 60 I/O 通用数字I/O引脚，模拟量输入A1－12位ADCP6.2/A2 61 I/O 通用数字I/O引脚，模拟量输入A2－12位ADCP6.3/A3 2 I/O 通用数字I/O引脚，模拟量输入A3－12位ADCP6.4/A4 3 I/O 通用数字I/O引脚，模拟量输入A4－12位ADCP6.5/A5 4 I/O 通用数字I/O引脚，模拟量输入A5－12位ADCP6.6/A6/DAC0 5 I/O 通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出P6.7/A7/DAC1/ 6 I/O 通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入RST/NMI 58 I 复位输入，不可屏蔽中断输入端口或者Bootstrap Lload启动（FLASHTCK 57 I 测试时钟，TCK是芯片编程测试和bootstrap loader启动的时钟输入端口TDI 55 I 测试数据输入，TDI用作数据输入端口，芯片保护熔丝连接到TDITDO/TDI 54 I/O 测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚TMS 56 I 测试模式选择，TMS用作芯片编程和测试的输入端口VeREF+ 10 I/P 外部参考电压的输入VREF+ 7 O 参考电压的正输出引脚VREF-/VeREF- 11 O 内部参考电压或者外加参考电压的引脚XIN 8 I 晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振XOUT/TCLK 9 I/O 晶体振荡器XT1的输出引脚或测试时钟输入XT2IN 53 I 晶体振荡器XT2的输入端口，只能连接标准晶振XT2OUT 52 O 晶体振荡器XT2的输出引脚时钟模块76543210 DCO.2DCO.1DCO.0MOD.4MOD.3MOD.2MOD.1MOD.0DCO.0-DCO.4 定义8 种频率之一，可以分段调节DCOCLK 频率，相邻两种频率相差10%。

M C S单片机引脚功能简介IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】M C S－51单片机引脚功能简介MCS-51系列单片机产品有8051，8031，8751，80C51，80C31等型号（前三种为CMOS芯片，后两种为CHMOS芯片）。

它们的结构基本相同，其主要差别反映在存储器的配置上。

8051内部设有4K字节的掩模ROM程序存储器，8031片内没有程序存储器，而8751是将8051片内的ROM换成EPROM。

由ATMEL公司生产的89C51将EPROM改成了4K的闪速存储器。

?MCS-51单片机是在一块芯片中集成了CPU，RAM，ROM、定时器/计数器和多种功能的I/O线等一台计算机所需要的基本功能部件。

MCS-51单片机内包含下列几个部件：◆一个8位CPU；◆一个片内振荡器及时钟电路；◆4K字节ROM程序存储器；◆128字节RAM数据存储器；◆两个16位定时器/计数器；◆可寻址64KB外部数据存储器和64BK外部程序存储器空间的控制电路；◆32条可编程的I/O线（四个8位并行I/O端口）；◆一个可编程全双工串行口；◆具有五个中断源、两个优先级嵌套中断结构。

MCS-51单片机内部结构图MCS-51单片机引脚功能：MCS-51单片机引脚图1电源线：VCC：+5V电源。

VSS：地线。

2RST：复位信号线。

当输入的复位信号延续两个机器周期以上的高电平时即为有效，用以完成单片机的复位初始化操作。

3信号引脚介绍～：P0口8位双向口线。

～：P1口8位双向口线。

～：P2口8位双向口线。

～：P3口8位双向口线。

4XTAL1和XTAL2：外接晶振引脚。

当使用外部振荡器时，外部振荡信号应直接加到XTAL1，而XTAL2悬空。

5控制引脚：ALE/-PROG、-PSEN、-EA/Vpp组成了MSC-51的控制总线。

（1）-EA/Vpp(31脚）：外部程序存储器地址允许输入端。

S端子针脚定义英文简介：Plug——插头；connector——端子；0三、S端子S-connector: EIAJ CP-1211, IEC 84(s)801脚——亮度信号地Luminance (Y) signal ground2 脚——色度信号地Chrominance (C) signal ground3脚——亮度信号输入输出Luminance (Y) signal I/O (1 Vp-p, 75 ohms, sync: negative)4 脚——色度信号输入输出Chrominance (C) signal I/O (burst: 0.286 Vp-p, 75 ohms) 0S端子0四、S端子1和2－S1 and S2 connectorPin No. S1 connector S2 connector1 Luminance (Y) signal ground Luminance (Y) signal ground2 Chrominance (C) signal ground Chrominance (C) signal ground3 Luminance (Y) signal I/O (1 Vp-p, 75 ohms, sync: negative) Luminance (Y) signal I/O (1 Vp-p, 75 ohms, sync: negative)4 Chrominance (C) signal I/O (burst: 0.286 Vp-p, 75 ohms)Squeeze control input:+ 5V DC / >100KW Chrominance (C) signal I/O (burst: 0.286 Vp-p, 75 ohms)Squeeze control input:+ 5V DC / >100KWLetterbox control input:+ 2.2V DC / >100KWS端子1和202、7针S-Video接口07针S-Video MINI母头7针S-Video MINI公头标准的7针S-Video比较针的多出了一路复合信号，可以单独分离输出RCA信号，在显卡上就可以省去一个黄色的VIDEO输出接口。

计算机端口的定义端口介绍本文所述端口都是逻辑意义上的端口，是指TCP/IP协议中的端口，端口号的范围从0到65535，比如用于浏览网页服务的80端口，用于FTP服务的21端口等等。

我们这里将要介绍的就是逻辑意义上的端口。

A、按端口号分布划分(1)知名端口(Well-Known Ports)知名端口即众所周知的端口号，范围从0到1023，这些端口号一般固定分配给一些服务。

比如21端口分配给FTP服务，25端口分配给SMTP(简单邮件传输协议)服务，80端口分配给HTTP服务，135端口分配给RPC(远程过程调用)服务等等。

(2)注册端口(Registered Ports)端口号从1025到49151。

它们松散地绑定于一些服务。

也是说有许多服务绑定于这些端口?这些端口同样用于许多其他目的。

这些端口多数没有明确的定义服务对象?不同程序可根据实际需要自己定义?如后面要介绍的远程控制软件和木马程序中都会有这些端口的定义的。

记住这些常见的程序端口在木马程序的防护和查杀上是非常有必要的。

常见木马所使用的端口在后面将有详细的列表。

(3)动态端口(Dynamic Ports)动态端口的范围从49152到65535，这些端口号一般不固定分配给某个服务，也就是说许多服务都可以使用这些端口。

只要运行的程序向系统提出访问网络的申请，那么系统就可以从这些端口号中分配一个供该程序使用。

比如1024端口就是分配给第一个向系统发出申请的程序。

在关闭程序进程后，就会释放所占用的端口号。

不过，动态端口也常常被病毒木马程序所利用，如冰河默认连接端口是7626、WAY 2.4是8011、Netspy 3.0是7306、YAI病毒是1024等等B、按协议类型划分按协议类型划分，可以分为TCP、UDP、IP和ICMP(Internet控制消息协议)等端口。

下面主要介绍TCP和UDP端口：(1)TCP端口TCP端口，即传输控制协议端口，需要在客户端和服务器之间建立连接，这样可以提供可靠的数据传输。

sm868说明书
1、SM0.0在程序运行时始终为ON。

2、SM0.0是一个无条件的常闭触点，用来启动无条件运行的指令。

只要上电，SM0.0必然是“1”。

因此程序中那些不受任何条件
限制，必须要执行的指令就用它作为触发触点。

因为，S7-200的指令是不能直接连在“母线”上的，这不符合
语法要求。

SM0.0是不可控的触点，适用于无条件触发的场合，并非每个指令都需要SM0.0。

在其它场合，要用可控制的触点来触发指令，如I0.0、M0.0或各种比较指令等等。

如果没有可控触点可用，就只能用SM0.0。

a、S7200编程中有规定，在输出类指令前必须有触点指令，有
的时候输出指令不需要条件直接输出为1，但为了满足这样的编程约定就串连常为1的sm0.0在前面。

b、不同PLC厂家都有自己语法规定,SIEMENSS7-200梯形图就这样要求的，不能母线直接连输出指令(或子程序调用)。

c、一个程序用不用SM0.0在于多方面的需要,如果你不需要也能完成控制要求那不用当然好了。

不过对于一些指令你还是非用它不可。