当前位置：文档之家 › 数字电子技术(第四版) 第九章

数字电子技术(第四版) 第九章

  • 格式：ppt
  • 大小：1.92 MB
  • 文档页数：107

下载文档原格式

  / 107

合集下载

数字电子技术基础(四版)课件

数字电子技术基础(四版)课件

A BY
0 00 0 11 1 01 1 11
4 、 或逻辑符号
A ≥1 Y B
5、或逻辑运算 0+0=0； 0+1=1； 1+0=1； 1+1=1
三、 非运算
1 、非逻辑定义
条件具备时，事件不能发生；条件不具备时事件一定 发生。这种决定事件的因果关系称为“非逻辑关系”。
2、非逻辑真值表 AY 01 10
1.7.1 逻函的标准形式
逻函有两种标准表达形式，即最小项和最大项表达形式， 这里主要介绍最小项表达形式。
一、最小项
定义： 设某逻函有ｎ个变量，ｍ是ｎ个变量的一个乘积 项，若ｍ中每个变量以原变量或反变量的形式出现一次且只出 现一次，则ｍ称为这个逻函的一个最小项。
如：Y（A、B、C、D）＝ABCD+ABCD+ABC
7
0111 1010 0111 1101 1100 1111
8
1000 1011 1110 1110 1101 1110
9
1001 1100 1111 1111 1111 1010
权
8421
2421 2421 5211
1.2 逻辑代数中的三种基本运算
逻辑代数(布尔代数) 用来解决数字逻辑电路的分析与设计问题。
5 、 非逻辑运算
3 、非逻辑函数式 Y = A 4、 非逻辑符号 A 1 Y
0=1
1=0
四、 几种最常见的复合逻辑运算
1 、 与非 Y=A B A &Y B
ABY
0 01 0 11 1 01 1 10
3 、 同或
Y= AB+A B =A⊙B
A
Y
B
A BY

数字电子技术基础第九章模数与数模转换

数字电子技术基础第九章模数与数模转换

vo
+
I=IREF
=
VREF R1
S3
S2
S1
S0
I
I
I
I
I
VREF
R1 VR+
Tr A2
2
T3
T2
4
8
16
16
T1
T0
Tc
VR— +
IREF
IE3
IE2
IE1
IE0
IEC
R
2R
2R
2R
2R 2R
IBB
偏置 电流
VEE
R
R
R
IE3=I/2，IE2=I/4，IE1=I/8，IE0=I/16
电流的参 考方向
i0
二． 倒T形电阻网络D/A转换器（4位）
图中S0～S3为模拟电子开关，由输入数码Di控制， 当Di=1时，Si接运算放大器反相输入端（虚地），电流Ii流入求和电路； 当Di=0时，Si将电阻2R接地。 所以，无论Si处于何种位置，与Si相连的2R电阻均接“地”（地或虚地）。
电流的参 考方向
电流的真 实方向也 如此
参考电压源VREF、运算放大器A2、R1、Tr、R与VEE组成基准电 流IREF产生电路，A2和R1、Tr的cb结组成电压并联负反馈电路 ，以稳定输出电压，即Tr的基极电压。Tr的集电结，电阻R到 VEE为反馈电路的负载，由于电路处于深度负反馈，根据虚短 的原理，其基准电流为：
I I REF
VREF R1
000 001 010 011 100 101 110 111 D
根据解码网络的不同，D/A转换器分不同类型，常见的 有： 倒T型电阻网络D/A转换 权电阻网络D/A转换 权电流型D/A转换等

数字电子技术》电子教案

数字电子技术》电子教案

《数字电子技术》电子教案第一章：数字电路基础1.1 数字电路概述数字电路的基本概念数字电路的特点数字电路的应用领域1.2 数字逻辑基础逻辑门逻辑函数逻辑代数1.3 数字电路的表示方法逻辑电路图真值表卡诺图第二章：组合逻辑电路2.1 组合逻辑电路概述组合逻辑电路的定义组合逻辑电路的特点组合逻辑电路的应用2.2 常见的组合逻辑电路编码器译码器多路选择器算术逻辑单元2.3 组合逻辑电路的设计方法最小化方法卡诺图化简法逻辑函数的优化第三章：时序逻辑电路3.1 时序逻辑电路概述时序逻辑电路的定义时序逻辑电路的特点时序逻辑电路的应用3.2 常见的时序逻辑电路触发器计数器寄存器移位寄存器3.3 时序逻辑电路的设计方法时序逻辑电路的建模状态编码的设计时序逻辑电路的仿真第四章：数字电路的设计与仿真4.1 数字电路设计流程需求分析逻辑设计电路实现测试与验证4.2 数字电路仿真技术数字电路仿真原理常用仿真工具仿真举例4.3 数字电路的测试与维护数字电路测试方法故障诊断与定位数字电路的维护与优化第五章：数字系统的应用5.1 数字系统概述数字系统的定义数字系统的特点数字系统的应用领域5.2 数字系统的设计方法数字系统设计流程数字系统模块划分数字系统的设计工具5.3 数字系统的应用实例数字控制系统数字通信系统数字音频处理系统第六章：数字集成电路6.1 数字集成电路概述数字集成电路的分类数字集成电路的优点数字集成电路的应用6.2 集成电路的制造工艺晶圆制造集成电路布局布线集成电路的封装与测试6.3 常见数字集成电路MOSFETCMOS逻辑门集成电路的封装类型第七章：数字信号处理器（DSP）7.1 数字信号处理器概述数字信号处理器的定义数字信号处理器的特点数字信号处理器的应用7.2 数字信号处理器的结构与工作原理中央处理单元（CPU）存储器输入/输出接口7.3 数字信号处理器的编程与开发编程语言开发工具与环境编程举例第八章：数字系统的可靠性8.1 数字系统的可靠性概述数字系统可靠性的重要性影响数字系统可靠性的因素数字系统可靠性评估方法8.2 数字系统的容错技术冗余设计容错算法故障检测与恢复8.3 数字系统的可靠性测试与验证可靠性测试方法可靠性测试指标可靠性验证实例第九章：数字电子技术的创新与应用9.1 数字电子技术的创新新型数字电路技术数字电子技术的研究热点数字电子技术的未来发展趋势9.2 数字电子技术的应用领域物联网生物医学工程9.3 数字电子技术的产业现状与展望数字电子技术产业概述我国数字电子技术产业发展现状数字电子技术的市场前景第十章：综合实践项目10.1 综合实践项目概述项目目的与意义项目内容与要求项目评价与反馈10.2 综合实践项目案例数字频率计的设计与实现数字音调发生器的设计与实现数字控制系统的设计与实现10.3 项目实施与指导项目实施流程项目指导与支持项目成果展示与讨论重点和难点解析1. 数字电路基础：理解数字电路的基本概念、特点及应用领域，掌握逻辑门、逻辑函数和逻辑代数的基础知识，熟悉数字电路的表示方法。

精品文档-数字电子技术(第四版)(江晓安)-第九章

精品文档-数字电子技术(第四版)(江晓安)-第九章

第九章 半导体存储器和可编程逻辑器件
28
(2) E2PROM的存储单元如图 9-8 所示， 图中V2是选通管， V1是另一种叠栅MOS管， 称为浮栅隧道氧化层MOS管(Floating
gate Tunnel Oxide MOS， 简称Flotox管)， 其结构如图 9-9 所示。
第九章 半导体存储器和可编程逻辑器件
第九章 半导体存储器和可编程逻辑器件
38
图 9-12 SRAM (a) 六管NMOS存储单元； (b) 六管CMOS存储单元
第九章 半导体存储器和可编程逻辑器件
39
2. 动态随机存储器(DRAM) 动态RAM的存储矩阵由动态MOS存储单元组成。 动态MOS 存储单元利用MOS管的栅极电容来存储信息， 但由于栅极电 容的容量很小， 而漏电流又不可能绝对等于0， 所以电荷保 存的时间有限。 为了避免存储信息的丢失， 必须定时地给电 容补充漏掉的电荷。 通常把这种操作称为“刷新”或“再 生”， 因此DRAM内部要有刷新控制电路， 其操作也比静态 RAM复杂。 尽管如此， 由于DRAM存储单元的结构能做得非常 简单， 所用元件少， 功耗低， 因而目前已成为大容量RAM 的主流产品。
第九章 半导体存储器和可编程逻辑器件
14
第九章 半导体存储器和可编程逻辑器件
15
(3) 可画出四位二进制码转换为格雷码的转换器的ROM 符号矩阵， 如图 9-4 所示。
第九章 半导体存储器和可编程逻辑器件
16
图 9-4 四位二进制码转换为四位格雷码阵列图
第九章 半导体存储器和可编程逻辑器件
17
第九章 半导体存储器和可编程逻辑器件
20
图 9-5 熔丝型PROM的存储单元

数字电子技术基础_第四版_课后答案9

数字电子技术基础_第四版_课后答案9

第九章[题9.1] 在图9.2.5所示的D/A 转换电路中，给定V REF =5V ，试计算 （1）输入数字量的d 9~d 0每一位为1时在输出端产生的电压值。

（2）输入为全1、全0和全1000000000时对应的输出电压值。

[解]（1）根据)1,,1.0(22-=∑=n i d V v ii n REF O 可知，d 9 ~ d 0每一位的1在输出端产生的电压分别-2.5V ，-1.25V ，-0.625V ，-0.313V ，-0.156V ，-78.13mV ，-39.06mV ，-19.53mV ，-9.77mV ，-4.88mV 。

（2）输入全1、全0和全1000000000时的输出电压分别为-4.995V ,0V 和-2.5V 。

[题9.2] 图P9.2（a ）所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路。

己知CB7520的V REF = -10V ，试画出输出电压υ0的波形，并标出波形图上各点电压的幅度。

CB7520的电路结构见图P9.2（b ），74LS161的功能表与表5.3.4相同。

[解] 当1ET EP LD R D ====时，电路工作在计数状态，从0000状态开始连续输入16个计数脉冲时，电路将从1111返回0000状态，C 端从高电平跳变至低电平。

当CP 的上升沿到来的时候，υ0的值如表A9.2所示。

υ0的值由式ii n REF O d V v 22∑=可得。

输出电压υ0的波形如图A9.2所示。

表A9.2 输出电压υ0的值[题9.3] 图P9.3所示电路是用CB7520组成的双极性输出D/A 转换器。

CB7520的电路结构见图P9.2（b），其倒T形电阻网络中的电阻R=10 kΩ。

为了得到±5V的最大输出模拟电压，在选定R B=20 kΩ的条件下，V REF、V B应各取何值？[解]若d 0 ～d 9均为0时，υ0= +5V，d 0 ～d 9均为1时，υ0= -5V则RRVdVBBiiiREF--=∑=910)2(2υ(1)5+=⋅-RRVBB(2)5)12(21010-=---RRVVBBREF式（1）减式（2）得出102121010=-+REFV∴VVREF10+≈若取R B=20 kΩ，则V B= -10V。

数字电子技术基础第九章DA和AD转换电路

数字电子技术基础第九章DA和AD转换电路

D2
VREF 22 R
D1
VREF 23 R
D0
VREF 23 R
(D3 23
D2 22
D1 21
D0 20 )
VREF
23 R
3 i0
Di 2i
i (0,1,2,3)
11
对于n位权电阻网络D/A转换器总电流为：
i
VREF 2n1 R
n1 i0
Di 2i
求和放大器输出电压为：vo iR f
数字量D成正比关系。V=KD，K为常数。
6
一、基本原理
输入是 n位二
D0 D1
进制数
Dn-1
n1
vO (iO ) k Di 2i 位权值
D/A
i (0,1,2,3i0 n 1)
k:转换比例系数
输出模拟电压（或模拟电流）与输入数字量
成正比关系。
假设：转换比例系数K=1,输入数字量n=3
输出模拟电压（或模拟电流）为：
进制数码为0000~1111,基准电压
00000
VREF=-8V,Rf = R/2,求输出电压VO。 并画出输出VO波形。
0 0 0 1 0.5 00101 0 0 1 1 1.5
VREF R f 2n1 R
n1
Di 2i
i0
输出模拟电压VO的大小与输 入的二进制数码的数值大小
成正比。
－ 2Rf
R
VREF 2n
n1
Di 2i
i0
同时还与量化级有关。
量化级
★ 输入二进制数码位数越多，量化级越小，D/A输 出电压越接近模拟电压。
12
例1：设4位权电阻D/A转换器输入二进制数 码D3D2D1D0=1101,基准电压VREF=-8V,Rf = R/2,求输出电压VO。

数字电子技术基础9


组合逻辑电路
31 2
位 数 字 电 压 表 电 路 图
二、找出通路：2、控制信号通路 1413显示控制电路 译码控制电路
三、划出单元
组合逻辑电路
可划分出以下几部分单元电路: 双积分A/D转换器 基准电压源 七段译码驱动电路 数码显示器 译码控制电路 显示控制电路
四、画出框图
组合逻辑电路
3 1 位数字电压表框图 2
标注功能名称,再根据信号通路在框图间加上连线,即 构成总框图,体现总电路系统的功能。
五、分析功能
依次分析各框图中所列电路功能和作用。 必要时,还应画出电路的工作时序图,以说明各信号 在时间上的先后1 位数字电压表
2
按以下步骤进行分析：
一、了解用途： 二、找出通路： 三、划出单元： 四、画出框图： 五、分析功能：
功能和作用进行分析。
二、找出通路
数字电路中的信号可分为两大类： 1、被处理的数字信号 2、对电路功能及工作节拍时序进行控制的信号 因此, 从所处理的信号连线和起控制作用的信号 连线来找出其通路。
组合逻辑电路
三、划出单元
根据数字信号的传输和控制途径,划分出各部分 功能的单元电路。
四、画出框图 将各部分单元电路用相应框图表示,并在框图中
1、信号通路
2、控制信号通路
组合逻辑电路
三、划出单元
根据数字信号的传输和控制途径,划分出各部分 功能的单元电路。
四、画出框图
由数字信号、控制信号通路和划出的单元电路,
可画出框图。
控制器电路框图
五、分析功能
从控制器的用途和划分出的单元电路,可对电路
功能进行分析。
功能分析
组合逻辑电路
金属带材厚度自动控制器电路（1）

电子教案《数字电子技术》 第九章(教案)第9章 综合课程设计

《数字电子技术》教案第9章综合课程设计图9-1 智力竞赛抢答器原理框图1．智力竞赛抢答器构成智力竞赛抢答器主要由编码电路、锁存器、编码显示器和控制电路等部分组成。

2．智力竞赛抢答器各部分功能编码电路主要通过使能端EI控制是否编码，以实现抢答后的封锁；锁存器采用触发器以同时实现锁存和译码的功能，其输出信号进入4输入显示数码管。

9.2.2设计任务及要求用TTL或CMOS集成电路设计一台可供4名选手参加比赛的智力竞赛抢答器，具体要求主要包括以下几点：（1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。

（2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能对抢中者发出声、光显示和鸣叫指示。

（3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。

（4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇叭发出单音调“嘟”声，并熄灭指示灯。

9.2.3设计方案提示根据设计任务和要求，参考智力竞赛抢答器的原理框图，可分以下几部分进行模块化设计：（1）复位和抢答开关输入防抖电路可采用增加吸收电容或RS触发器的方法来实现。

2．判组电路判组电路由RS 触发器完成，CD4043为三态RS 锁存触发器，当1S 按下时，1Q 为1，这时或非门74LS25为低电平，封锁了其他组的输入。

1Q 为1，使发光管1D 发亮，同时也驱动音响电路鸣叫，实现声、光的指示。

输入端采用了阻容方法，以防止开关抖动。

3．定时电路当进行抢答或必答时，主持人按动单次脉冲启动开关，使定时数据置入计数器，同时使JK 触发器74LS112翻转（1Q =），定时器进行减计数定时，定时开始，定时指示灯亮。

当定时时间到，即减法计数器为“00”时，O B 为“1”，定时结束，控制音响电路鸣叫，并灭掉指示灯（JK 触发器的1Q =，0Q =）。

4．音响电路如图9-3所示为音响电路的音频时序波形图，其中1f 和2f 为两种不同的音响频率。

精品课件-数字电子技术-第9章


第9
2.按编程工艺分类 (1)低熔丝和反熔丝编程器件：体积小，集成度高， 速 度高， 易加密， 抗干扰， 耐高温； 只能一次编程， 在设 计初期阶段不灵活， 如Actel的FPGA器件。 (2) EEPROM编程器件： 可反复编程， 不用每次上电重 新下载， 但相对速度慢， 功耗较大， 如大多数CPLD器件。 (3) SRAM编程器件： 可反复编程， 实现系统功能的动 态重构； 每次上电需重新下载， 实际应用时需外挂EEPROM 以保存程序， 如大多数公司的FPGA器件。 (4) 在系统可编程器件。
20世纪80年代中期，Altera公司推出了一种新型的可擦 除、可编程逻辑器件 (ErasableProgrammableLogicDevice,EPLD)，它采用CMOS和 UVEPROM工艺制作，集成度比PAL和GAL高得多，设计也更加灵 活，但内部互连能力比较弱。1985年,Xilinx公司首家推出了 现场可编程门阵列(FieldProgrammableGateArray,FPGA)器件， 它是一种新型的高密度PLD，采用CMOS－SRAM工艺制作，其结 构和阵列与PLD不同，内部由许多独立的可编程逻辑模块组成， 逻辑块之间可以灵活地相互连接，具有密度高、编程速度快、 设计灵活和可再配置设计能力等许多优点。FPGA出现后立即 受到世界范围内电子设计工程师的普遍欢迎，并得到迅速发展。
第9
第9
9.1 概述 9.2 可编程逻辑阵列(PLA) 9.3 可编程阵列逻辑(PAL) 9.4 通用阵列逻辑(GAL) 9.5 CPLD、 FPGA可编程逻辑器件 9.6 可编程逻辑器件的开发技术
第9 9.1 概述
随着新的EDA工具的不断出现，设计者可以直接设计出系 统所需要的专用集成电路，从而给电子系统设计带来了革命性 的变化。专用集成电路 (ApplicationSpecificIntegratedCircuit，ASIC)是指专门 为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI 电路，它可以将某些专用电路或电子系统设计在一个芯片上， 构成单片集成系统。

数字电子技术课后习题答案


ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

图 9-5 熔丝型PROM的存储单元
冲电流将该存储管的熔丝熔断， 这样就将该单元的内 容改写了。
采用PN结击穿法的PROM的存储单元原理图如图 9-6(a) 所示， 字线与位线相交处由两个肖特基二极管反向串联而 成。 正常工作时二极管不导通， 字线和位线断开， 相当于 存储了“0”。 若将该单元改写为“1”， 可使用恒流源产生 约100~150 mA电流， 使VD2击穿短路， 存储单元只剩下一 个正向连接的二极管VD1(见图 9-6(b))， 相当于该单元存储 了“1”； 未击穿VD2的单元仍存储“0”。
第九章 半导体存储器和可编程逻辑器件
9.1 半导体存储器 9.2 可编程逻辑器件PLD
9.1 半导体存储器
9.1.1 只读存储器(ROM)
ROM的一般结构如图 9-1 所示。 它主要由地址译码器、 存储矩阵及输出缓冲器组成。
图 9-1 n字m位ROM结构
图 9-2 是具有两位地址输入和四位数据输出的ROM结 构图， 其存储单元用二极管构成。
例 1 用ROM实现四位二进制码到格雷码的转换。
解 (1) 输入是四位二进制码B3~B0，输出是四位格雷 码，故选用容量为24×4的ROM。
(2) 列出四位二进制码转换为格雷码的真值表，如表 9 - 2 所示。由表可写出下列最小项表达式：
G3 (8,9,10,11,12,13,14,15) G2 (4,5,6,7,8,9,10,11)
在图 9-3(b)中， 与阵列中的小圆点表示各逻辑变量之间 的“与”运算， 或阵列中的小圆点表示各最小项之间的 “或”运算。 该图中的小圆点是根据逻辑表达式画出的， 因而它就是图 9-2 所示ROM的符号矩阵图。
图 9-3 ROM (a) 框图； (b) 符号矩阵
用ROM (1) 根据逻辑函数的输入、输出变量数， ROM容量，选择合适的ROM。 (2) 写出逻辑函数的最小项表达式，画出ROM 阵列图。 (3) 根据阵列图对ROM进行编程。
图中W0~W3四条字线分别选择存储矩阵中的四个字， ”， 则在该字的字线Wi与位线Dj之间接入二极管； 反之， 就不接二极管。
图 9-2 二极管ROM结构图
读出数据时， 首先输入地址码， 同时输出缓冲级三态 控制端， 使输出缓冲级工作， 则在数据输出端D3~D0可以 获得该地址对应字中所存储的数据。 例如， 当A1A0=00时， W0=1, W１=W2=W3=0， 所以W0被选中， 读出W0对应字中 的数据D3D2D1D0=1100。 当A1A0为01、 10、 11时， 依次读 出的数据是1001、 1010、 1101。 该ROM存储的数据如表 9-1 所示。
此时若在Gc上加高压正脉冲， 形成方向与沟道垂直的 电场， 便可以使沟道中的电子穿过氧化层面注入到Gf， 于是Gf栅上积累了负电荷。 由于Gf栅周围都是绝缘的二氧 化硅， 泄漏电流很小， 所以一旦电子注入到浮栅之后，
就能保存相当长的时间(通常浮栅上的电荷10年才损失 30%)。
图 9-6 PN结击穿型PROM的存储单元
3. 可擦除的可编程ROM(EPROM)
(1) EPROM的存储单元采用浮栅雪崩注入MOS管
Oxide Semiconductor, 简称FAMOS管)或叠栅注 入MOS管(Stacked gate Injuction Metal Oxide Semiconductor, 简称SIMOS管)。 图 9-7 是SIMOS管的 结构示意图和符号， 它是一个N沟道增强型的MOS管， 有Gf和Gc两个栅极。 Gf栅没有引出线， 而是被包围 在二氧化硅(SiO2)中， 称之为浮栅， Gc为控制栅， 它 有引出线。 若在漏极D端加上约几十伏的脉冲电压， 使得沟道中的电场足够强， 则会造成雪崩， 产生很 多高能量的电子。
9.1.2 ROM
例如，在表9 -1 中，将输入地址A1A0视为输入变量， 而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、 D1、 D0就是A1、A0的一组逻辑函数。
D3 A1 A0 A1A0 A1 A1 A1A0 m0 m1 m2 m3 D2 A1 A0 A1A0 m0 m3 D1 A1A0 m2 D0 A1A0 A1A0 m1 m3
G1 (2,3,4,5,10,11,12,13) G0 (1,2,5,6,9,10,13,14)
(3) 可画出四位二进制码转换为格雷码的转换器的 ROM符号矩阵， 如图 9-4 所示。
图 9-4 四位二进制码转换为四位格雷码阵列图
9.1.3 ROM的编程及分类
1. 掩膜ROM
掩膜ROM中存放的信息是由生产厂家采用掩膜 工艺专门为用户制作的，这种ROM出厂时其内部存 储的信息就已经“固化”在里边了，所以也称固定 ROM。它在使用时只能读出，不能写入，因此通常 只用来存放固定数据、固定程序和函数表等。
2. 可编程ROM(PROM) PROM在出厂时， 存储的内容为全0(或全1)， 用户根据 需要， 可将某些单元改写为1(或0)。 这种ROM采用熔丝或 PN结击穿的方法编程， 由于熔丝烧断或PN结击穿后不能再 恢复， 因此PROM只能改写一次。
熔丝型PROM的存储矩阵中， 每个存储单元都接有一 个存储管， 但每个存储管的一个电极都通过一根易熔的金 属丝接到相应的位线上， 如图 9-5 所示。 用户对PROM编 程是逐字逐位进行的。 首先通过字线和位线选择需要编程 的存储单元， 然后通过规定宽度和幅度的脉冲电流将该存 储管的熔丝熔断， 这样就将该单元的内容改写了。
从与或逻辑网络的角度看， ROM中的地址译码器形成了 输入变量的所有最小项， 即实现了逻辑变量的“与”运算。 ROM中的存储矩阵实现了最小项的“或”运算， 即形成了各 个逻辑函数， 如上所述。 基于这一分析， 可以把ROM看做是 一个与或阵列， 如图 9-3 所示， 其中(a)为ROM的框图， (b) 为ROM的符号矩阵图。