下载文档原格式
攀枝花学院专科毕业设计（论文）摘要摘要技术的实现依赖于高速、高性能的数字器件，选用现场可编程器件FPGA作为目标器件，可利用其高速、高性能及可重构性，根据需要方便地实现各种比较复杂的调频、调相和调幅功能。
本设计给出了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。
因为微电子技术的不断发展，开发者能很容易地将整个应用系统实现在一片FPGA 中，从而实现片上系统（SoC）。
因此，用FPGA实现DDS就有了更广泛的现实意义，并在现代通信系统中具有良好的实用性。
本设计在介绍DDS工作原理的基础上，运用EDA技术，使用FPGA来实现一个DDS，频率控制字和相位控制字由凌阳单片机来完成。
关键词：直接数字频率合成器，现场可编程门阵列（FPGA），相位累加器，数/模转换器，凌阳单片机I攀枝花学院专科毕业设计（论文）ABSTRACTABSTRACTThe realization of technology depends on the high-speed , high-performance digital device, select to use on-the-spot programming device FPGA as the goal device, it can utilize its high speed , high performance and can reconstructing,it last various complicated frequency modulation, last looks and amplitude modulation function according to need conveniently. Originally design the design method to provide direct digital frequency synthesizer (DDS ) based on FPGA chip. Because of the constant development of the microelectric technique, the developer can employ the system to realize in a slice of FPGA entirely very much easily , thus it is systematic (SoC ) to realize on slice. So realize with FPGA DDS have extensive realistic meaning , and have good practicability in the modern communication systems.Originally design on the basis of introduction DDS operation principle, use EDA technology , use FPGA to realize one DDS, frequency control word and phase place control word finish by Ling Yang one-chip computer.Keywords:Direct Digital Frequency Synthesizer, FPGA, Phase Addition, DAC,SPCE061A.II目录摘要 (Ⅰ)ABSTRACT (Ⅱ)1绪论 (1)1.1课题背景 (1)1.2发展方向 (1)2方案设计与论证 (2)2.1方案设计 (2)2.2方案论证 (2)3 模组简介 (3)3.1 凌阳单片机介绍 (3)3.1 .1凌阳单片机61板简介 (3)3.1.2 SPCE061A单片机简介 (4)3.2.现场可编程门阵列（FPGA）简介 (7)3.3 VHDL简介 (8)3.3.1概述 (8)3.3.2 HDL的种类 (9)3.3.3 VHDL语言开发环境和硬件平台 (10)3.3.4 VHDL 程序结构 (10)3.４DAC 0832及应用 (11)3.４.1 DAC的内部结构 (11)3.４.2 DAC 0832的基本工作方式 (12)3.５滤波电路 (14)3.５.1、初步定义 (14)3.５.2、有源滤波电路的分类 (14)3.５.3、一阶有源滤波电路 (15)3.５.4、二阶有源滤波电路 (16)3.６ DSP简介 (16)4 DDS的工作原理 (18)4.1 DDS基本原理 (18)4.2 DDS的FPGA实现设计 (18)5 系统软件设计 (21)5.1系统控制部分 (21)5.2 按键控制部份 (25)5.３调试 (26)6 结论 (28)参考文献 (29)附录：部分元器件清单 (30)致谢 (31)1 绪论1.1课题背景1971年，美国学者J.Tierncy、C.M.Reader和B..Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。
基于FPGA的直接数字频率合成技术设计
以下是关于基于FPGA的直接数字频率合成技术设计，希望内容对您有帮助，感谢您得阅读。
实践证明：用ＦＰＧＡ设计ＤＤＳ电路较采用专用ＤＤＳ芯片更为灵活。
因为，只要改变ＦＰＧＡ中的ＲＯＭ数据，ＤＤＳ就可以产生任意波形，因而具有相当大的灵活性。
相比之下：ＦＰＧＡ的功能完全取决于设计需求，可以复杂也可以简单，而且ＦＰＧＡ芯片还支持在系统现场升级，虽然在精度和速度上略有不足，但也能基本满足绝大多数系统的使用要求。
另外，将ＤＤＳ设计嵌入到ＦＰＧＡ芯片所构成的系统中，其系统成本并不会增加多少，而购买专用芯片的价格则是前者的很多倍。
因此，采用ＦＰＧＡ来设计ＤＤＳ系统具有很高的性价比。
·。
第27卷第6期增刊 2006年6月仪 器 仪 表 学 报Chinese Journal of Scientific InstrumentVol.27No.6J une.2006 基于FPGA 的直接数字频率合成器的设计董国伟 李秋明 赵强 顾德英 汪晋宽(东北大学秦皇岛分校 秦皇岛 066004)摘 要 本文介绍了直接数字频率合成器(DDS )的基本组成及设计原理,给出了基于FP GA 的具体设计方案及编程实现方法。
仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。
关键词 直接数字频率合成器(DDS )FP GA 性价比Design of direct digital frequency synthesizer based on FPGADong Guowei Li Qiuming Zhao Qiang Gu Deying Wang Jinkuan(N ortheastern Universit y at Qinhuang dao ,Qinhuang dao 066004,China )Abstract The struct ure and principles of Direct Digital Frequency Synt hesizer is introduced.Also a detailed design and t he met hod of program realization based on FP GA are introduced.The result of simulation shows t hat t he design is simple and feasible ,convenient and flexible.Ratio for quality to price is high.K ey w ords direct digital frequency synt hesizer (DDS ) FP GA quality to price1 引 言直接数字频率合成器(简称DDS )是一种将直接合成所需波形的新的频率合成器,它具有频率分辨率高、相对带宽宽、转换速度快及相位噪声低的优点。
基于FPGA的直接数字频率合成器设计王元华【摘要】本文将FPGA器件和DDS技术相结合,确定了FPGA器件的整体设计方案。
笔者利用FPGA器件规模大、设计灵活方便的特点,分析研究了用FPGA器件实现DDS系统的方法,并对其关键技术进行了优化处理,采用流水线结构的相位累加器设计和FPGA内嵌的波形存储器设计,在Quartus II软件中采用基于硬件描述语言（VHDL）的自顶向下的设计方法来完成仿真实验。
%Combining the FPGA device with the DDS technology,the design scheme of the FPGA device is described in this paper.The FPGA device has the features of large in scale and design flexible,the method of implementing DDS system based on the FPGA device is analyzed,and the key technology is optimized,including pipeline structures of phase accumulator and the embed waveform memory of FPGA.The simulation experiment is completed using VHDL with the top-down design methods in Quartus II software.【期刊名称】《电气电子教学学报》【年(卷),期】2012(034)005【总页数】3页(P52-54)【关键词】DDS;FPGA;仿真【作者】王元华【作者单位】齐鲁师范学院物理系,山东济南250200【正文语种】中文【中图分类】TN741直接数字频率合成或DDS(Direct Digital Frequeney Synthesis)技术是近年发展起来的一种新的频率合成技术［1］。
基于FPGA的直接数字频率合成器的设计和实现摘要介绍了利用的器件150实现直接数字频率合成器的工作原理、设计思想、电路结构和改进优化方法。
关键词直接数字频率合成现场可编程门阵列直接数字频率合成,即，一般简称是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
目前各大芯片制造厂商都相继推出采用先进工艺生产的高性能和多功能的芯片其中应用较为广泛的是公司的985系列，为电路设计者提供了多种选择。
然而在某些场合，专用的芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的器件设计符合自己需要的电路就是一个很好的解决方法。
1是公司着眼于通信、音频处理及类似场合的应用而推出的器件芯片系列，总的来看将会逐步取代10系列，成为首选的中规模器件产品。
它具有如下特点11采用查找表和嵌入式阵列块相结合的结构，特别适用于实现复杂逻辑功能存储器功能，例如通信中应用的数字信号处理、多通道数据处理、数据传递和微控制等。
2典型门数为1万到10万门，有多达49152位的每个有4096位。
3器件内核采用25电压，功耗低，能够提供高达250的双向功能，完全支持33和66的局部总线标准。
4具有快速连续式延时可预测的快速通道互连；具有实现快速加法器、计数器、乘法器和比较器等算术功能的专用进位链和实现高速多扇入逻辑功能的专用级连接。
150具有典型门数50000门，逻辑单元2880个，嵌入系统块10个，完全符合单片实现电路的要求。
因此采用它设计电路，设计工具为的下一代设计工具软件。
范文先生网收集整理1电路工作原理图1所示是一个基于的电路的工作原理框图。
的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。
电路一般包括基准时钟、频率累加器、相位累加器、幅度相位转换电路、转换器和低通滤波器。
基于FPGA直接数字频率合成器的设计
李翠华
【期刊名称】《科技广场》
【年(卷),期】2009(000)007
【摘要】直接频率合成器(DDS)是一种以数字取样技术为基础,以相位累加器为主体的频率合成器.DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽、线路简洁等一系列独特的优点,在军事通信领域中得到广泛的应用.是目前战术通信的主要技术基础之一.本文基于FPGA设计一个直接频率合成器,掌握频率合成器的原理,设计一频率合成器,并应用软件对其进行仿真.
【总页数】2页(P197-198)
【作者】李翠华
【作者单位】陕西理工学院电信工程系,陕西,汉中,723003
【正文语种】中文
【中图分类】TN741
【相关文献】
1.基于FPGA直接数字频率合成器DDS的设计 [J], 王静
2.基于FPGA的直接数字频率合成器设计 [J], 王元华
3.基于FPGA的直接数字频率合成器的优化设计 [J], 彭昭;胡进峰
4.基于FPGA的直接数字频率合成器设计 [J], 胡鹏飞;沈力;韩锋
5.基于FPGA的直接数字频率合成器的设计 [J], 平淞元;
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的直接数字频率合成器
李运升
【期刊名称】《电子制作》
【年(卷),期】2014(0)6
【摘要】在设计信号发生器时，采用通用数字电路元件设计电子线路的方法具有很多的缺点，比如移植性差、周期长和成本高等。
在本文中，运用了EDA技术对电路进行了设计，所使用的信号发生器输出信号的频率分布在20Hz～20KHz之间，幅度的峰-峰值范围分布在0.3V～5V的范围之间，而两路信号之间的相位差则分布在0°～359°之间。
本文主要研究分析了基于FPGA的直接数字频率合成器(DDS)的性能。
运用设置多组累加器初值(K1)和初始相位值(K2)，就能够获得调节两路相同频率在正弦信号条件下的相位差，从而得出相对应的频率和幅值、相位的具有一定可调性的正弦波信号，然后就可利用MAX+plusI 进行演示，从而得出模拟的结果。
【总页数】2页(P14-14,4)
【作者】李运升
【作者单位】胜利石油工程有限公司钻井工艺研究院随钻测控技术研究所山东东营 257017
【正文语种】中文
【相关文献】
1.基于 Parallel -CORDIC 的高精度高速度直接数字频率合成器的 FPGA 实现 [J],
2.基于FPGA的直接数字频率合成器设计 [J], 胡鹏飞;沈力;韩锋
3.基于FPGA的直接数字频率合成器的设计 [J], 平淞元;
4.基于FPGA的直接数字频率合成器的设计 [J], 平淞元
5.基于FPGA的直接数字频率合成器 [J], 杨雪;陈雪勇
因版权原因，仅展示原文概要，查看原文内容请购买。
基于ＦＰＧＡ直接数字频率合成器ＤＤＳ的设计[摘要]：文章根据DDS基本原理及结构，为了提高芯片运算速度，加大输出带宽，减小芯片规模从而提高可靠性和频谱纯度等，对DDS采用了优化设计。
首先对相位累加器采用了流水线结构，加快了系统的运行速度；然后对波形ROM 采用压缩内存的方法，节省了ROM的存储单元，从而降低了成本和能耗，最后给出了基于matlab仿真语言的波形仿真，并对合成波形进行了噪声分析。
经过设计和测试, 可输出波形的范围在13.9MHz以内，证明了基于FPGA 的DDS 设计的可靠性和可行性。
[关键词]：FPGA；DDS；相位1．DDS的基本原理直接数字频率合成器是一种全数字化的频率合成器，由相位累加器、波形ROM、数模转换器和低通滤波器构成，DDS技术具有频率分辨率高、频率切换速度快、频率切换时相位连续等优点。
2.DDS的FPGA实现本设计所实现的目标器件功能特性如下：(1) 生成具有可变频率的正弦波输出(2) 累加器的字长L为32位,从而最小频率精度为32bit(3) 用于寻址ROM的输出为10位,ROM的输出为9位(4) 时钟频率为40MHz,则频率转换时间为25ns2.132位相位累加器的实现相位累加器的工作速度直接影响到输出信号的最高频率,因此该模块最关键的问题是如何尽可能地提高相位累加器的工作速度[2]。
传统的32位相位累加器直接采用32位串行加法器和寄存器设计而成。
如果直接采用位数很高的加法器构成相位累加器，则加法器的延时将导致累加器运行速度降低。
为了提高累加器的工作速度，本设计采用流水线的结构，它能显著地提高设计的运行上限。
在设计中把延时较大的组合逻辑块切割成多块延时大致相等的组合模块，在其间插入触发器或寄存器，使各级流水线在同一时钟信号clk作用下同步工作，但各级逻辑块处理的不是同一信号，从而使资源被优化利用，提高了设计速度。
累加器和寄存器(ROM地址产生单元)的工作原理如图1所示，由8位全加器和8位同步寄存器构成，相位累加器模块的主要功能是将8位同步寄存器送来的频率控制字进行累加，以产生寻址ROM的地址信号。
作者： 杨清
作者机构： 福建省福清龙华职业中专学校
出版物刊名： 科技资讯
页码： NULL-NULL页
主题词： 频率合成 信号发生器 DDS 仿真
摘要：随着数字技术和器件水平的提高,一种新的频率合成技术——直接数字频率合成(Direct Digital Frequency Synthesis(简称DDS或DDFS)得到了飞速的发展。
本文所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器,其主要是由相位累加器、加法器、波形存储器及滤波器等组成。
本课题所设计出的DDS具有变频范围广,频率步进小、幅度和频率精度高,频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到100多MHz。
摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。
本设计是利用EDA技术设计的电路,该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰-峰值为0.3V～5V 两路信号之间可实现0°～359°的相位差。
侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现。
而通过设定不同的累加器初值(K1)和初始相位值(K2)，可以调节两路相同频率正弦信号之间的相位差,从而产生两路数字式的频率、相位和幅值可调的正弦波信号，最后通过MAX+plusII演示仿真结果。
与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。
使用单片机灵活的控制能力与FPGA器件的高性能、高集成度相结合，可以克服传统DDS设计中的不足，从而设计开发出性能优良的DDS系统。
关键词：单片机；现场可编程逻辑门阵列；直接数字频率合成；正弦信号发生器；硬件描述语言IABSTRACTIn the designing of the signal generator, the traditional method, which designs electronic circuits using discrete components or general digital circuits components, takes a long time with high cost, what’s more, the transplanting ability of it is unsatisfactory. In this design, the circuit is designed by means of EDA. Its output frequency range is 20Hz to 20KHz with an output amplitude range of 0.3V to 5V(P-P), and the phase difference between two outputs of the two sine signals can be modulated from 0°to 359°.The thesis emphasizing discusses the designing of DDS basing on FPGA. DDS is made up of the phrase accumulator and sine ROM looking-up table, which is realized by functional EAB chip. And through setting different initial accumulator value (K1) and initial phrase value (K2), the difference of phrase between the two sine signals can be changed. As a result, two serials of sine signals with changeable digital frequency, phrase and magnitude are produced. At last, we can show the total course and result with MAX+plusII.Compared with traditional methods of frequency synthesizing, direct digital frequency synthesizing (DDS) has lots of advantages, such as short time of quick frequency exchanging, high frequency resolution, continuous phase changing, etc. Micro-control unit has is characterized by. Many drawbacks can be overcome and a good DDS system with good performance can be developed after combining the flexible control capability of micro-control unit with high performance and integration of the FPGA devices in the same system.Keywords: MCU;FPGA; DDS;ROM sine wave generator;VHDLII目录摘要 (I)ABSTRACT .................................................................................................I I 第1章绪言 . (1)1.1课题背景 (1)1.2课题研究的目的和意义 (1)1.3国内外概况 (2)1.4课题的主要研究工作 (3)第2章系统设计方案的研究 (4)2.1系统的性能要求 (4)2.2系统实现的原理 (4)2.3系统实现方案分析与比较 (8)第3章总体设计 (12)3.1FPGA设计DDS电路的具体实现 (12)3.2单片机与FPGA的接口设计 (13)3.3现场可编程逻辑器件（FPGA）的选择 (16)3.4其他电路设计 (17)第4 章系统的实现 (21)4.1系统的计算与仿真 (21)4.2单片机的编程实现 (23)第5章总结与展望 (25)参考文献 (26)致谢 (28)附录 1 (29)附录2 (30)附录3 (33)III第1章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。
采用诸如MAX038信号发生器芯片外加电阻及切换开关等器件虽然也能调节频率和幅度，但这种调节是离散的，且电路复杂，使用不方便[1]。
而采用直接数字合成芯片DDS及外加D/A转换芯片构成的可控信号源，可产生正弦波、调频波、调幅波及方波等，并且其信号的频率和幅度可由微机来精确控制，调节非常方便。
另外随着21世纪的到来，人类正在跨入信息时代。
现代通信系统的发展方向是功能更强，体积更小，速度更快，功耗更低。
而大规模可编程器件CPLD/FPG A在集成度、功能和速度上的优势正好满足通信系统的这些要求。
所以今天无论是民用的移动电话、程控交换机、集群电台、广播发射机和调制解调器,还是军用的雷达设备、图形处理仪器、遥控遥测设备、加密通信机中,都已广泛地使用大规模可编程器件[2]。
由于数字技术在处理和传输信息方面的各种优点，数字技术和数字集成电路的使用已经成为构成现代电子系统的重要标志。
电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的可靠性大大提高。
因此自集成电路问世以来，集成规模便以10倍/6年的速度增长。
从20世纪90年代初以来，电子系统日趋数字化、复杂化和大规模集成化。
为满足个人电脑、无绳电话和高速数据传输设备的发展需求，电子厂商们越加迫切地追求电子产品的高功能、优品质、低成本、微功耗和微小封装尺寸[3]。
为达到此目标，必须采用少量的IC器件使面积尽可能小。
1.2 课题研究的目的和意义正弦信号发生器作为电子技术领域中最基本的电子仪器，广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。
随着电子信息技术的发展，对其性能的要求也越来越高，如要求频率稳定性高、转换速度快，具有调幅、调频、调相等功能，另外还经常需要两路正弦信号不仅具有相同的频率，同时要有确定的相位差[4]。
随着数字信号处理和集成电路技术的发展，直接数字频率合成（DDS）的应用也越来越广泛。
DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点，而可编程门阵列（FPGA）具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点，因此可以快速地完1成复杂的数字系统。
由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点，因此采用数字方法实现各种模拟调制也越来越普遍[5]。
现在许多DD S芯片都直接提供了实现多种数字调制的功能，实现起来比较简单，而要实现模拟线性调制具有一定的难度。
因此本设计介绍了一种由单片机控制，并采用FPGA实现DDS功能，产生频率和相位可调的正弦波信号的方法。
单片机是实现各种控制策略和算法的载体。
波形发生器也可运用单片机技术，通过巧妙的软件设计和简易的硬件电路，产生数字式的正弦波相位、频率和幅值可调的信号。
信号的频率、相位可通过键盘输入并显示。
与现有各类型波形发生器比较而言，产生的数字信号干扰小，输出稳定，可靠性高，特别是操作简单方便，成本低。
1.3 国内外概况目前市场上已有的信号发生器有很多种，其电路形式有采用运放及分立元件构成；也有采用单片集成的函数发生器；以及以单片机和FPGA为核心，辅以必要的模拟电路构成的DDFS数字信号发生器。
在保证信号发生器的稳定性、频率范围、幅值范围等指标的同时，实现对输出信号的频率、相位和幅值的数字控制是现代信号发生器的发展方向。
1971年，美国学者J.Tierney等人撰写的文章"A Digital Frequency Synthesizer"首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。
限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。
近10年间，随着微电子技术的迅速发展，直接数字频率合成器(Direct Digital Frequency Synthesis简称DDS或DDFS)得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的骄骄者[6]。
DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
其优点如下：(1)输出频率相对带宽较宽：输出频率带宽为50%fs(理论值)。
