下载文档原格式
5.10 用16K×1位的DRAM芯片组成64K×8位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？（1）组建存储器共需DRAM芯片数N=（64K*8）/（16K*1）=4*8（片）。
每8片组成16K×8位的存储区，A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号，逻辑框图如下（图有误：应该每组8片，每片数据线为1根）（2）设16K×8位存储芯片的阵列结构为128行×128列，刷新周期为2ms。
因为刷新每行需0.5μS，则两次（行）刷新的最大时间间隔应小于：为保证在每个1μS内都留出0.5μS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。
●若采用分散刷新方式，则每个存储器读/写周期可视为1μS，前0.5μS用于读写，后0.5μS用于刷新。
相当于每1μS刷新一行，刷完一遍需要128×1μS＝128μS，满足刷新周期小于2ms的要求；●若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5μS。
如每隔14个读写周期刷新一行，相当于每15μS刷新一行，刷完一遍需要128×15μS＝1920μS，满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。
刷新周期通常可以是2ms，4ms或8ms。
DRAM一般是按行刷新，常用的刷新方式包括：●集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。
特点：存在一段停止读/写操作的死时间，适用于高速存储器。
（DRAM 共128行，刷新周期为2ms ，读/写/刷新时间均为0.5μS ）● 分散式：一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。
第五章设备管理1、试说明设备控制器的组成。
P163答：设备控制器的组成由设置控制器与处理机的接口；设备控制器与设备的接口；I/O 逻辑。
2、为了实现CPU与设备控制器间的通信，设备控制器应具备哪些功能？P162-P163 答：基本功能：接收和识别命令；数据交换；标识和报告设备的状态；地址识别；数据缓冲；差错控制。
3、什么是字节多路通道？什么是数组选择通道和数组多路通道？P164-P165 答：1、字节多路通道：这是一种按字节交叉方式工作的通道。
它通常都含有许多非分配型子通道，其数量可从几十到数百个，每个子通道连接一台I/O 设备，并控制该设备的I/O 操作。
这些子通道按时间片轮转方式共享主通道。
只要字节多路通道扫描每个子通道的速率足够快，而连接到子通道上的设备的速率不是太高时，便不致丢失信息。
2、数组选择通道：字节多路通道不适于连接高速设备，这推动了按数组方式进行数据传送的数组选择通道的形成。
3、数组多路通道：数组选择通道虽有很高的传输速率，但它却每次只允许一个设备数据。
数组多路通道是将数组选择通道传输速率高和字节多路通道能使各子通道（设备）分时并行操作的优点相结合而形成的一种新通道。
它含有多个非分配型子通道，因而这种通道既具有很多高的数据传输速率，又能获得令人满意的通道利用率。
4、如何解决因通道不足而产生的瓶颈问题？P166答：解决“瓶颈”问题的最有效的方法，便是增加设备到主机间的通路而不增加通道，就是把一个设备连接到多个控制器上，而一个控制器又连接到多个通道上。
多通路方式不仅解决了“瓶颈”问题。
而且提高了系统的可靠性，因为个别通道或控制器的故障不会使设备和存储器之间没有通路。
5、试对VESA及PCI两种总线进行比较。
P167答：1、VESA 该总线的设计思想是以低价位迅速点领市场。
VESA 总线的带宽为32 位，最高传输速率为132Mb/s。
VESA 总线仍存在较严重的缺点，它所能连接的设备数仅为2—4 台，在控制器中无缓冲，故难于适应处理器速度的不断提高，也不能支持后来出现的Pentium 微机。
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
第一章习题1简答：微处理器也叫CPU或中央处理器，包括运算器、控制器、寄存器组和内部总线。
微型计算机包括CPU、内存、I/O接口、系统总线。
微型计算机系统由硬件系统和软件系统共同构成微型机系统，是相辅相成的，缺一不可关系：微型计算机是以微处理器为核心，微型计算机系统是以微型计算机为核心，它们都不能独立工作，只有微型计算机系统才是完整的数据处理系统，才具有实用意义。
2简答：微型计算机由CPU、内存、I/O接口、系统总线组成。
3简答：在CPU内部连接各寄存器及运算部件之间的总线称为微处理器总线，即内部总线。
总线由三类传输线组成：数据线、地址线和控制线。
4答：微型计算机的工作过程就是逐条执行指令序列的过程，也就是不断的取指令和执行指令的过程。
在去指令阶段，把指令的地址赋给程序计数器PC，CPU从内存中读出的内容为指令，把它送入指令寄存器，由指令译码器译码，经控制器发出相应的控制信号。
在执行指令阶段，CPU执行指令所规定的具体操作。
一条指令执行完毕，就转入下一条指令的取指令阶段，这样周而复始的循环直到程序结束。
第二章习题一、填空题1、执行部件EU的组织有：，和。
2、8086CPU从偶地址访问内存1个字时需占用周期，而从奇地址访问内存1个字操作需占用周期。
3、IBM-PC机中的内存是按段存放信息的，一个段最大存贮空间为字节。
4、8086微处理机在最小模式下，用来控制输出地址是访问内存还是访问I/O。
5、一台计算机能执行多少种指令，是在时确定的。
二、单项选择题1、微型计算机的性能主要由来决定。
A、价钱B、CPUC、控制器D、其它2、对微处理器而言，它的每条指令都有一定的时序，其时序关系是A、一个时钟周期包括几个机器周期，一个机器周期包括几个指令周期。
B、一个机器周期包括几个指令周期，一个指令周期包括几个时钟周期。
C、一个指令周期包括几个机器周期，一个机器周期包括几个时钟周期。
D、一个指令周期包括几个时钟周期，一个时钟周期包括几个机器周期。
