(第八章)化学机械平坦化

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。

3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

4．晶圆制备的九个工艺步骤分别是整型、定向、标识。

5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111）。

6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有确定晶向的）并且（被掺杂成p型或n型）的固体硅锭。

7．CZ直拉法的目的是（实现均匀掺杂的同时，并且复制仔晶的结构，得到合适的硅锭直径）。

影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。

8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。

9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。

10.晶片需要经过切片、磨片、抛光后，得到所需晶圆。

氧化10．二氧化硅按结构可分为（）和（）或（）。

11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。

12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

13．用于热氧化工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。

14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。

15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。

16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（蒸发）、退火和合金。

17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

18．卧式炉的工艺腔或炉管是对硅片加热的场所，它由平卧的（石英工艺腔）、（加热器）和（石英舟）组成。

一文讲清楚CMP过滤工艺CMP过滤是诸多半导体过滤工艺中比较有趣且特殊的的一环。

它不同于其他过滤工艺，对固体杂质要求“宁错杀，不放过”，在CMP Slurry 过滤中，我们理想的状态是“不放过一个坏人，不冤枉一个好人”。

概念简述CMP全称化学机械研磨(Chemical Mechanical Polishing)或者叫化学机械平坦化(Chemical Mechanical Planarization)。

是一个化学腐蚀+物理研磨的平坦化过程，可以把表面粗糙度打磨到1纳米以下。

CMP工艺在半导体生产中有着举足轻重的地位。

半导体工艺，对晶圆表面的平坦度有着几近苛刻的要求，这是因为在光刻的时候，需要晶圆表面绝对的平坦，才能才能保证光刻图像清晰不失焦。

光刻机镜片粗糙度RMS小于0.05nm不仅晶圆需要CMP打磨，湿法刻蚀后要打磨紧致腐蚀的粗糙面方便涂胶沉积；浅槽割离(SEI)后要打磨，磨平多余的氧化硅，完成沟槽填充；金属沉积后要打磨，去除溢出的金属层，防止器件短路CMP过滤要点①Filtration RetentionCmp浆料过滤与其他料液过滤要求不同，在CMP Slurry过滤工艺中，理想状态下，我们希望直径大于某个值的颗粒能被过滤，而小于这个值的颗粒则保留，使研磨液的平坦化效果达到最佳。

在实际工序中很难达到这一理想状态，部分符合工艺要求的颗粒会被截留，造成性能损失；部分超过要求直径的颗粒会流入后端，造成表面缺陷。

下图三条曲线红色表示常规过滤器对不同直径颗粒过滤比率，紫色表示理想状态下不同直径颗粒被滤除的比率，蓝色表示实际CMP过滤工艺对不同直径颗粒的过滤比。

我们由图可知，在实际过滤工艺中，仍然有一部分合格的研磨颗粒被滤除，而一部分直径过大的颗粒流入过滤器下游。

②Shear Stress EffectCMP浆料过滤的一个难点在于，经过优异的过滤工艺，Slurry中的大颗粒都被滤除，但保留下来的小颗粒会在应力作用下聚结成团，变成能对晶圆表面造成损伤的大颗粒。

简述化学机械抛光的优点
化学机械抛光（Chemical Mechanical Polishing，CMP）是一种结合了化学反应和机械研磨的平坦化技术，常用于集成电路制造过程中。

它具有以下优点：
1. 全局平坦化：CMP 可以实现全局平坦化，使整个硅片表面具有高度的平整度。

这对于制造集成电路至关重要，因为高度平坦的表面可以提高芯片的性能和可靠性。

2. 高精度：CMP 能够提供高精度的表面处理，可以控制材料去除的速率和深度，从而实现对硅片表面的精确平坦化。

这有助于满足集成电路制造中对特征尺寸和形貌的严格要求。

3. 去除速率高：CMP 具有较高的材料去除速率，可以快速地去除硅片表面的多余材料。

这有助于提高生产效率和降低制造成本。

4. 良好的选择性：CMP 可以实现对不同材料的选择性去除，例如可以去除硅、氧化硅、金属等材料，而同时保留其他材料。

这使得 CMP 在多层结构制造中具有重要应用。

5. 可重复性：CMP 过程具有良好的可重复性，可以在不同批次和不同硅片上获得一致的平坦化效果。

这有助于确保芯片的质量和一致性。

6. 适应性强：CMP 技术可以适应不同尺寸和形状的硅片，包括 200mm、300mm 甚至更大尺寸的硅片。

这使得 CMP 在大规模集成电路制造中具有广泛的应用。

综上所述，化学机械抛光具有全局平坦化、高精度、去除速率高、良好的选择性、可重复性和适应性强等优点。

这些优点使得 CMP 成为集成电路制造中不可或缺的关键技术之一。

一．论述1、例出光刻的8个步骤，并对每一步做出简要解释。

（P316）第一步：气相成底膜处理，光刻的第一步是清洗、脱水和硅片表面成底膜处理，其目的是增强硅片和光刻胶之间的粘附性。

脱水烘干以去除吸附在硅片表面大部分水汽。

脱水烘干后硅片立即要用六甲基二硅胺烷（HMDS）进行成膜处理，起到粘附促进剂的作用。

第二步：旋转涂胶，成底膜处理后，硅片要立即采用旋转涂胶的方法涂上液相光刻胶材料。

将硅片被固定在真空载片台上，它是一个表面上有很多真空孔以便固定硅片的平的金属或聚四氯乙烯盘。

一定数量的液体光刻胶滴在硅片上，然后硅片旋转得到一层均匀的光刻胶图层第三步：软烘，去除光刻胶中的溶剂第四步：对准和曝光，把掩膜版图形转移到涂胶的硅片上第五步：曝光后烘培，将光刻胶在100到110的热板上进行曝光后烘培第六步：显影，在硅片表面光刻胶中产生图形。

光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或者窗口图形留在硅片表面。

最通常的显影方法是旋转、喷雾、浸润，然后显影，硅片用去离子水（DI）冲洗后甩干。

第七步：坚膜烘培，挥发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性第八步：显影后检查，检查光刻胶图形的质量，找出有质量问题的硅片，描述光刻胶工艺性能以满足规范要求2.解释发生刻蚀反应的化学机理和物理机理。

（P412）干法刻蚀系统中，刻蚀作用是通过化学作用或物理作用，或者化学和物理的共同作用来实现的。

在纯化学机理中，等离子体产生的反应元素（自由基和反应原子）与硅片表面的物质发生反应。

物理机理的刻蚀中，等离子体产生的能带粒子（轰击的正离子）在强电场下朝硅片表面加速，这些离子通过溅射刻蚀作用去除未被保护的硅片表面材料。

3.描述CVD反应中的8个步骤。

(P247)1) 气体传输至淀积区域：反应气体从反应腔入口区域流动到硅片表面的淀积区域；2) 膜先驱物的形成：气相反应导致膜先驱物（将组成最初的原子和分子）和副产物的形成；3) 膜先驱物附着在硅片表面：大量膜先驱物输运到硅片表面；4)膜先驱物粘附：膜先驱物粘附在硅片表面；5) 膜先驱物扩散：膜先驱物向膜生长区域的表面扩散；6) 表面反应：表面化学反应导致膜淀积和副产物的生成；7) 副产物从表面移除：吸附（移除）表面反应的副产物8）副产物从反应腔移除：反应副产物从淀积区域随气体流动到反应腔出口并排出5.离子注入设备的5个主要子系统。

半导体物理与器件1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分).集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

小规模时代（SSI）,元件数2-50；中规模时代（MSI），元件数30-5000；大规模时代（ISI）, 元件数5000-10万；超大规模时代（visi），10万-100万；甚大规模，大于100万。

2. 写出IC 制造的５个步骤？(15分)（1）硅片制备（Wafer preparation）：晶体生长，滚圆、切片、抛光。

（2）硅片制造（Wafer fabrication）：清洗、成膜、光刻、刻蚀、掺杂。

（3）硅片测试/拣选（Wafer test/sort）：测试、拣选每个芯片。

（4）装配与封装（Assembly and packaging）：沿着划片槽切割成芯片、压焊和包封。

（5）终测（Final test）：电学和环境测试。

3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：①提高芯片性能②提高芯片可靠性③降低成本摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%， IC 工作速度提高1.5倍等发展规律发展。

4. 什么是特征尺寸CD？(10分).硅片上的最小特征尺寸称为 CD，CD 常用于衡量工艺难易的标志。

5. 什么是More moore定律和More than Moore定律？(10分) “More Moore”：是指继续遵循Moore定律，芯片特征尺寸不断缩小（Scaling down），以满足处理器和内存对增加性能/容量和降低价格的要求。

它包括了两方面：从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，以及与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。

“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D 集成或精确的封装级(SiP)或芯片级(SoC)转移。

一、填空题晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。

3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

4．晶圆制备的九个工艺步骤分别是整型、定向、标识。

5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111）。

6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有确定晶向的）并且（被掺杂成p型或n型）的固体硅锭。

7．CZ直拉法的目的是（实现均匀掺杂的同时，并且复制仔晶的结构，得到合适的硅锭直径）。

影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。

8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。

9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。

10.晶片需要经过切片、磨片、抛光后，得到所需晶圆。

氧化10．二氧化硅按结构可分为（）和（）或（）。

11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。

12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

13．用于热氧化工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。

14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。

15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。

16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（蒸发）、退火和合金。

17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

18．卧式炉的工艺腔或炉管是对硅片加热的场所，它由平卧的（石英工艺腔）、（加热器）和（石英舟）组成。

平坦化工艺步骤
平坦化工艺是指通过一系列的步骤来使表面变得平坦或者光滑。

在不同的行业和领域中，平坦化工艺都有着不同的步骤和方法。

以
下是一般情况下平坦化工艺的一些常见步骤：
1. 表面准备，首先需要对待处理的表面进行清洁和准备工作，
确保表面没有杂质、油脂或其他污染物。

2. 磨削，磨削是平坦化工艺中常见的步骤，通过磨削工具和磨
削材料对表面进行磨削，去除表面的不平整部分，使其变得平坦。

3. 研磨，研磨是在磨削之后进行的步骤，通过研磨工具和研磨
材料对表面进行进一步的加工，使其更加光滑。

4. 化学处理，有时候需要使用化学方法对表面进行处理，例如
酸洗、电镀等，以达到平坦化的效果。

5. 检测和修正，在完成上述步骤之后，需要对表面进行检测，
确保其达到了平坦化的要求，如果有不平整或瑕疵需要进行修正。

总的来说，平坦化工艺的步骤可以根据具体的材料和要求而有所不同，但通常都包括表面准备、磨削、研磨、化学处理和最终的检测和修正。

这些步骤的目的是为了使表面变得平坦、光滑，并且符合特定的要求和标准。

cu cmp中bta作用
在当前的半导体制造工艺中，化学机械平坦化（CMP）已成为后端制程中不可或缺的一环。

而在CMP技术中，铜制程又是其中的重要组成部分，因为它能够满足高集成度芯片对低电阻和优良电性能的需求。

而在铜制程中，BTA（巴氏合金）的作用不容忽视。

首先，我们需要了解Cu CMP的基本原理。

Cu CMP是一种利用化学和机械协同作用，将铜薄膜平坦化，以达到制造多层布线结构的目的。

在这个过程中，BTA主要起到以下几个关键作用：
1.增强铜薄膜的附着力：在Cu CMP过程中，BTA通过在铜薄膜表面形成一层合金层，增强了铜薄膜与衬底之间的附着力，防止了剥离现象的发生。

2.增强铜的耐腐蚀性：由于铜在空气中容易被氧化，而形成氧化铜，这不仅会增加电阻，还会影响电性能。

BTA通过在铜表面形成一层致密的保护层，有效防止了铜的氧化，增强了铜的耐腐蚀性。

3.降低摩擦系数：在CMP过程中，摩擦是不可避免的。

而BTA 的低摩擦系数特性可以降低摩擦力，减少对CMP设备的磨损，提高了生产效率。

4.优化CMP工艺参数：BTA的特性使得CMP过程中的工艺参数得以优化，如压力、研磨液等参数，从而提高了平坦化效果和生产效率。

综上所述，BTA在Cu CMP过程中起到了至关重要的作用。

它不
仅增强了铜薄膜的附着力、耐腐蚀性，还降低了摩擦系数并优化了工艺参数。

因此，随着半导体工艺的不断进步和升级，我们期待BTA在Cu CMP中发挥更大的作用，推动半导体制造业的进一步发展。

半导体制造工艺第章：平坦化半导体制造工艺中的平坦化是指将芯片表面变平坦的过程，这个过程在制造过程中的重要性日益增加。

随着芯片尺寸的不断缩小，芯片表面的平坦度要求越来越高。

本章将介绍芯片平坦化的方法和工艺。

什么是芯片表面平坦化？在制造芯片的过程中，芯片表面会因为工艺原因或者是晶片本身的结构因素，形成一些凸起和凹陷。

这些凸起和凹陷会对芯片的电学和机械特性产生影响。

因此，为了保证芯片的性能和可靠性，需要对芯片表面进行平坦化处理。

在芯片制造过程中，平坦化通常在化学机械抛光（CMP）的过程中进行。

通过化学机械抛光，可以将芯片表面的凸起磨平，提高芯片表面的平坦度，从而降低芯片表面的光散射和反射，提高芯片效率。

高速旋转平坦化技术除了化学机械抛光，还有一种叫做高速旋转平坦化技术（SPC）的平坦化方法。

它是利用高速旋转的压制杆在芯片表面来回压制，使表面呈现类似于球形的地形细节，由此消除芯片表面的凸起和凹陷。

与CMP相比，SPC具有以下优点：1.SPC具有更高的处理速度，能在几秒钟内快速平坦化芯片表面。

2.SPC使用的化学物质比CMP少，可以减少对环境的影响。

3.SPC可以处理具有较高粘性的微纹路材料，而CMP则不能做到。

然而，SPC技术也存在着一些局限性，对于一些特殊结构的芯片，例如3D芯片或者Memristor，SPC可能不太适用。

平坦度的评价指标芯片表面平坦度的评价指标主要有两个：Ra和RMS。

Ra是指表面粗糙度的平均值，是表征表面平整度的基本评价指标之一，单位为微米。

RMS是表面粗糙度的均方根值，不仅包含了表面的长波高度信息，也考虑了表面的短波波动，是更全面、更准确地反映表面粗糙度的指标，单位同样为微米。

芯片表面平坦化是芯片制造过程中非常重要的一个环节，不仅直接影响到芯片性能，同时也是现代半导体制造领域中的一个热门研究课题。

本章介绍了芯片表面平坦化的方法和工艺，还介绍了一个比CMP更快速和环保的平坦化技术，并介绍了两种常见的评价指标Ra和RMS。

集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。

3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。

7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。

9、简述硅栅p阱CMOS的光刻步骤。

10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

31、为什么TT1与非门不能直接并联。

32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

常用术语翻译active region 有源区2.active component有源器件3.Anneal退火4.atmospheric pressure CVD （APCVD) 常压化学气相淀积5.BEOL(生产线）后端工序6.BiCMOS双极CMOS7.bonding wire 焊线，引线8。

BPSG 硼磷硅玻璃9。

channel length沟道长度10。

chemical vapor deposition （CVD）化学气相淀积11。

chemical mechanical planarization (CMP)化学机械平坦化12.damascene 大马士革工艺13。

deposition淀积14.diffusion 扩散15。

dopant concentration掺杂浓度16。

dry oxidation 干法氧化17.epitaxial layer 外延层18。

etch rate 刻蚀速率19。

fabrication制造20.gate oxide 栅氧化硅21。

IC reliability 集成电路可靠性22。

interlayer dielectric 层间介质（ILD）23。

ion implanter 离子注入机24。

magnetron sputtering 磁控溅射25.metalorganic CVD（MOCVD)金属有机化学气相淀积26.pc board 印刷电路板27.plasma enhanced CVD（PECVD）等离子体增强CVD28。

polish 抛光29.RF sputtering 射频溅射30。

silicon on insulator绝缘体上硅（SOI)第一章半导体产业介绍1。

什么叫集成电路?写出集成电路发展的五个时代及晶体管的数量?（15分）集成电路:将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。

集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模（MSI） 50到5000 20世纪60年代到70年代前期大规模（LSI） 5000到10万 20世纪70年代前期到后期超大规模（VLSI） 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2。