十二通道GPS 信号发生器的硬件设计*陆 娟 常 青 张其善 张 军(北京航空航天大学电子工程系 北京 100083) *国家自然科学基金资助项目(批准号:60027001)收稿日期:2002-07-30 收修改稿日期:2003-01-24文 摘 分析十二通道G PS 信号发生器的系统结构,提出由计算机完成信号处理、PCI 板卡完成信号调制的设计形式,并详细介绍PCI 板卡上DSP 和FP GA 的具体设计方法和各器件的选择考虑,分析N CO 主要参数的计算方法以及数字量化带来的系统误差。
主题词 信号发生器 数字调制 G PS DSP FPG A前 言高速运动的载体飞行的速度和加速度都很大,特别是多级火箭级间分离时,会产生很大的冲击,GPS(Global Positioning Sy stem)[1]接收机在这种高动态环境中必须尽快捕获GPS 卫星,并能稳定跟踪卫星信号。
在测试阶段,这种复杂的高动态环境下的GPS 信号,需要借助卫星信号发生器才能模拟。
高动态GPS 信号发生器将根据导弹弹道、卫星轨道,调整发生器伪码时钟和载频多卜勒频率,产生高动态GPS 卫星信号,从而检验接收机的捕获跟踪能力。
目前,由国家自然科学基金支持的高动态GPS 信号发生器的研制是一项填补国内空白的重点研究项目,它的研制可为GPS 接收机特别是高动态GPS 接收机的研制开发及测试提供仿真环境,同时也可用于系统级GPS 仿真试验,为最终确定GPS 测量方案提供依据,有着重要的研制价值。
本文将在文献[2]所分析的系统模型的基础上,进一步具体提出十二通道GPS 信号发生器的硬件实现方法。
1 GPS 信号发生器的系统结构十二通道GPS 信号发生器由信号处理和二级调制(扩频和BPSK)两部分组成,其硬件实现结构示于图1。
为方便人机交互和满足实时高速处理的需要,信号处理部分由计算机来实现。
计算机根据用户的需要定义移动GPS 接收机的工作环境,生成导航电文,实时计算出各种所需参数,控制调制部分产生用户所需的GPS 信号,并将模拟器存储的数据与GPS 接收机返回的数据进行处理比较,最后以图表和数据文件的形式提供分析结果。
为了与计算机进行实时大量的数据交换,调制部分由一块PCI 板卡实现。
PCI 板卡包括接口模块、数字调制模块和射频模块三个组成部分。
计算机实时将计算出的参数及导航电文通过PCI 接口控制芯片送入板卡上的缓冲区(双口RAM )中;DSP (数字信号处理芯片)将这些数据从缓存区读出,从外存储器(FLASH )中查出相应的C /A 码并与导航电文进行扩频调制;码速率及码相位的控制、数字载波调制、十二通道信号合成及内插在FPGA (大规模在线可编程器件)中完成;内插后的信号经过D /A 转换、滤波后得到十二通道的合成中频模拟信号;该信号经过上变频、滤波及增益控制后变为载频为1575.42M Hz 的射频信号。
2 PCI 板卡的设计·15·2003年5月遥 测 遥 控DOI:10.13435/ k i .ttc.0016552.1 PCI 接口模块的设计近年来,随着PCI 板卡的广泛应用,已有越来越多的PCI 接口专用控制芯片可供选用。
本设计选择的是QU ICKLO GIC 公司的Q L5032。
该芯片除了具备出色的PCI 接口控制功能之外,还内嵌390个可编程逻辑单元和16128位双口RAM,并可进行IO 编程,因此可以方便地与DSP 直接连接,而不需要额外的控制逻辑和缓冲芯片,为板卡的硬件设计节省了空间。
2.2 DSP 的设计DSP 接收到计算机产生的中断之后,从双口RAM 中读出下一个更新时刻t 的各种参数及导航电文D i (t )。
然后,根据可观测到的卫星序号i 和码相位hCi (t ),查找存放于FLASH 中的地址码表,得到第i 颗卫星的地址码C /A i (t ),并与导航电文D i (t )异或以完成扩频调制。
调制后的扩频码C /A i (t ) D i (t )被送入FPGA 中相应通道的码移位寄存器,码元初始相位h coi (t )、码速率R i (t)、载波频率f i (t )、载波初始相位h w 01(t )和增益A i (t )也分别被DSP 转换为控制字写入FPGA 中相应的寄存器中,从而实现DSP 对FPG A 的控制功能。
DSP 芯片选用TI 公司的浮点处理器TM S 320V C 33[3],处理速度最高为75M IPS ,1.1Mbit 片内RAM 可支持DM A 功能,可满足系统设计的需要。
2.3 FPGA 的设计2.3.1 FPGA 的结构组成如图2所示,FPGA 实现了数字载波调制及四倍零内插的功能,其中包括时基电路、码NCO 、增益控制、载波N CO 、BPSK 调制器和内插器等。
其中的参数下标i k 表示第k 通道所模拟的卫星序号i。
由图2可见,扩频码由DSP 送入FPGA 中的码移位寄存器,码NCO 在码元相位和码速率寄存器的控制下,为码移位寄存器提供所需频率和相位的时钟,从而驱动码移位寄存器产生相应码相位及码速率的扩频调制码。
载波NCO 在载波相位和载波频率控制字的控制下,产生所需频率及相位的正弦波,与扩频调制码相乘,完成载波调制。
十二通道的数字调制信号合成之后,经过四倍零内插,送入到D /A 转换器转换成模拟信号,再经带通滤波后,即可以得到35.42M Hz 的中频信号。
FPGA 为Xilinx 公司Virtex II 系列芯片的XC2V 250[4],芯片内部系统门数为250000,存储器为432Kb ,能满足大量数值表的存储要求。
与ALT ERA 公司的APEX 20K 系列芯片相比,X C 2V 250最大的优点是拥有24个18bit ×18bit 的片内硬件乘法器,因此大大减少竞争冒险的发生,缩短了乘法延时,非常适合调制电路。
D /A 转换器可以选择ADI 公司的AD976x 系列的14位Tx 数模转换器AD9764,它具有125M Hz 的转换速率和良好的动态特性,适用于通讯电路。
带通滤波器选择五阶椭圆声表面波滤波器,可以满足系统设计的需求。
2.3.2 FPGA 中时基电路的设计 如图3所示,时基电路实现对整个系统的时间控制。
系统采样率为20M Hz ,该频率由80M Hz 的频率源四分频得到。
同时,80M Hz 频率源还为内插和D /A 转换提供时钟。
由于频率源直接影响到载波频率和码速率的精度,因此要求该频率源的精度及稳定度等指标尽可能高。
一般80M Hz的频率源内部均是通过倍频而得到的,因此稳定性相对较差。
为解决这个问题,系统采用一个10M Hz 的高精度晶振O CCO(Ov en Contro lled Crystal Oscillator),通过锁相环8倍频得到80M Hz 的频率。
OCCO 的精度可达5×10-9,稳定度可达±1×10-10/s ±1×10-10/day 。
2.3.3 FPGA 中N CO 的设计及参数计算·16·十二通道GPS 信号发生器的硬件设计第24卷第3期码N CO 和载波N CO 采用直接数字频率合成(DDS )的方法实现。
该方法建立了一个相位-幅度数据表,根据每个采样时刻信号的相位查表得到其对应的幅度值以产生所需信号,通过改变每相邻两个采样时刻波形相位的变化率来控制所需信号的频率。
载波NCO 的原理示于图4。
由图4可知,载波相位hw (n )是由载波相位增量△h w (n )累加所得,在采样率保持不变的情况下,△h w (n )越大,载波相位增加速度越快,载波频率也就越高。
加法器的位数决定了频率的精确度,而相位-幅度表的地址位数决定了相位的精确度,相位-幅度表的数据位数决定了幅度的精确度。
每个通道需要有一个正弦余弦数据表,该数据表的大小取决于FPGA 片内RAM 的大小,根据XC2V250的具体条件并对数据表的存储进行优化,数据表的地址位可选取为13位,数据位选取为16位。
下面将具体介绍各参数的计算方法,并对误差进行简单分析。
用数字方法实现频率控制,需用二进制来表示相位。
设单位相位增量为2π/2m ,量化数字相位增量(即频率控制字)为△h w (n ),则实际相位增量△h w 为:△h w =△h w (n ) 2c 2m (rad)(1)设所需载波的频率为f ,周期为T =1/f ,采样周期为T clk ,采样频率为f clk ,则有2c =T T clk △h w (2)即f =f clk△h w 2c (3)将式(1)代入式(3)可得:f =f clk △h w (n )2m (4)若f 的精度要求不大于0.005Hz ,△φw (n )的最小增量为1,采样率f clk =20M Hz ,根据式(4)有2m ×0.00520×106≥1(5)解得m ≥31.89,取m =32。
此时△h w (n )的计算表达式为△h w (n )=232×f 20×106(6)式中[ ]为取整运算。
设载波初始相位为h wo ,则量化的初始相位(即初始相位控制字)h wo (n )的计算表达为h w 0(n )=h w 0 2322c (7)△h w (n )的最小增量为1,由式(4)可求得f 的误差为X f =20×106232=0.0047 (Hz)载波的相位误差取决于相位-幅度表的数据位数,该表的数据位为13位,则载波的相位误差为Xh =2c 213=7.67×10-4(rad) 码N CO 的原理及参数的计算方法与载波N CO 的基本相同,只是码N CO 中无需查找幅度表,而是将码元相位h c (n )与231进行比较,当h c (n )<231时,N CO 输出高电平,当h c (n )>231时输出低电平,以此作为码移位寄存器移位时钟。
2.4 模拟及射频部分的设计考虑为了保证混频输出信号具有比较小的失真以及具有良好的滤波特性,变频器分作成两级结构,其中第一级由35.42M Hz 变为175.42M Hz,第二级由175.42M Hz 变为1575.42M Hz 。
对于输出的高频信号,因用于GPS 系统,其精确度要求比较高,所以对于本振频率的精度要求也较高。
可以利用数字信号处理部分的基准时钟,同时,采用·17·2003年5月遥 测 遥 控“锁相倍频电路”来实现所需要的本振信号。
因为RF 端口输出的信号电平很小(地面接收机接收到的GPS 信号一般为-160dBw ),所以需要在输出端口加上衰减器/限幅器。
