基于AD9910的高频多模式信号发生器的设计

基于AD9914的信号发生器的设计及实现王权【期刊名称】《《通信技术》》【年(卷),期】2019(052)009【总页数】6页(P2304-2309)【关键词】AD9914; 直接数字频率合成; 单片机; ADS; 带通滤波器【作者】王权【作者单位】中国电子科技集团公司第二十研究所陕西西安710068【正文语种】中文【中图分类】TN7410 引言随着数字集成电路和微电子技术的兴起[1]，新兴的直接数字频率合成技术（DDS-Direct Digital Synthesis）得到了快速发展，与早期的直接频率合成（DS-Direct Synthesis）、锁相式频率合成（PLLPhase Locked Loop）等频率合成技术相比，DDS具有较短的频率切换时间、连续的输出相位以及频率分辨率高、相位噪声低、稳定度高等优点，被广泛应用于现代通信、雷达和高精度测量系统等领域。

对比分析以往所有的数字直接频率合成技术的优缺点，为解决以往设计实物的简易型、频率低、杂散多等问题，本文将高性能直接频率合成芯片AD9914与单片机C8051F500相结合，设计了一种实用的高性能DDS信号发生器，设计出的频率合成器输出频率范围：190 MHz～210 MHz，能够进行多种信号的频移键控（Frequency-Shift Keying，FSK）、相移键控(Phase-Shift Keying，PSK)、幅移键控(Amplitude-Shift Keying，ASK)等调制。

并设计了一款性能极佳电容耦合谐振式带通滤波器以去除直接数字频率合成器自身原有的信号杂散问题。

通过该设计实物的实验数据的仿真结果分析，表明其具有稳定的输出和较少的杂散信号，各项参数都达到预期值，设计简单多样且非常实用。

1 DDS原理及组成部分1.1 DDS的基本原理DDS本质上是一种采样系统[2]，在固定参考频率的基础上进行采样，获得一系列数字信号，再通过D/A转换器和低通滤波器输出正弦波。

ad9910原理AD9910原理1. 简介AD9910是一款高性能的直接数字频率合成器（DDS），由ADI （Analog Devices Inc.）公司生产。

它能够快速生成高精度的频率和相位可调的信号，广泛应用于无线通信、雷达、医疗设备等领域。

2. DDS基本原理直接数字频率合成器（DDS）采用数字信号处理技术，通过数字控制相位累加器（Phase Accumulator）和频率控制字（Frequency Tuning Word）实现频率和相位调制。

•数字控制相位累加器：相位累加器是DDS的核心组件，它根据频率控制字决定每个时钟周期的相位增量，并将累加的相位值送入相位表（Phase Lookup Table）。

•频率控制字：频率控制字决定了每个时钟周期的相位增量的大小，它与目标输出频率相关。

3. AD9910内部结构AD9910集成了多个模块，包括相位累加器、数字与模拟转换器（DAC）、时钟发生器等。

相位累加器相位累加器以一个内部时钟（由时钟发生器提供）为基准，使用频率控制字确定相位增量大小，并生成一个相位累加序列。

数字与模拟转换器（DAC）相位累加序列经过数字与模拟转换器（DAC）转换为模拟信号，然后通过滤波器进行滤波，得到连续的输出信号。

时钟发生器AD9910内部集成了一个高性能的时钟发生器，可以根据需要生成高稳定性和低噪声的时钟信号，以提供给相位累加器和DAC使用。

4. 工作原理AD9910工作原理如下：1.用户通过SPI接口向AD9910写入频率控制字，确定所需输出频率。

2.AD9910的相位累加器根据频率控制字决定每个时钟周期的相位增量，并自动生成相位累加序列。

3.相位累加序列经过DAC转换为模拟信号，并通过滤波器得到连续的输出信号。

4.输出信号被放大、调制等处理后，用于对应应用领域。

5. 特点与应用AD9910具有以下特点：•高精度：采用32位相位累加器和14位DAC，能够实现很高的频率和相位分辨率。

第34卷第4期2011年8月电子器件Chinese Journal of Electron DevicesVol.34　No.4Aug.2011收稿日期:2010-03-04 修改日期:2011-03-16Design for Frequency⁃Hopping Source with AD9910LI Qianzan ,ZHANG Fuhong *(Institute of Communication Engineering ,Hangzhou Dianzi University ,Hangzhou 310018China )Abstract :Design for Frequency⁃Hopping Source with AD9910LI Qianzan ,ZHANG Fuhong (Institute of Communication Engineering ,Hangzhou Dianzi University ,Hangzhou 310018,China )Frequency source is a very important portion in wireless hopping communication.The output of frequency synthesizer directly affects the com⁃munication quality of the hopping communication system.We analyze ideas of system ,take the advantage of the PLL and DDS together ,and then utilize of method mixing the PLL and DDS frequency outside circum circuit to design a hopping frequency synthesizer.Design for ADI ’s die of AD9910,and use parallel FPGA configuration having highspeed on frequency conversion.We have described the function of the main device using in the frequency synthesize and designed the schematic of the main device and system configuration of process steps.We analyzed the performance of frequency hopping sequences ,and then selected and designed the m ⁃sequence into frequency hopping pattern.Key words :frequency hopping ;DDS+PLL ;FPGA ;AD9910;ADF4360EEACC : doi :10.3969/j.issn.1005-9490.2011.04.027基于AD9910的跳频源设计李钱赞,张福洪*(杭州电子科技大学通信工程学院,杭州310018)摘　要:跳频技术由于其突出的抗干扰能力,已经在现代通信中得到了广泛的应用㊂跳频源的设计与实现,对与跳频技术的应用显得至关重要㊂通过综合分析研究了结合DDS 与PLL 优点,利用PLL 与DDS 环外混频的方案设计跳频频率合成器成为合适的选择㊂设计方案采用ADI 公司AD9910芯片,结合ADF4360等PLL 芯片实现系统的实物设计,通过FPGA 对AD9910进行高速配置,实现高速频率转换,并且拥有较高的频率分辨率㊂对所设计的关键器件进行了功能描述和电路原理设计,并给出了系统总体的配置流程步骤,对基于m 序列原理进行分析,并采用它进行跳频图案的设计与仿真,最后通过电路实现和调试㊂关键词:跳频;DDS+PLL ;FPGA ;AD9910;ADF4360中图分类号:TN74 文献标识码:A 文章编号:1005-9490(2011)04-0468-05 从20世纪80年代以来,随着计算机技术㊁数字信号处理㊁通信技术等现代电子信息技术的发展,新型的元器件和各种先进的电子应用技术被广泛地应用在现代通信领域,无线通信系统得到了快速发展[1]㊂无线扩频通信包括直接序列扩频通信和跳频扩频通信,跳频通信作为扩频通信的一种主要形式,具有良好的抗干扰㊁抗截获和抗衰落等特点,并能做到拓宽频谱,共享频谱资源,广泛应用于军事保密通信系统㊁雷达和卫星导航等系统中㊂而跳频源作为跳频通信的重要组成部分,其频率跳变速度直接影响到跳频系统的抗跟踪式干扰㊂1　DDS 与PLL 芯片简介AD9910是ADI 公司DDS 系列产品中最新推出的采样速度达到1GSample /s 的DDS 器件,其内部主要包括DDS 核㊁调制参数寄存器产生器㊁14bit DAC ㊁时钟倍频电路,以及串行/并行输入寄存器㊁时序控制单元㊂芯片内部的DDS 核由内部的锁相环提供达1GHz 的采样时钟,其频率控制参数㊁相位控制参数和幅度控制参数由DDS 核外各模块来提供㊂在各个工作模式下对芯片的操作需要选择相应的模式,并写入相应的控制字即可㊂控制字可以是固定　第4期李钱赞,张福洪:基于AD9910的跳频源设计值,也可以是线性和非线性变化,给DDS核内相关寄存器连续地传送参数㊂AD9910有多种工作方式,主要有4种:单频模式㊁RAM调制模式㊁DRG调制模式和并口调制模式㊂AD9910的DDS核由32bit相位累加器和相位-幅度转换器组成,能够提供快速的频率转化速度和较高的频率分辨率,通过一个频率更新达到250MHz的16bit的并行数据端口,其频率更新时间最快能达到了8ns㊂当相位累加器开始计数并且频率控制字大于0时,相位-幅度转换器把相位累加器的输出数据作为波形存储器的取样地址将相位信息通过cosθ操作转换为幅度信息,从而输出数字正弦波(即梯形正弦波)㊂输出信号的频率与频率控制字FTW之间的关系满足下式:f out=(FTW/232)f s,　0≤FTW≤231(1)由式(1)可知,当系统时钟为1GHz时,输出信号的频率分辨率为f s 232=1000MHz232=0.23Hz(2)AD9910还可以通过并行配置模式,16bit的并行口数据和4bit的FM Gain所构成的频率值偏移加上FTW所产生的频率为AD9910总的输出频率,最后通过14bit DAC将数字码转换为模拟量输出㊂ADF4360-3是ADI公司生产的一款RF PLL频率合成器㊂它主要运用无线接收机和发射机设备,为其上变频㊁下变频模块产生本振信号,由于内部集成了VCO,所以设计简单㊂ADF4360-3由电荷泵鉴相器㊁可编程参考频率分频器R㊁5bit A计数器㊁13 bit B计数器和双模分频器(P/P+1)和VCO组成,其中A计数器㊁B计数器和双模分频器共同组成主频频器N,N为N=P×B+A,其输出频率范围在1600 MHz和1950MHz之间㊂ADF4360-3是一个吞脉冲式整数分频锁相环频率合成器,14⁃bit参考频率分频器可以对电荷泵鉴相器的参考输入频率进行预分频,其值范围为1~ 16383,再加上主分频器N㊁VCO和环路滤波器就可以组成一个完整的锁相环频率合成器㊂环路锁定时VCO的输出频率为:f VCO=N㊃f REF,IN/R,N=P㊃B+A(3)其中f VCO为锁相环压控振荡器的输出频率,f REF,IN为外部参考晶振的输出频率,R为二进制14⁃bit可编程参考时钟设定的分频值,P为二进制双模前置分频器的设定分频值,B为二进制13⁃bit B计数器设定的分频值,A为二进制5⁃bit A计数器设定的分频值㊂ADF4360-3具有模拟和数字锁定检测功能并可以通过硬件和软件来控制低功耗模式㊂2　系统设计与仿真2.1　系统指标设计频率范围　1900MHz~2100MHz;跳频次数　不小于78000次/s,即跳频间隔不大于12.82μs;跳频点数　64;相位噪声　-85dBc/Hz@10kHz㊂设计总体框图如图1所示㊂图1　总体框图2.2　系统指标设计分析本文设计的频率合成器输出的跳变频率为本振信号,与调制信号相混频,对输出信号的相位噪声㊁杂散特性㊁频率分辨率和频率切换速度都需要有较高的要求㊂直接数字频率合成(DDS)可以有很高的输出频率分辨率和频率切换速度,但是本设计中输出频率比较高,已经远远超出大部分DDS芯片的最高输出频率,因此不能单独用DDS的方法来实现㊂传统的整数分频锁相环频率(PLL)的输出频率比较高,并且有良好的杂散抑制性能,但是要实现如此小的频率分辨率和如此高频率切换速度,单单使用PLL的是难以做到的,因此要考虑DDS和PLL的各种组合方案㊂从上节的分析可以看出,基于PLL和DDS组合频率合成方案将两者的优势结合起来,能够输出很高频率的同时能够得到极高的频率分辨率和频率切换速度,并且有相当好的杂散抑制性能和相位噪声性能,是一种优越的频率合成方案㊂基于PLL+DDS的实现方法有3种:第1种是DDS直接激励方案,由于DDS输出的杂散很多,落在锁相环环路带内的杂散会被恶化㊂因此为了抑制DDS杂散,环路带宽应取得够小㊂而环路带宽的减小会增加PLL的频率转换时间,从而增大了频率跳变的时间㊂第2种是PLL内嵌DDS混合方案,由于其系统比较复杂,并且锁相环路带通滤波器引入会影响环路特性,增加设计和调试的难度㊂第3种是DDS和PLL环外混频,频率分辨率高㊁频率跳变速度快,并且能够得到比较好的频谱纯度,又因为DDS输出不经倍频,因而输出的相噪和杂散不会恶化㊂所以该方案可以实现低的相位噪声和杂散,高的输出频率和分辨率,快的频率跳变速度㊂不过由于DDS的参考964电　子　器　件第34卷频率f c有限和其原理结构限制,所以DDS的输出带宽一般不大于0.4f c,与第2方案比,它有更快的跳频速度㊂因此我们采用DDS和PLL环外混频的方案,频率分辨率和频率转换时间完全由DDS决定,同时PLL采用很高鉴相频率,输出高频信号,同时能够保证锁相环合成信号有好的相位噪声指标㊂设计中f c由外部提供频率1000MHz,DDS的输出带宽不大于0.4f c=400 MHz,对于本设计200MHz带宽来说足够适用㊂对于系统来说,DDS和PLL环外混频最大的缺点是杂散信号比较多,混频后会产生很多杂散,其中产生的镜像频率是比较重要的杂散,而且还存在本振信号泄露产生的杂散,本振信号功率不能过高㊂因此需要在系统中多次进行滤波处理,混频后的杂散信号主要通过带通滤波器和定制的介质滤波器对其进行抑制㊂DDS输出100MHz~300MHz的频率,带宽200MHz,其中心频率为200MHz,经过与频率为1800MHz信号混频,产生2000MHz所需要的中心频率和1600MHz的镜像频率,由于1600 MHz频率离2000MHz频率比较远,可以通过带通滤波器很好地滤除,能够对杂散进行很好的抑制㊂2.3　PLL的设计与DDS的配置通过使用ADI公司的ADIsimPLL软件对ADF4360-3进行设计,其中环路滤波器带宽100㊂图2　环路滤波器带宽100kHz,相位裕量45°,ADF4360-3相位噪声从图2可以看出ADF4360-3的总输出相位噪声小于-88dB,满足设计要求㊂DDS芯片AD9910的设计中,本文采用的是并口调至模式㊂在此模式下,所产生的频率为FTW寄存器值和16bit并行数据㊁4bit FM Gain组合相加所得频率值㊂其中FTW寄存器通过单片机串行I/O配置,其配置模式为双线配置模式,由单片机控制片选信号CS,配置时钟SCLK,数据线SDIO,其配置时序为图3所示㊂FPGA控制18bit并行数据,并行时钟PDCLK 和传送允许为TX ENABLE㊂18bit并行数据包含有16bit数据位D[15:0]和2bit功能选择位F[1:0]㊂在本文中,F为2,其功能就是D作为FTW的频率偏移值㊂其配置时序如图4所示㊂图3　双线串行配置时序图4　并行配置时序频率控制字写到频率控制缓冲寄存器之后,频率输出不会马上更新,要发送I/O UPDATE信号,将I/O Buffer中的数据传送到内部寄存器㊂I/O Buffer 中的频率控制字和相位控制字不会立即对DDS起作用,只在I/O UPDATA的上升沿后,I/O Buffer中的所有数据同时传送到内部寄存器,此时DDS中频率控制字和相位控制字才起作用㊂数据从I/O Buffer传到寄存器的时序关系如图5所示,数据的传输需要SYNC_CLK信号和I/O_UPDATE信号的协同工作㊂在本模块中,SYSCLK信号即为外部参考输入的1000MHz时钟㊂SYNC_CLK是SYSCLK 信号四分频得到,即其频率为250MHz㊂SYNC_ CLK是上升沿时有效的信号,I/O_UPDATE在SYNC_CLK的上升沿被送入寄存器㊂I/O_UPDATE 高电平时I/O Buffer中的数据才能在SYNC_CLK的上升沿被送入寄存器㊂它允许设计工程师每隔8ns 更新一次32bit的频率控制字,因此能够产生快速跳变的频率,满足系统快速跳变的要求㊂图5　AD9910异步传输时序图2.4　跳频图案的设计m序列是最长线性移位寄存器序列的简称㊂m 序列是由多级移位寄存器或其延迟元件通过线性反馈产生的最长的码序列[5]㊂在二进制移位寄存器中,假如移位寄存器的级数为n,则共有2n个状态,除去全为零的状态,还有2n-1种状态㊂因此能够产074　第4期李钱赞,张福洪:基于AD9910的跳频源设计生的的码序列最大长度为2n -1位㊂因此产生m 序列的线性反馈移位寄存器称作最长线性移位寄存器㊂它的特性可以用线性反馈移位寄存器的特征多项式f (x )来确定:f (x )=c n x n +c n -1x n -1+ +c 2x 2+c 1x +1(4)其n 级线性反馈寄存器的结构如图6所示㊂图6　n级线性反馈寄存器结构图8　m 序列电路框图一个n 级线性移位寄存器为最长线性移位寄存器的充分必要条件是它的特征多项式是n 次本源多项式,不过由于本源多项式计算复杂,一般采用计算机辅助设计才能完成㊂如果n 级寄存器初始状态为:(a 0,a 1,a 2, ,a n -2,a n -1),则n 级移位寄存器输出序列为:a 0,a 1,a 2, ,a n -1,a n , ㊂本原多项式为f (x )=x 6+x +1的跳频图案,如图7所示,共有63中状态,周期为63,频点只用到63个㊂本文的跳频图案采用m 状态序列,其电路原理图如图8所示㊂共有四个模块组成,inst1为时钟模块,对输入的时钟250MHz 进行2500分频得到0.1MHz 的时钟输出㊂inst2为移位寄存器模块,产生m序列输出㊂inst3为串并转化,将m 序列输出的序列转化为合适的字节输出㊂int4为频率控制字转化模块,是将序列转化为合适的频率控制字,去配置DDS 芯片,产生跳变的频率㊂其输入信号为clk ㊁rst ㊁cs ㊁sclk ㊁图7　基于m 状态序列的跳频图案[15:0]㊁F_out [3:0]㊂其中clk 为全局时钟信号,rst 为重启信号,cs 为片选信号,sclk 配置时钟信号,data_in 为配置字输入,F_in [3:0]为频率偏移量输入,updata 为频率字更新信号,out [15:0]为频率字配置输出,F_out [3:0]为频率偏移量输出㊂其中cs ㊁sclk ㊁data_in 的功用为通过单片机配置更新FTW 模块中的频率表,通过不定期的频率表更新,有助于跳频的保密和抗截获能力㊂根据系统的要求,跳频时间间隔不大于12μs ,跳频间隔不少于50kHz ,则可设计一跳频表,其频率范围在100MHz ~300MHz ,其频率表如表1所示㊂表1　频率表MHz139.1242.0168.3128.5125.6210.8258.0188.6261.1120.4110.7259.5246.3214.6219.5185.7235.7268.9144.7246.3240.3111.3130.5222.4131.6149.1295.2131.5150.2220.3212.1280.6201.2264.0290.7234.9123.3216.6232.5271.7188.9153.0112.5220.6231.9241.4137.7264.6198.0238.3240.1142.1256.6251.9158.5294.3206.4149.7112.9126.0134.1290.6191.4239.1174电　子　器　件第34卷 其仿真的输入如图9所示,从图9可以看出,频率输出随频率控制字是变化而变化㊂图9　m 序列跳频3　实验测试结果实验PCB 板如图10所示㊂图10　实物PCB 图图10中AD9516为ADF4360提供输入系统频率,ADF4360锁相输出1800MHz 混频LO 信号与AD9910输出信号混频后作为载波信号输出㊂FPGA 用来更新配置AD9910频率字㊂图11为当频率字配置为01000000000000000000000000000000时AD9910输出频率为250MHz 输出所抓到的实验结果图㊂左边为示波器输出250MHz 波形图,右边输出的RMS 噪声㊂左:示波器输出波形;右:输出RMS 噪声图11　示波器输出波形和RMS 噪声4　结束语在本设计中没有设计杂散与谐波抑制指标,但只需要在对ADF4360输出和AD9910输出后面设计加入滤波器抑制杂散,在混频器后加介质滤波器去掉谐波就可以得到较好性能指标㊂本文设计在加入滤波后可以得到谐波抑制50dBc ,杂散抑制60dBc 的性能指标㊂参考文献:[1]　张晓川.扩频通信系统中跳频技术的研究[D ].山东大学,2008.[2]张福洪,陶士杰,栾慎吉.锁相式频率合成器相位噪声分析与设计[J ].电子器件,2009,32(6):6.[3]戴逸良.频率合成与锁相技术[M ].西安:西安电子科技大学出版社,1995.[4]肖怀锋.快速跳频频率合成器的研制[D ].杭州电子科技大学,2010.[5]李金涛,汪晓宁.基于m 序列的宽间隔跳频序列的生成[J ].电讯技术,2007,3.[6]Kroupa V F.Noise Properties of PLL systems [J ].IEEE Trans.on Communications ,1982,COM-30(10):2244-2252.[7]Lascari ,Lance.Accurate Phase Noise Prediction in PLL Synthesizers [J ].Applied Microwave and Wireless ,2000,12(5):　-　.[8]Young Wan Kim ,Jae Du Yu.Phase Noise Model of Single Loop Frequency Synthesizer [J ].IEEE Trans on Broadcasting ,2008,54(1):　-　.[9]Vadim Manassewitsch.Frequency Synthesizers Theory and Design [M ].Third Edition [M ].Publishing House of Electronics Industry ,2008.[10]AD9910DataSheet [R ].Analog Devices Inc ,2007.[11]ADF4360DataSheet [R ].Analog Devices Inc ,2006.李钱赞(1984-),男,汉族,浙江乐清人,在读研究生,杭州电子科技大学,主要研究方向为个人通信与移动通信,leeqianzan@ ;张福洪(1963-),男,汉族,江苏宜兴人,副教授,硕士生导师,杭州电子科技大学通信工程学院,主要研究方向为移动通信技术㊁软件无线电㊁数字通信技术㊂274。

基于单片机的多功能信号发生器的设计信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。

各种波形曲线均可以用三角函数方程式来表示。

例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。

在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的振荡器。

本设计主要由主控制器模块、信号发生模块和液晶显示模块三大部分组成。

采用STC89C52单片机为主控制器，由它来控制DDS芯片AD9835再通过TLC5615完成数字量输入到模拟量输出的转换，然后经运放调节电压幅度，产生1MHz～15MHz的正弦波和方波，最后由液晶屏显示。

本论文其重点讨论了AD9835基本工作原理、DAC数模转换及其与89C52单片机控制系统的硬件结构和软件设计框图。

关键词：单片机；DDS芯片；液晶显示绪论随着集成芯片制造工艺的进一步发展，一些高性能的波形产生专用芯片逐渐被应用到该领域并获得成功。

波形发生装置的电路设计得到进一步简化，而与此同时，所产生的波形的质量却得到了显著提高。

例如应用比较广泛的DDS芯片AD9833系列，能制作出各种频带宽，质量高的波形信号，例如应用高性能的AD9833芯片，可以做出频率1GHZ以上，频率分辨率0.1HZ以下的优质波形。

科技不断发展，在各个领域对信号产生电路提出了越来越高的要求。

以往那些只具有单一优势的波形发生装置的应用越来越受到限制。

例如用模拟器件构成的波形发生器电路简单可靠、信号频率较高，但可调节性差；采用数字电路为核心的波形发生装置所产生的信号可调节性好，但电路复杂，而频率又不易做的很高。

较为理想的波形发生装置应该同时具备多方面的优良品质，信号的频带应该较宽，而且步进精确。

另外，微型化也是信号产生装置的发展趋势之一，这样，才能将信号发生装置方便的嵌入到各种仪器设备中。