下载文档原格式
本科数电实验教案一、实验目的1. 理解并掌握数字电路的基本原理和实验技能。
2. 熟悉常用逻辑门电路及其功能。
3. 学会使用逻辑门电路进行简单的数字系统设计。
4. 培养动手能力和团队协作能力。
二、实验原理1. 逻辑门电路：与门、或门、非门、异或门等。
2. 逻辑函数及其表示方法：真值表、逻辑图、卡诺图等。
3. 数字电路的基本组成部分：触发器、计数器、译码器等。
4. 数字系统的设计与验证方法。
三、实验器材与仪器1. 数字电路实验箱。
2. 逻辑门电路模块。
3. 触发器、计数器、译码器等模块。
4. Multisim、Proteus等仿真软件。
四、实验内容与步骤1. 实验一：逻辑门电路的搭建与测试步骤：a. 根据真值表搭建与门、或门、非门、异或门电路。
b. 使用Multisim、Proteus等软件进行仿真，验证电路功能。
2. 实验二：数字电路的基本组成部分——触发器步骤：a. 搭建基本RS触发器、D触发器、JK触发器等。
b. 利用仿真软件验证触发器的工作原理。
c. 分析不同触发器之间的联系与区别。
3. 实验三：计数器的设计与仿真步骤：a. 搭建二进制计数器电路。
b. 利用仿真软件验证计数器的功能。
c. 分析计数器的工作原理，探讨计数器的应用场景。
4. 实验四：译码器的设计与仿真步骤：a. 搭建4-16译码器电路。
b. 利用仿真软件验证译码器的功能。
c. 分析译码器的工作原理，探讨译码器的应用场景。
5. 实验五：数字系统的设计与验证步骤：a. 结合所学知识，设计一个简单的数字系统（如计算器、频率发生器等）。
b. 搭建数字系统电路，利用仿真软件进行验证。
五、实验要求与评价1. 实验报告：要求对每个实验的原理、过程、结果进行详细描述，并对实验中遇到的问题进行分析和解答。
2. 实验操作：要求熟练操作实验设备，正确搭建电路，充分理解实验原理。
3. 实验态度：要求认真观察实验现象，积极参与讨论，主动请教老师和同学。
4. 实验成果：要求实验结果准确，能够对数字电路进行分析与设计。
数电仿真实验学院：电气工程学院姓名：学号：201目录实验一1位全加器的设计 (3)一、实验目的： (3)二、实验原理： (3)三、实验程序 (3)四、仿真结果 (4)实验二四位全加器的设计 (5)一、实验目的： (5)二、实验原理： (5)三、实验程序 (5)四、仿真结果 (6)实验三三输入与门、三输入或门 (7)一、实验目的： (7)二、实验原理 (7)三、实验程序 (7)四、仿真结果 (8)实验四8-3优先编码器 (9)一、实验目的： (9)二、实验原理： (9)三、实验程序 (9)四、仿真结果 (9)实验五3-8译码器 (11)一、实验目的： (11)二、实验原理： (11)三、实验程序： (11)四、仿真结果 (11)实验六八位十进制频率计实验 (13)一、实验目的： (13)三、实验程序 (13)四、实验波形 (16)实验一1位全加器的设计一、实验目的：1.掌握quarters 软件使用流程。
2.初步掌握verilog的编程方法。
二、实验原理：Sum=a^b^c1Ch=a&b\(a^b)&c1三、实验程序module fulladder(a,b,c1,ch,sum);input a,b,c1;output ch,sum;reg ch,sum;always@(a or b or c1)beginsum=a^b^c1;ch=a&b|(a^b)&c1;endendmodule四、仿真结果实验二四位全加器的设计一、实验目的：1.掌握图形层次设计方法；2.熟悉Quartus II 8.0软件的使用及设计流程；3.掌握全加器原理，能进行多位加法器的设计；二、实验原理：加法器是数字系统的基本逻辑器件。
例如：为了节省资源，减法器和硬件乘法器都可由加法起来构成。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。
第五次实验报告第五次实验要求学生完成如下任务：广告流水灯：用时序期间、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移，1)写出设计过程，画出设计的逻辑电路图，按图搭接电路2)验证实验电路的功能3)将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0的波形实验5.1一、实验原理图设ZZ0ZZ1ZZ2ZZ3ZZ4ZZ5ZZ6ZZ7分别为8个灯的输出段，由题意得卡诺图如下：触发器输出端输出端QQ2QQ1QQ0ZZ0ZZ1ZZ2ZZ3ZZ4ZZ5ZZ6ZZ70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0通过74161对时钟脉冲进行计数输出，利用74138进行译码输出。
实验原理图：二、实验目的广告流水灯：用时序期间、组合器件和门电路设计一个广告流水灯，该流水灯由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移，1)写出设计过程，画出设计的逻辑电路图，按图搭接电路2)验证实验电路的功能将1秒连续脉冲信号加到系统时钟端，观察并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0的波形三、实验器材1.实验材料74HC161、74HC138、面包板、发光二极管1KΩ电阻和导线2.实验仪器口袋实验室四、实验步骤1.按上图所示原理图在面包板上连接好实物图2.连接pocketlab，引脚7接时钟，引脚0~2分别接触发器输出端QQ0QQ1QQ2，观察逻辑分析仪波形及小灯泡的亮灭情况。
五、实验验证QQ2QQ1QQ0=000：QQ2QQ1QQ0=001：QQ2QQ1QQ0=010：QQ2QQ1QQ0=011：QQ2QQ1QQ0=100：QQ2QQ1QQ0=101：QQ2QQ1QQ0=110：QQ2QQ1QQ0=111：。
实验五时序逻辑电路(计数器和寄存器)-实验报告一、实验目的1．掌握同步计数器设计方法与测试方法。
2．掌握常用中规模集成计数器的逻辑功能和使用方法。
二、实验设备设备：THHD-2型数字电子计数实验箱、示波器、信号源器件：74LS163、74LS00、74LS20等。
三、实验原理和实验电路1．计数器计数器不仅可用来计数，也可用于分频、定时和数字运算。
在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。
2．(1) 四位二进制（十六进制）计数器74LS161（74LS163）74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。
74LSl63是同步置数、同步清零的4位二进制加法计数器。
除清零为同步外，其他功能与74LSl61相同。
二者的外部引脚图也相同，如图5.1所示。
表5.1 74LSl61（74LS163）的功能表3．集成计数器的应用——实现任意M 进制计数器一般情况任意M 进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。
第二类是由集成二进制计数器构成计数器。
第三类是由移位寄存器构成的移位寄存型计数器。
第一类，可利用时序逻辑电路的设计方法步骤进行设计。
第二类，当计数器的模M 较小时用一片集成计数器即可以实现，当M 较大时，可通过多片计数器级联实现。
两种实现方法：反馈置数法和反馈清零法。
第三类,是由移位寄存器构成的移位寄存型计数器。
4．实验电路： 十进制计数器六进制扭环计数器具有方波输出的六分频电路74LS161(74LS163)12345681514131211109V CCGND716R DCP A B C D EP RCOQ AQ BQ CQ DETLD同步置数法同步清零法图5.1 74LS161（74LS163）外部引脚图四、实验内容及步骤1．集成计数器实验（1）按电路原理图使用中规模集成计数器74LS163和与非门74LS00，连接成一个同步置数或同步清零十进制计数器，并将输出连接至数码管或发光二极管。
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
本科数电实验教案一、实验目的和要求1. 实验目的（1）掌握数字电路的基本原理和实验技能。
（2）熟悉常见数字电路器件的使用和测试方法。
（3）培养动手能力、观察能力和问题解决能力。
2. 实验要求（1）预习相关理论知识，了解实验原理。
（2）认真观察实验现象，做好实验记录。
二、实验内容1. 实验一：数字电路基本原理验证（1）实验目的：验证数字电路的基本原理，如逻辑门、逻辑函数、逻辑表达式等。
（2）实验器材：逻辑门器件、逻辑函数发生器、数字万用表等。
（3）实验步骤：①搭建逻辑门电路，观察输出信号。
②使用逻辑函数发生器产生不同输入信号，观察输出信号变化。
③分析实验现象，验证逻辑门的功能。
2. 实验二：触发器及其应用（1）实验目的：了解触发器的工作原理，掌握触发器的使用方法。
（2）实验器材：触发器器件、时钟信号发生器、数字万用表等。
（3）实验步骤：①搭建触发器电路，给定位信号和时钟信号。
②观察触发器的状态变化，分析触发条件。
③研究触发器在不同输入信号下的工作状态，探讨触发器的应用。
3. 实验三：计数器及其应用（1）实验目的：掌握计数器的工作原理，了解计数器的应用。
（2）实验器材：计数器器件、时钟信号发生器、数字万用表等。
（3）实验步骤：①搭建计数器电路，给定位信号和时钟信号。
②观察计数器的状态变化，分析计数条件。
③研究计数器在不同输入信号下的工作状态，探讨计数器的应用。
4. 实验四：编码器及其应用（1）实验目的：了解编码器的工作原理，掌握编码器的使用方法。
（2）实验器材：编码器器件、数字万用表等。
（3）实验步骤：①搭建编码器电路，给输入信号。
②观察编码器输出信号，分析编码规则。
③研究编码器在不同输入信号下的输出结果，探讨编码器的应用。
5. 实验五：译码器及其应用（1）实验目的：掌握译码器的工作原理，了解译码器的应用。
（2）实验器材：译码器器件、数字万用表等。
（3）实验步骤：①搭建译码器电路，给输入信号。
②观察译码器输出信号，分析译码规则。
实验五时序电路测试及研究一、实验目的：1.掌握常用时序电路分析，设计及测试方法。
2.训练独立进行实验的技能。
二、实验仪器及材料：1.双踪示波器2.器件：74LS73 双J-K触发器2片74LS175 四D触发器1片74LS10 三输入端三与非门1片74LS00 二输入端四与非门1片三、实验内容和步骤：1.异步二进制计数器（1）按图5.1接线（2）由CP端输入单脉冲，测试并记录Q1—Q4端状态及波形。
Q1到Q4端的状态图为：计数顺序Q4 Q3 Q2 Q1 计数顺序Q4 Q3 Q2 Q10 0 0 0 0 8 1 0 0 01 0 0 0 1 9 1 0 0 12 0 0 1 0 10 1 0 1 03 0 0 1 1 11 1 0 1 14 0 1 0 0 12 1 1 0 05 0 1 0 1 13 1 1 0 16 0 1 1 0 14 1 1 1 07 0 1 1 1 15 1 1 1 1 Q1到Q4端的波形图为：CPRQ1Q2Q3Q4（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
二进制减法计数器的电路图如下：二进制减法计数器的状态表为：计数顺序Q4 Q3 Q2 Q1 计数顺序Q4 Q3 Q2 Q10 0 0 0 0 9 0 1 1 11 1 1 1 1 10 0 1 1 02 1 1 1 0 11 0 1 0 13 1 1 0 1 12 0 1 0 04 1 1 0 0 13 0 0 1 15 1 0 1 1 14 0 0 1 06 1 0 1 0 15 0 0 0 17 1 0 0 1 16 0 0 0 08 1 0 0 0 17 1 1 1 1 波形图为：CPRQ1Q2Q3Q42．异步二一十进制加法计数器（1）按图5．2接线。
Q A、Q B、Q C、Q D 4个输出端分别接发光二极管显示，CP端接连续脉冲或单脉冲。
（2）在CP端接连续脉冲．观察 CP、Q A、Q B、Q C及Q D的波形。
湖南师范大学树达学院树达学院实验实习管理中心基础实验室目录（已修改）1 实验须知 (2)2 实验一基本门电路和触发器的逻辑功能测试 (3)3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6)4 实验三组合逻辑电路的设计 (9)5 实验四常用中规模集成时序逻辑电路的功能及应用 (10)6 实验五时序逻辑电路的设计 (13)7 附录功能常用芯片引脚图 (14)实验须知一、前言《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。
通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。
本实验讲义是为我院电子、通讯等专业而编写的。
所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。
不足之处，恳请诸位同行和读者斧正！二、实验要求1、实验前必须充分的预习，完成指定的预习任务。
2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。
3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。
4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。
必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。
找到原因、排除故障后方可继续实验。
5、转动电位器时切勿用力过猛，以免造成元器件损坏。
更不可用力推、拉、摇、压元器件以免造成损坏。
6、实验过程中应仔细观察实验现象，认真记录实验结果，经指导教师审阅同意后，先切断电源再拆除实验连接导线，整理好桌面仪器后方可离开实验室。
实验五组合电路中的竞争与冒险一、实验目的1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件1、实验箱、万用表、示波器。
2、74LS00X3、74LS20X1、330PF 电容X1。
三、实验预习1、复习与组合逻辑电路竞争与冒险有关内容。
2、画出用74LS00 实现实验内容中F 函数的逻辑图。
3、写出F 的真值表。
4、找出变量B、D 变化过程中产生险象时，其他变量的组合。
四、实验原理1、竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的稳定解而言，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
如果竞争现象的存在不会使电路产生错误的输出，则成为非临界竞争；若果使电路的输出产生了错误输出，则称为临界竞争，通常称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
如果输出端门电路的两个输入信号 A 和 A 是输入变量A 经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成Y=A+A 或Y=AA则可判断存在竞争冒险3、消除竞争冒险现象的方法（1）接入滤波电路在输出端并接入一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电路的阈值电压以下。
（2）引入选通脉冲。
对输出引进选通脉冲，避开现象。
（3）修改逻辑设计。
在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
数电实验五：计数器的功能验证1. 实验目的本实验旨在通过验证计数器的功能，加深对计数器原理的理解，让学生能够掌握计数器的使用方法和工作原理。
2. 实验器材•数字逻辑实验箱•计数器芯片•电压源•示波器•逻辑分析仪3. 实验原理计数器是一种常用的数字电路，能够实现计数功能。
常见的计数器有二进制计数器、十进制计数器等。
计数器可以用来进行时序控制、频率分频等应用。
4. 实验步骤4.1 连接电路首先将计数器芯片插入实验箱中的插槽，注意芯片的引脚方向要正确。
接下来按照以下步骤连接电路：1.将电压源的正极与实验箱的正电源线连接，将电压源的负极与实验箱的地线连接。
2.将计数器芯片的Vcc引脚连接到电压源的正极，将GND引脚连接到电压源的负极。
3.将计数器芯片的输入引脚与任意输入信号源连接，可以使用示波器或逻辑分析仪提供输入信号。
4.将计数器芯片的输出引脚与外部观察装置（示波器、数码管等）连接，以观察计数器的输出情况。
4.2 功能验证启动电路后，根据以下步骤验证计数器的功能：1.观察计数器的输出情况，注意是否按照预期进行计数。
2.调节输入信号源的频率，观察计数器的计数速度。
3.尝试改变计数器的工作模式（比如二进制计数、十进制计数等），观察输出结果的变化。
4.使用逻辑分析仪对计数器进行分析，验证计数器的工作原理。
5. 实验结果与分析通过观察实验中计数器的输出情况，我们可以得出以下结论：1.计数器能够按照预期的规律进行计数，对输入信号的边沿敏感。
2.计数器的计数速度与输入信号的频率有关，频率较高时计数速度较快，频率较低时计数速度较慢。
3.改变计数器的工作模式会导致输出结果的变化，不同的工作模式对计数器的计数规律有不同的要求。
6. 实验总结本次实验主要验证了计数器的功能，加深了对计数器的认识。
通过实验，我们学到了以下知识：1.计数器是一种常用的数字电路，能够实现计数功能。
2.计数器的输入信号可以是时钟信号或其他外部触发信号。
第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。
2. 掌握常用数字电路的分析方法。
3. 培养动手能力和实验技能。
4. 提高对数字电路应用的认识。
二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。
本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。
四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。
（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。
（3）分析输出波形，验证逻辑门电路的正确性。
2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。
（3）分析输出波形，验证触发器电路的正确性。
3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。
（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。
（3）分析输出波形，验证计数器电路的正确性。
4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。
（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。
（3）分析输出波形，验证寄存器电路的正确性。
五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。
实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。
2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。
实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。
3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。
实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。
数字电子技术实验报告实验五：数码管显示控制电路设计一、设计任务与要求：能自动循环显示数字0、1、2、3、4、1、3、0、2、4。
二、实验设备：1、数字电路实验箱；2、函数信号发生器；3、8421译码器；4、74LS00、74LS10、74LS90。
三、实验原理图和实验结果：1、逻辑电路设计及实验原理推导：将0、1、2、3、4、1、3、0、2、4用8421码表示出来，如下表：表一用8421码表示设想用5421码来实现8421码表示的0、1、2、3、4、1、3、0、2、4，故将0、1、2、3、4、5、6、7、8、9用5421码表示出来以与上表做对比：表二用5421码表示：观察表一，首先可得到最高位全为0，故译码器的“8”直接接低电平即可；对比表一和表二得，“4”位上的数字两表表示的数字是一样的，故“4”直接与5421码的“4”输出相连即可，即译码器的“4”连74LS90的“Q 3”端；表一的“2”位上的数字前五行与表二的“2”位上的数字前五行显示的一样，此时表二的“5”位上的数字均为0，表一的“2”位上的数字后五行与表二的“1”位上的数字后五行一样，此时表二上的“5”位上的数字均为1，故译码器的“2”要接的是实现函数表达式为1020Q Q Q Q +的电路；最后一位上没有明显的规律，可用卡诺图求得逻辑表达式，也即译码器的“1”要连接的是实现函数表达式为230130Q Q Q Q Q Q +的电路。
至此，实验原理图即可画出了。
2、 实验原理图：3、实验结果：编码器上依次显示0、1、2、3、4、1、3、0、2、4。
实验结果图如下：四、实验结果分析：实验结果为编码器上依次显示0、1、2、3、4、1、3、0、2、4，满足实验设计要求。
五、实验心得：在这次实验前，我认真的分析了实验原理并设计了电路，并用仿真软件得出了符合实验设计要求的结果，可是在实验过程中我遇到了问题，电路连了好几遍显示的结果都不完全对，第一次做的过程中没能顺利排除故障；但我在第二次做的过程中很顺利，因为实验原理已烂熟于心，所以很快完成了实验，一次成功。
实验一 TTL集成逻辑门的参数测试一、实验目的1、了解TTL与非门各参数的意义。
2、掌握TTL集成门电路的逻辑功能和参数测试方法。
二、实验原理、方法和手段TTL集成与非门是数字电路中广泛使用的一种逻辑门，使用时，必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。
本实验主要是对TTL集成与非门74LS20进行测试，该芯片外形为DIP双列直插式结构。
原理电路、逻辑符号和管脚排列如图1-1(a)、(b)、(c)所示。
图1-1 74LS20芯片原理电路、逻辑符号和封装引脚图1. 与非门的逻辑功能与非门的逻辑功能是：当输入端有一个或一个以上的低电平时，输出端为高电平；只有输入端全部为高电平时，输出端才是低电平。
(即有“0”得“1”，全“1”得“0”。
)对与非门进行测试时，门的输入端接逻辑开关，开关向上为逻辑“1”，向下为逻辑“0”。
门的输出端接电平指示器，发光管亮为逻辑“1”，不亮为逻辑“0”。
与非门的逻辑表达式为：Q ABCD2. TTL与非门的主要参数（1）低电平输出电源电流I CCL与高电平输出电源电流I CCH与非门在不同的工作状态，电源提供的电流是不同的。
I CCL 是指输出端空载，所有输入端全部悬空，（与非门处于导通状态），电源提供器件的电流。
I CCH 是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，（与非门处于截止状态），电源提供器件的电流。
测试电路如图1-2(a)、(b)所示。
通常I CCL >I CCH ，它们的大小标志着与非门在静态情况下的功耗大小。
导通功耗：P CCL =I CCL ×U CC 截止功耗：P CCH =I CCH ×U CC由于I CCL 较大，一般手册中给出的功耗是指P CCL 。
注意：TTL 电路对电源电压要求较严，电源电压V CC 允许在＋5±10%的电压范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
一、实验目的1. 理解触发器的概念和基本原理；2. 掌握触发器的逻辑功能和应用；3. 熟悉触发器电路的搭建和调试方法；4. 通过实验验证触发器的功能和应用。
二、实验原理触发器是一种具有记忆功能的电子电路，能够存储一个二进制信息。
它根据输入信号的变化，在一定的条件下可以改变其输出状态，从而实现数据的存储和传递。
触发器是数字电路中的基本单元，广泛应用于计数器、寄存器、存储器等数字系统中。
触发器主要分为两大类：电平触发器和边沿触发器。
电平触发器在输入信号保持一定电平期间，输出状态才会发生变化；而边沿触发器仅在输入信号的跳变沿处改变输出状态。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
以下分别介绍这些触发器的原理和逻辑功能。
1. RS触发器：由两个与非门交叉耦合而成，具有两个输入端（S、R）和两个输出端（Q、Q'）。
当S=0，R=1时，触发器置1；当S=1，R=0时，触发器置0；当S=0，R=0时，触发器保持原状态；当S=1，R=1时，触发器处于不确定状态。
2. D触发器：由一个与非门和两个反相器组成，具有一个输入端（D）和两个输出端（Q、Q'）。
当输入信号D变化时，触发器的输出状态随之变化，即D=1时，Q=1；D=0时，Q=0。
3. JK触发器：由两个与非门交叉耦合而成，具有两个输入端（J、K）和两个输出端（Q、Q'）。
当J=K=0时，触发器保持原状态；当J=1，K=0时，触发器置1；当J=0，K=1时，触发器置0；当J=K=1时，触发器翻转。
4. T触发器：由一个与非门和两个反相器组成，具有一个输入端（T）和两个输出端（Q、Q'）。
当T=1时，触发器翻转；当T=0时，触发器保持原状态。
三、实验内容及步骤1. 触发器电路搭建：根据实验原理，搭建RS触发器、D触发器、JK触发器和T触发器电路。
2. 触发器功能测试：通过改变输入信号，观察输出端Q的逻辑信号及其下一逻辑状态，验证触发器的逻辑功能。
实验五 555时基电路及其应用
一、实验目的
1、熟悉555型集成时基电路结构、工作原理及其特点
2、掌握555型集成时基电路的基本应用 二、实验原理
集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。
它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K 电阻，故取名555电路。
其电路类型有双极型和CMOS 型两大类，二者的结构与工作原理类似。
几乎所有的双极型产品型号最后的三位数码都是555或556；所有的CMOS 产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。
555和7555是单定时器。
556和7556是双定时器。
双极型的电源电压V CC ＝+5V ～+15V ，输出的最大电流可达200mA ，CMOS 型的电源电压为+3～+18V 。
1、555电路的工作原理
555电路的内部电路方框图如图14－1所示。
它含有两个电压比较器，一个基本RS 触发器，一个放电开关管T ，比较器的参考电压由三只 5K Ω的电阻器构成的分压器提供。
它们分别使高电平比较器A 1 的同相输入端和低电平比较器A 2的反相输入端的参考电平为CC V 32和CC V 3
1。
A 1与A 2的输出端控制RS 触发器状态和放电管开关状态。
当输入信号自6脚，即高电平触发输入并超过参考电平CC V 3
2时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于CC V 3
1时，触发器置位，555的3脚输出高电平，同时放电开关管截止。
D R 是复位端（4脚），当D R ＝0，555输出低电平。
平时D R 端开路或接V CC 。
V C 是控制电压端（5脚），平时输出CC V 3
2
作为比较器A 1 的参考电平，当 5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一 种控制，在不接外加电压时，通常接一个0.01μf 的电容器到地，起滤波作
用，以消除外来的干扰，以确保参考电平的稳定。
T 为放电管，当T 导通时，将给接于脚7的电容器提供低阻放电通路。
555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。
这就很方便地构成从
(a) (b) 图14－1 555定时器内部框图及引脚排列
微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。
2、555定时器的典型应用 (1) 构成单稳态触发器
图14－2(a)为由555定时器和外接定时元件R 、C 构成的单稳态触发器。
触发电路由C 1、R 1、D 构成，其中D 为钳位二极管，稳态时555电路输入端处于电源电平，内部放电开关管T 导通，输出端F 输出低电平，当有一个外部负脉冲触发信号经C 1加到2端。
并使2端电位瞬时低于CC V 3
1，低电平比较器动作，单稳态电路即开始一个暂态过程，电容C 开始充电，V C 按指数规律增长。
当V C 充电到CC V 3
2时，高电平比较器动作，比较器A 1 翻转，输出V 0 从高电平返回低电平，放电开关管T 重新导通，电容C 上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。
波形图如图14－2(b)所示。
暂稳态的持续时间t w （即为延时时间）决定于外接元件R 、C 值的大小。
t w ＝1.1RC
通过改变R 、C 的大小，可使延时时间在几个微秒到几十分钟之间变化。
当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端（4脚）接地的方法来中止暂态，重新计时。
此外尚须用一个续流二极管与继电器线
(a) (b)
图14－2 单稳态触发器
(2) 构成多谐振荡器
如图14－3(a)，由555定时器和外接元件R 1、R 2、C 构成多谐振荡器，脚2与脚6直接相连。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R 1、R 2向C 充电，以及C 通过R 2向放电端 C t 放电，使电路产生振荡。
电容C 在CC V 3
1
和CC V 3
2之间充电和放电，其波形如图14－3 (b)所示。
输出信号的时间参数是
T ＝t w1＋t w2， t w1＝0.7(R 1＋R 2)C ， t w2＝0.7R 2C
555电路要求R 1 与R 2 均应大于或等于1K Ω ，但R 1＋R 2应小于或等于3.3M Ω。
外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。
因此这种形式的多谐振荡器应用很广。
(a) (b)
图14－3 多谐振荡器
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平显示器
6、 555，电位器、电阻、电容若干
四、实验内容
1、多谐振荡器
按下图接线，组成多谐振荡器，连好线，接通电源，试听音响效果。
用示波器观测Vo，Vc的波形，测定Vo的周期和频率。
2、模拟声响电路。
两组结合，将上述电路5脚接第一组多谐振荡器输出，按图14－9完成模拟声响电路实验。
第一组按图左半部分连线，完成较低频率的多谐振荡器；第二组按图右半部分连线，完成较高频率的多谐振荡器；将第一级的输出接第二级的5引脚。
试听音响效果。
调整可调电阻，再听音响效果。
图14－9 模拟声响电路
3、延时开关电路
(1) 按图14-2连线，取R＝100K，C＝47μf，输入信号U
i
由单次脉冲源（或开关）提供，输出接LED，观察灯点亮和自动熄灭的时间。
（2）改变R、C的值，使R为1K，C为0.1μf，输入端加1KHz的连续脉冲，
观测波形v
i ，v
C
，v
O
，测定幅度及暂稳时间并画出v
i
，v
C
，v
O
波形图，将暂稳态
时间与理论计算比较。
五、实验预习要求
1、复习有关555定时器的工作原理及其应用。
2、拟定实验中所需的数据、表格等。
3、拟定各次实验的步骤和方法。
六、实验报告
1、绘出详细的实验线路图，定量绘出观测到的波形
2、分析、总结实验结果。
