下载文档原格式
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
一、实验目的1. 理解数字电路的基本组成和工作原理；2. 掌握常用数字电路元器件的识别和测试方法；3. 培养数字电路设计和分析能力；4. 熟悉数字电路实验仪器的使用方法。
二、实验内容1. 逻辑门电路实验：包括与门、或门、非门、异或门等；2. 组合逻辑电路实验：包括编码器、译码器、数据选择器等；3. 时序逻辑电路实验：包括触发器、计数器、寄存器等；4. 数字电路仿真实验：使用Multisim软件进行数字电路仿真。
三、实验原理1. 逻辑门电路：逻辑门电路是数字电路的基本单元，根据输入信号的逻辑关系，输出相应的逻辑信号。
常见的逻辑门电路有与门、或门、非门、异或门等。
2. 组合逻辑电路：组合逻辑电路由逻辑门电路组成，其输出仅与当前输入信号有关，与电路历史状态无关。
常见的组合逻辑电路有编码器、译码器、数据选择器等。
3. 时序逻辑电路：时序逻辑电路由触发器组成，其输出不仅与当前输入信号有关，还与电路历史状态有关。
常见的时序逻辑电路有触发器、计数器、寄存器等。
四、实验步骤1. 逻辑门电路实验：（1）搭建与门、或门、非门、异或门等逻辑门电路；（2）观察输入信号与输出信号之间的关系，验证逻辑门电路的功能；（3）测试逻辑门电路的延迟时间。
2. 组合逻辑电路实验：（1）搭建编码器、译码器、数据选择器等组合逻辑电路；（2）观察输入信号与输出信号之间的关系，验证组合逻辑电路的功能；（3）测试组合逻辑电路的延迟时间。
3. 时序逻辑电路实验：（1）搭建触发器、计数器、寄存器等时序逻辑电路；（2）观察输入信号、时钟信号与输出信号之间的关系，验证时序逻辑电路的功能；（3）测试时序逻辑电路的延迟时间。
4. 数字电路仿真实验：（1）使用Multisim软件搭建数字电路；（2）设置输入信号和时钟信号，观察输出信号的变化；（3）分析仿真结果，验证数字电路的功能。
五、实验结果与分析1. 逻辑门电路实验：实验结果表明，与门、或门、非门、异或门等逻辑门电路能够实现预期的逻辑功能。
一、实验目的1. 理解和掌握数字电路的基本原理和设计方法。
2. 培养动手能力和实验技能。
3. 提高分析问题和解决问题的能力。
二、实验原理数字电路是一种以二进制为基础的电路，其基本元件是逻辑门和触发器。
本实验主要涉及以下几种逻辑门：与门、或门、非门、异或门、同或门、与非门、或非门等。
1. 与门（AND Gate）：当所有输入端都为高电平时，输出才为高电平。
2. 或门（OR Gate）：当至少一个输入端为高电平时，输出为高电平。
3. 非门（NOT Gate）：对输入信号取反。
4. 异或门（XOR Gate）：当输入端信号不同时，输出为高电平。
5. 同或门（NOR Gate）：当输入端信号相同时，输出为高电平。
6. 与非门（NAND Gate）：与门和非门的组合。
7. 或非门（NOR Gate）：或门和非门的组合。
三、实验器材1. 数字电路实验箱2. 逻辑门芯片3. 电源4. 连接线5. 测试仪器四、实验步骤1. 组成基本逻辑门电路：根据实验原理，搭建与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路。
2. 测试电路功能：使用测试仪器对搭建的电路进行测试，验证电路是否满足基本逻辑功能。
3. 组成组合逻辑电路：根据实验要求，搭建组合逻辑电路，如全加器、半加器、译码器、编码器等。
4. 测试组合逻辑电路：使用测试仪器对搭建的组合逻辑电路进行测试，验证电路是否满足设计要求。
5. 组成时序逻辑电路：根据实验要求，搭建时序逻辑电路，如触发器、计数器、寄存器等。
6. 测试时序逻辑电路：使用测试仪器对搭建的时序逻辑电路进行测试，验证电路是否满足设计要求。
五、实验结果与分析1. 基本逻辑门电路测试结果：根据测试数据，搭建的与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路均满足设计要求。
2. 组合逻辑电路测试结果：根据测试数据，搭建的全加器、半加器、译码器、编码器等组合逻辑电路均满足设计要求。
实验1 实验仪器的使用及集成门电路逻辑功能的测试一、实验目的1．掌握数字逻辑实验箱、示波器的结构、基本功能和使用方法 2．掌握TTL 集成电路的使用规则与逻辑功能的测试方法 二、实验仪器及器件1．实验仪器：数字实验台、双踪示波器、万用表2．实验器件：74LS00一片、74LS20一片、74LS86一片、导线若干 三、实验内容1．DZX-1型数字电路实验台功能实验（1）利用实验台自带的数字电压/电流表测量实验台的直流电源、16位逻辑电平输出/输入（数据开关）的输出电压。
（2）将8段阴极与阳极数码显示输入开关分别与16位逻辑电平输出连接，手动拨动电平开关，观察数码显示，并将数码显示屏上的数字对应的各输入端的电平值记录下来。
2．VP-5566D 双踪示波器实验 （1）测量示波器方波校准信号将示波器的标准方波经探头接至X 端，观察并记录波形的纵向、横向占的方格数，并计算周期、频率、幅度。
（2）显示双踪波形利用实验台上的函数信号发生器产生频率为KHz 的连续脉冲并接至示波器X 端，示波器的标准方波接至Y 端，观察并记录两波形。
3．测试与非门的逻辑功能（1）将74LS20（4输入2与非门）中某个与非门的输入端分别接至四个逻辑开关，输出端Y 接发光二极管，改变输入状态的电平，观察并记录，列出真值表，并写出Y 的表达式。
a b c d e f g ha b c d af be f g hg e c d(a) 外形图(b) 共阴极(c) 共阳极+V CCa b c d e f g hA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 11 Y（2）将引脚1接1KHz 连续脉冲Vi （即接脉冲信号发生器Q12端口），引脚2接逻辑电平输出，引脚4、5接逻辑电平“1”，用示波器双踪显示并记录引脚1和引脚6端的波形Vi 和V o 如下图示（标出电平的幅度值）。
实验名称：数字电路基础实验实验目的：1. 熟悉数字电路的基本原理和基本分析方法。
2. 掌握数字电路实验设备的使用方法。
3. 培养动手实践能力和分析问题、解决问题的能力。
实验时间：2023年X月X日实验地点：实验室XX室实验仪器：1. 数字电路实验箱2. 万用表3. 双踪示波器4. 数字信号发生器5. 短路线实验内容：一、实验一：基本逻辑门电路实验1. 实验目的- 熟悉与门、或门、非门的基本原理和特性。
- 学习逻辑门电路的测试方法。
2. 实验步骤- 连接实验箱，设置输入端。
- 使用万用表测量输出端电压。
- 记录不同输入组合下的输出结果。
- 分析实验结果，验证逻辑门电路的特性。
3. 实验结果与分析- 实验结果与理论预期一致，验证了与门、或门、非门的基本原理。
- 通过实验，加深了对逻辑门电路特性的理解。
二、实验二：组合逻辑电路实验1. 实验目的- 理解组合逻辑电路的设计方法。
- 学习使用逻辑门电路实现组合逻辑电路。
2. 实验步骤- 根据设计要求，绘制组合逻辑电路图。
- 连接实验箱，设置输入端。
- 测量输出端电压。
- 记录不同输入组合下的输出结果。
- 分析实验结果，验证组合逻辑电路的功能。
3. 实验结果与分析- 实验结果符合设计要求，验证了组合逻辑电路的功能。
- 通过实验，掌握了组合逻辑电路的设计方法。
三、实验三：时序逻辑电路实验1. 实验目的- 理解时序逻辑电路的基本原理和特性。
- 学习使用触发器实现时序逻辑电路。
2. 实验步骤- 根据设计要求，绘制时序逻辑电路图。
- 连接实验箱，设置输入端和时钟信号。
- 使用示波器观察输出波形。
- 记录不同输入组合和时钟信号下的输出结果。
- 分析实验结果，验证时序逻辑电路的功能。
3. 实验结果与分析- 实验结果符合设计要求，验证了时序逻辑电路的功能。
- 通过实验，加深了对时序逻辑电路特性的理解。
四、实验四：数字电路仿真实验1. 实验目的- 学习使用数字电路仿真软件进行电路设计。
数电实验报告(含实验内容)班级：专业：姓名：学号：实验一用与非门构成逻辑电路一、实验目的1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能二、实验设备及器材KHD-2 实验台集成 4 输入2 与非门74LS20集成 2 输入4 与非门74LS00 或CC4011三、实验原理本实验用的逻辑图如图 2-1 所示图1-1图1-1四、实验内容及步骤1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。
2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。
3、用与非门实现以下逻辑函数式，测试其逻辑功能，将结果填入表1-3中。
Y(A,B,C)=A’B+B’C+AC班级：专业：姓名：学号：五、实验预习要求1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。
六、实验报告1、将实验数据整理后填入相关的表格中2、分别说明各逻辑电路图所实现的逻辑功能A B C Z A B C Y表1-1 表1-2A B C Y 表1-3班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、进一步熟悉常用集成门电路的逻辑功能及使用二、实验设备及器材KHD-2 实验台4 输入2 与非门74LS202 输入4 与非门74LS00 或CC4011三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。
设计组合电路的一般步骤如图2-1 所示。
图 2-1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。
数电实验报告实验目的：本实验旨在通过实际操作，加深对数电原理的理解，掌握数字电子技术的基本原理和方法，培养学生的动手能力和实际应用能力。
实验仪器和设备：1. 示波器。
2. 信号发生器。
3. 逻辑分析仪。
4. 电源。
5. 万用表。
6. 示教板。
7. 电路元件。
实验原理：数电实验是以数字电子技术为基础，通过实验操作来验证理论知识的正确性。
数字电子技术是一种以数字信号为工作对象，利用电子器件实现逻辑运算、数字存储、数字传输等功能的技术。
本次实验主要涉及数字逻辑电路的设计与实现，包括基本逻辑门的组合、时序逻辑电路、触发器等。
实验内容：1. 实验一，基本逻辑门的实验。
在示教板上搭建与非门、或门、与门、异或门等基本逻辑门电路，通过输入不同的逻辑信号，观察输出的变化情况，并记录实验数据。
2. 实验二，时序逻辑电路的实验。
利用触发器、计数器等元件，设计并搭建一个简单的时序逻辑电路，通过改变输入信号，验证电路的功能和正确性。
3. 实验三，逻辑分析仪的应用。
利用逻辑分析仪对实验中的数字信号进行观测和分析，掌握逻辑分析仪的使用方法，提高实验数据的准确性。
实验步骤：1. 按照实验指导书的要求，准备好实验仪器和设备，检查电路连接是否正确。
2. 依次进行各个实验内容的操作，记录实验数据和观察现象。
3. 对实验结果进行分析和总结，查找可能存在的问题并加以解决。
实验结果与分析：通过本次实验，我们成功搭建了基本逻辑门电路，观察到了不同输入信号对输出的影响，验证了逻辑门的功能和正确性。
在时序逻辑电路实验中，我们设计并搭建了一个简单的计数器电路，通过实验数据的记录和分析，验证了电路的正常工作。
逻辑分析仪的应用也使我们对数字信号的观测和分析有了更深入的了解。
实验总结：本次数电实验不仅加深了我们对数字电子技术的理解，还培养了我们的动手能力和实际应用能力。
在实验过程中，我们遇到了一些问题，但通过认真分析和思考，最终都得到了解决。
这次实验让我们深刻体会到了理论与实践相结合的重要性，也让我们对数字电子技术有了更加深入的认识。
实验一组合逻辑电路的设计一、实验目的1、掌握组合逻辑电路的设计和测试方法。
2、掌握半加器、全加器的逻辑功能。
3、通过功能验证锻炼解决实际问题的能力。
二、实验主要仪器设备1、万用表2、集成芯片：74LS00、74LS08三、实验原理1、设计组合逻辑电路的一般步骤：设计要求→逻辑状态表→逻辑表达式→简化逻辑表达式→逻辑图。
通常，设计组合逻辑电路按下述步骤进行。
其流程图如。
（1）列真值表。
设计的要求一般是用文字来描述的。
设计者很难由文字描述的逻辑命题直接写出逻辑函数表达式。
由于真值表在四种逻辑函数表示方法中，表示逻辑功能最为直观，故设计的第一步为列真值表。
首先，对命题的因果关系进行分析，“因”为输入，“果”为输出，即“因”为逻辑变量，“果”为逻辑函数。
其次，对逻辑变量赋值，即用逻辑0和逻辑1分别表示两种不同状态。
最后，对命题的逻辑关系进行分析，确定有几个输入，几个输出，按逻辑关系列出真值表。
（2）由真值表写出逻辑函数表达式。
（3）对逻辑函数进行化简。
若由真值表写出的逻辑函数表达式不最简，应利用公式法或卡诺图法进行逻辑函数化简，得出最简式。
如果对所用器件有要求，还需将最简式转换成相应的形式。
（4）按最简式画出逻辑电路图。
图3.4.1 组合逻辑电路设计流程图2、用74LS00和74LS86组成半加器电路。
要求按设计要求步骤进行，直到测试电路逻辑功能符合设计要求为止。
3、用74LS00和74LS86组成全加器电路。
要求按设计要求步骤进行，直到测试电路逻辑功能符合设计要求为止。
四、预习要求1、复习组合逻辑电路的设计方法。
2、熟悉本实验所用各种集成电路的型号及引脚号。
3、根据实验内容所给定的设计命题要求，按设计步骤写出真值表、输出函数表达式并按指定逻辑写出表达式。
4、根据实验要求画出标有集成电路的型号及引脚号的逻辑电路图。
五、实验内容及步骤1、 半加器的设计可以选择与非门74LS00以及与非门74LS00结合异或门74LS86两种方法设计半加器电路，连接电路，测试输入、输出端的逻辑状态，填入下表。
一、实验目的1. 理解数字电路的基本组成和基本原理。
2. 掌握常用数字电路的分析和设计方法。
3. 提高动手实践能力，加深对数字电路理论知识的理解。
二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。
2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。
3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。
五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。
- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。
- 观察实验结果，分析实验现象，并记录实验数据。
六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。
- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。
2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。
3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。
- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。
实验一门电路一、实验目的1. 熟练掌握用示波器观察波形和测量时间参数的方法。
2. 熟练掌握数字电子技术学习机的使用方法。
3.正确理解TTL与非门（74系列）的逻辑功能、外部特性及主要的技术指标，掌握验证与非门逻辑功能及测量外部特性的方法。
二、实验设备示波器，信号发生器，万用表，学习机。
三、设计要求74LS10与非门电压要求，管脚排列参见附录电源电压Vcc：5V±0.5V高电平输入电压：VIH>2V低电平输入电压：VIL<0.8V1. 测试与非门的逻辑功能2. 与非门外特性的测试(1)电压传输特性的测试电压传输特性是指输出电压Vo随输入电压Vi变化的规律。
Vo=f(Vi)设计测试电路图，自制数据表格。
改变Rw的值，测量Vo与Vi，填入自制表中。
画出特性曲线，并找出输出的高低电平（VOH 和VOL）。
(2)输入特性的测试Ii=f(Vi)设计测试电路图，自制数据表格。
改变Rw，测Ii和Vi。
画出特性曲线，并找出输入短路电流ILS 和输入高电平电流IIH。
(3)输入负载特性的测试Vi=f(Rw)方法同上。
(4)高电平输出特性的测试V OH =f(Io)|Vi=低电平方法同上。
当IOH =400uA时，测出VOH的值。
高电平输出特性测试到此点为止。
(5)低电平输出特性的测试V OL =f(Io) |Vi=高电平方法同上。
当VOL =0.2V时，测Io的值，记为IOL，IOL就是允许灌入与非门的最大电流。
3. 与非门动态参数平均传输延迟时间tpd与非门可以作为非门使用。
由于输入与输出之间存在传输延迟，所以将3个门（或奇数门）首尾相接就构成一个环形振荡器。
如图1-1所示。
由分析可知，这个电路的振荡周期和非门的平均延迟时间的关系为tpd≈T/6。
用示波器测出其振荡频率，（若比频率太高，可适当增加非门的个数，可以降低频率），即可求得门电路的tpd值。
图1-1环形振荡器四、设计和实验方法1. 用示波器测量平均传输延迟时间tpd时，结合示波器时间量程扩大5倍的旋钮进行测量周期。
实验一组合逻辑电路的设计一、实验目的1、掌握组合逻辑电路的设计和测试方法。
2、掌握半加器、全加器的逻辑功能。
3、通过功能验证锻炼解决实际问题的能力。
二、实验主要仪器设备1、万用表2、集成芯片：74LS00、74LS08三、实验原理1、设计组合逻辑电路的一般步骤：设计要求→逻辑状态表→逻辑表达式→简化逻辑表达式→逻辑图。
通常，设计组合逻辑电路按下述步骤进行。
其流程图如。
（1）列真值表。
设计的要求一般是用文字来描述的。
设计者很难由文字描述的逻辑命题直接写出逻辑函数表达式。
由于真值表在四种逻辑函数表示方法中，表示逻辑功能最为直观，故设计的第一步为列真值表。
首先，对命题的因果关系进行分析，“因”为输入，“果”为输出，即“因”为逻辑变量，“果”为逻辑函数。
其次，对逻辑变量赋值，即用逻辑0和逻辑1分别表示两种不同状态。
最后，对命题的逻辑关系进行分析，确定有几个输入，几个输出，按逻辑关系列出真值表。
（2）由真值表写出逻辑函数表达式。
（3）对逻辑函数进行化简。
若由真值表写出的逻辑函数表达式不最简，应利用公式法或卡诺图法进行逻辑函数化简，得出最简式。
如果对所用器件有要求，还需将最简式转换成相应的形式。
（4）按最简式画出逻辑电路图。
图3.4.1 组合逻辑电路设计流程图2、用74LS00和74LS86组成半加器电路。
要求按设计要求步骤进行，直到测试电路逻辑功能符合设计要求为止。
3、用74LS00和74LS86组成全加器电路。
要求按设计要求步骤进行，直到测试电路逻辑功能符合设计要求为止。
四、预习要求1、复习组合逻辑电路的设计方法。
2、熟悉本实验所用各种集成电路的型号及引脚号。
3、根据实验内容所给定的设计命题要求，按设计步骤写出真值表、输出函数表达式并按指定逻辑写出表达式。
4、根据实验要求画出标有集成电路的型号及引脚号的逻辑电路图。
五、实验内容及步骤1、 半加器的设计可以选择与非门74LS00以及与非门74LS00结合异或门74LS86两种方法设计半加器电路，连接电路，测试输入、输出端的逻辑状态，填入下表。
Si=Bi Ai Bi Ai ∙+∙=Ai ⊕Bi Ci=Ai·Bi2、 全加器设计选择74LS00和异或门74LS86设计一个全加器电路，连接电路，测试输入、输出端的逻辑状态，填入下表一位全加器有三个输入、两个输出。
“进位入”Ci -1指的是低位的进位输出，“进位出”Ci 即是本位的进位输出。
表3-2 一位全加器的真值表根据表3-2Si=1i 1i 1i 1i C Bi Ai C Bi Ai C Bi Ai C Bi Ai ----∙∙+∙∙+∙∙+∙∙=（Ai ⊕Bi ）⊕Ci-1Ci=Ai·Bi+Ai·Ci-1+Bi·Ci-1=Ai·(Bi+Ci-1)+Bi·Ci-12 用三-八译码器74LS138组装全加器 根据所设计的电路接线，按照全加器真值表验证设计的正确性，分析实验中出现的问题及解决的方法并将实验测试结果记录在自拟的表格中。
a 逻辑表达式Si=1i i i 1i i i 1i i 1i i i C B A C B A C Bi A C B A ----∙∙+∙∙+∙∙+∙∙ =1i i i 1i i i 1i i i 1i i i C B A C B A C B A C B A ----∙∙∙∙∙∙∙∙∙∙∙=7421Y Y Y Y ∙∙∙ Ci=A i ·B i +A i ·C i-1+B i ·C i-1=A i ·B i ·1i C -+A i ·i B ·C i-1+i A ·B i ·C i-1+A i ·B i ·C i-1=1i i i 1i i i 1i i i 1-i i i C B A C B A C B A C B A ---∙∙∙∙∙∙∙∙∙∙∙ =7653Y Y Y Y ∙∙∙b 芯片74LS138（三-八译码器） 1片 74LS20（双4输入与非门） 1片c 电路图如图3-3所示3-3 用74LS138组装全加器电路图 六、思考与问答1 组合逻辑设计的要点是什么？2 用门电路和中规模集成电路实现逻辑函数有什么不同？3 两个4位全加器是否可以组成一只8位加法器？若可以，如何连接？ 4实验中可否用一片74138实现一位全加器？ 六、注意事项1、 检查试验台和相关设备是否供电正常；2、 检查试验所用到的电线是否完好无损；3、 切记断电接线，通电试验，断电拆线；4、 完成后要关设备电源，整理试验台。
七、实验报告要求1、列写实验任务的设计过程，画出设计的逻辑电路图，并注明所用集成电路的引脚号。
2、拟定记录测量结果的表格。
3、总结用小规模数字集成电路设计组合电路的方法。
Y V CCV实验二 集成触发器及其应用一、实验目的1．掌握基本RS 、JK 、D 和T 触发器的逻辑功能。
2．掌握集成触发器的使用方法和逻辑功能的测试方法。
3．熟悉触发器之间的相互转换方法。
二、实验原理触发器是构成时序逻辑电路的基本逻辑单元。
它有“0”和“1”两个稳定状态，只有在触发信号的作用下，才能从原来的稳定状态翻转为新的稳定状态。
因此。
触发器是一种具有记忆功能的电路，可作为二进制存储单元使用。
触发器种类很多，按其功能可分为基本RS 触发器、JK 触发器和D 触发器等，按电路的触发方式又可分为电平触发器和边沿触发器等。
基本RS 触发器是各种触发器中最基本的组成部分，它能储存一位二进制信息，但有一定约束条件。
如图14.1所示，用与非门组成的基本RS 触发器的R 、S 不能同时为“0”，否则当R 、S 端的“0”电平同时撤消后，触发器的状态不定。
因此R = S = 0的情况不允许出现。
边沿触发型JK 触发器和D 触发器抗干扰性能好，应用广泛。
图14.2所示为JK 触发器和D 触发器的逻辑符号。
图中R D 是直接置“0”端，S D 是直接置“1”端，当R D 或S D 加“0”信号时，触发器状态不受时钟脉冲CP 及控制输入端状态的影响。
在R D = S D =1时，触发器输出的状态取决于输入的状态，但触发器翻转的时间受时钟脉冲CP 的控制。
若CP 端有小圆圈，则表示该触发器在CP 脉冲的下降沿翻转，若CP 端没有小圆圈，则表示该触发器在CP 脉冲的上升沿翻转。
若JK 和D 有两个以上的输入端时，则各输入端子间是“与”的关系。
表14.1所示为基本RS 、JK 、D 触发器的状态表。
1片1片1片4．数字万用表 1台 5．数字实验箱 1台 6．双踪示波器 1台 7．函数发生器 1台 表14.1 R DS DQ n+10 1 01 0 1 1 1 Q n 0 0 不定QQ（a ） （b ）图14.1 基本RS 触发器的组成和符号 图14.2 边沿触发的 JK 触发器和D 触发器符号D D （a ） Q QD D （b ）四、预习要求1．复习基本RS 、JK 、D 和T 触发器的逻辑功能。
2．熟悉集成与非门74LS00、JK 触发器74LS112和D 触发器74LS74的管脚功能。
3．触发器有多个输入端时，对不使用的输入端应如何处理？ 4．如何使JK 触发器和D 触发器清零？ 5．复习触发器之间的转换。
五、实验内容及步骤1．由基本与非门组成的基本RS 触发器逻辑功能测试按图14.1（a ），用74LS00的两个与非门组成一个基本RS 触发器。
输入端R 、S 接实验机逻辑开关，输出端接电平显示（发光二极管）。
改变输入状态，按表14.2的要求测试，并将结果记入表14.2。
表14.2 2．JK 触发器逻辑功能测试选用74LS112双JK 触发器，其管脚排列如图14.3所示。
（1）清除功能测试R端的状态，用万用表测试Q、Q 将JK触发器的J、K、CP端悬空，按表14.3中所示d端的电位，并转换成逻辑状态填入表14.3中。
表14.3（2）逻辑功能测试①从CP端输入单脉冲，按表14.4所示，改变J、K的状态，测试其逻辑功能，并将结果记入表14.4中。
表14.4②将JK触发器接成计数状态（即J = K = 1），给CP端加连续脉冲（连续脉冲对外接电容470μF），Q接发光二极管以观察触发器输出状态的变化。
③连续脉冲的外接电容改为4.7μF，J、K仍为“1”，用示波器观察CP、Q的波形，并记录下来。
分析触发器的状态更新是否发生在CP脉冲的下降沿。
3．D触发器逻辑功能测试选用74LS74双D触发器，其管脚排列如图14.4所示。
Array（1、Q端的表（2）逻辑功能测试①将触发器先置为“1”态（利用预置端置“1”），使CP为“0”，然后使D为“0”，观察触发器是否翻转为“0”。
②D仍为“0”，给CP加一个脉冲，用万用表测试Q端电位，观察触发器是否翻转为“0”。
若触发器翻转为“0”，继续在CP加正脉冲，看触发器是否继续翻转，并将测试结果填入表14.6中。
③在触发器为“0”态下，改变D为“1”，按表14.6所示要求重复步骤①、②，并将结果填入表14.6中。
表14.64．触发器之间的转换（选做）①将JK触发器的J、K端连在一起构成T触发器，CP端加连续脉冲（外接电容用4.7μF）。
用双踪示波器同时观察CP端和Q端波形，并记录下来。
②将步骤①中所得T触发器的T端置“1”，即得T′触发器，CP端加连续脉冲（外接电容用4.7μF）。
用双踪示波器同时观察CP端和Q端波形，并记录下来。
③将D触发器的输入端D和Q端相连构成T′触发器，CP端加连续脉冲（外接电容用4.7μF）。
用双踪示波器同时观察CP端和Q端波形，并记录下来。
六、注意事项1．仔细核对各管脚功能，不能接错。
2．输出端不能接地。
3．表格中“×”代表任何状态，“Q n”代表原态，“Q n+1”代表新态。
七、实验报告要求1．将测试结果整理后填入各表，并按要求画出相应的波形。
2．阐述触发器输出状态“不变”和“不定”的含义。
3．通过实验总结基本RS触发器，D触发器，JK触发器的逻辑功能。
4．D触发器和JK触发器的触发方式有何不同?。
