2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答
- 格式:doc
- 大小:227.00 KB
- 文档页数:7
期末考试试题(答案)一、选择题(每小题2分,共20分)1. 八进制(273)8中,它的第三位数2 的位权为___B___。
A .(128)10B .(64)10C .(256)10 D .(8)10 2. 已知逻辑表达式C B C A AB F ++=,与它功能相等的函数表达式_____B____.A .AB F = B .C AB F += C .C A AB F +=D . C B AB F +=3. 数字系统中,采用____C____可以将减法运算转化为加法运算.A . 原码B .ASCII 码C . 补码D . BCD 码4.对于如图所示波形,其反映的逻辑关系是___B_____。
A .与关系B . 异或关系C .同或关系D .无法判断 5. 连续异或1985个1的结果是____B_____。
A .0B .1C .不确定D .逻辑概念错误6。
与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A . D C B A F +++= B . D C B A F +++=C .D C B A F = D .D C B A F ++=7.下列所给三态门中,能实现C=0时,F=AB ;C=1时,F 为高阻态的逻辑功能的是____A______。
B A F & ∇ F B A &8. 如图所示电路,若输入CP脉冲的频率为100KHZ,则输出Q的频率为_____D_____。
A. 500KHz B.200KHzC. 100KHz D.50KHz9.下列器件中,属于时序部件的是_____A_____.A.计数器B.译码器C.加法器D.多路选择器10.下图是共阴极七段LED数码管显示译码器框图,若要显示字符“5”,则译码器输出a~g应为____C______。
A. 0100100 B.1100011 C. 1011011 D.0011011二、填空题(每小题2分,共20分)11.TTL电路的电源是__5__V,高电平1对应的电压范围是__2。
《数字逻辑》期末考试 A 卷参考答案、判断题:下面描述正确的打’/,错误的打‘X’(每小题1分,共10 分)1、为了表示104个信息,需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长,器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
(每小题5分,共10分)1、F=A B2、F= AB CD2分,共20分)1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1; (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中,当各触发器的状态为C 时.再输入一个CP 脉冲,融发器的 状态为QiQ 严0 0。
电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称:_数字逻辑设计及应用__ 考试形式:闭卷考试日期:20 13 年07 月05 日考试时长:_120___分钟课程成绩构成:平时30 %,期中30 %,实验0 %,期末40 %本试卷试题由___七__部分构成,共__7___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation,the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C is activelow.B) A D flip flop is edge triggered and its output will not change until the edge of the controllingCLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronous presetand clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案:激励方程: D 1=Q 2/,D 2= Q 1转移方程:Q 1 *= D 1=Q 2/,Q 2 *=D 2= Q 1 输出方程:Z= (CLK+Q 2)/参考评分标准:1. 5个方程正确得5分;每错一个扣1分,扣完5分为止;2. Q 1、Q 2、Z 的波形边沿判断正确,得3分,错一个,扣1分,扣完3分为止;每个上升沿和下降沿各0.5分,错1处扣0.5分,扣完7分为止。
北京邮电大学2008——2009学年第一学期《数字逻辑与数字系统》期末考试试题(A )考试注意事项一、学生参加考试须带学生证或学院证明,未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等物品一律放到考场指定位置。
三、学生不得另行携带、使用稿纸,要遵守《北京邮电大学考场规则》,有考场违纪或作弊行为者,按相应规定严肃处理。
四、学生必须将答题内容做在试题答卷上,做在草稿纸上一律无效。
五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。
考试 课程 数字逻辑与数字系统 考试时间 2009年1月13日 题号 一 二 三 四 五 六 七 八 总分满分 10 20 10 10 10 12 14 14 得分 阅卷 教师一、选择题(每小题1分,共10分。
)1. )D C B (B )B A (A F ++++==( )A .B B . A+BC . 1D .AB2.同步时序电路和异步时序电路比较,其差异在于后者( ) A . 没有稳定状态 B . 没有统一的时钟脉冲控制 C . 输入数据是异步的 D . 输出数据是异步的 3.(10000011)8421BCD 的二进制码为( )。
A .( 10000011)2B .(10100100)2C . (1010011)2D . (11001011)24. 74LS85为四位二进制数据比较器。
如果只进行4位数据比较,那么三个级联输入端a<b 、a>b 、a=b 应为( )。
A . a<b 接地,a>b 接地,a=b 接地B . a<b 接高电平,a>b 接高电平,a=b 接高电平C . a<b 接高电平,a>b 接高电平,a=b 接地5. N 个触发器可以构成能寄存( )位二进制数码的寄存器。
A. NB. 2NC. 2ND. N 26.时序电路中对于自启动能力的描述是( )。
A . 无效状态自动进入有效循环,称为具有自启动能力。
《数字逻辑》期末考试 A 卷参考答案
一、判断题:下面描述正确的打‘√’,错误的打‘×’ (每小题1 分,共 10 分)
1、为了表示 104 个信息,需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1,且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长,器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。
(每小题 5 分,共10 分)
1、 F=A B
2、 F=AB CD
三、选择题:(多选题,多选或少选不得分,每小题 2 分,共 20 分)。
数字逻辑设计考试试题1. 引言数字逻辑设计考试试题是在数字电路设计领域中非常重要的一个方面。
它测试了学生对数字逻辑电路和设计原理的理解和应用能力。
本文将讨论几个常见的数字逻辑设计考试试题,并详细解答每一个试题。
2. 试题一 - 逻辑门电路设计试题描述:设计一个4位二进制加法器,使用逻辑门电路实现。
给定两个4位的二进制数字A和B,计算这两个数字的和,并输出一个4位的二进制结果。
解答:首先,我们需要确定所需的逻辑门类型来构建4位二进制加法器。
常用的逻辑门包括AND门、OR门、NOT门和XOR门。
通过逻辑门的组合,我们可以实现加法器的功能。
我们可以将4位二进制加法器分成四个阶段:全加器、加法器主体、进位检测器和结果输出。
在全加器阶段,我们使用XOR门和AND门来计算每一位的和以及进位。
在加法器主体阶段,我们使用多个全加器来实现4位的加法。
在进位检测器阶段,我们使用OR门来检测是否存在进位。
最后,在结果输出阶段,我们将每一位的和输出到相应的输出端口。
通过以上的设计,我们成功地实现了一个4位二进制加法器。
3. 试题二 - 状态机设计试题描述:设计一个简单的状态机,它包含两个状态S0和S1,并包括两个输入信号A和B。
当输入信号A为1时,状态机从S0转换到S1;当输入信号B为1时,状态机从S1转换到S0。
设计状态机的状态转换图和状态转换表。
解答:为了设计该状态机,我们需要确定两个状态之间的状态转换以及输入信号对状态的影响。
状态转换图如下所示:A=1 B=1----------> S1 ----------> S0| || A=0 | B=0| |---------- S0 <---------- S1状态转换表如下所示:当前状态输入A 输入B 下一状态S0 1 0 S1S0 0 0 S0S1 1 0 S0S1 0 1 S0通过上述状态转换图和状态转换表,我们设计并实现了一个简单的状态机。
4. 试题三 - 时序逻辑电路设计试题描述:设计一个4位计数器,它每秒钟自动加1,从0000计数到1111,然后从0000重新开始计数。
2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答------------------------------------------作者------------------------------------------日期电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称:♉数字逻辑设计及应用♉♉ 考试形式: 闭卷 考试日期: 年 月 日考试时长:♉♉♉♉分钟课程成绩构成:平时 , 期中 , 实验 , 期末 本试卷试题由♉♉♉七♉♉部分构成,共♉♉♉♉♉页。
✋ ☞♓●● ☐◆♦ ⍓☐◆❒ ♋⏹♦♦♏❒♦ ♓⏹ ♦♒♏ ♌●♋⏹♦ ☎❼ ✠ ❼✆ ✋♐ ♋ ⌧ ♌♓⏹♋❒⍓ ♎♏♍☐♎♏❒ ♒♋♦ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ✌ ♦♒♏ ♋♍♦♓❖♏ ☹ ☐◆♦☐◆♦ ✡ ♦♒☐◆●♎ ♌♏ ☎ ☐❒ ♒♓♑♒ ✆ ✋♐ ♦♒♏ ⏹♏⌧♦ ♦♦♋♦♏ ☐♐ ♦♒♏ ◆⏹◆♦♏♎ ♦♦♋♦♏♦ ♋❒♏ ❍♋❒♏♎ ♋♦ ❽♎☐⏹❼♦♍♋❒♏♦❾ ♦♒♏⏹ ♎♏♦♓♑⏹♓⏹♑ ♋ ♐♓⏹♓♦♏ ♦♦♋♦♏ ❍♋♍♒♓⏹♏ ♦♒♓♦ ♋☐☐❒☐♋♍♒ ♓♦ ♍♋●●♏♎ ❍♓⏹♓❍♋● ☎ ♍☐♦♦ ✆ ♋☐☐❒☐♋♍♒❆♒♏ ♉☹ ☐♐ ♌♓♦ ♍☐◆⏹♦♏❒ ⌧ ♓♦ ☎ ☐❒ ●☐♦ ✆ ♦♒♏⏹ ♍☐◆⏹♦♓⏹♑ ♦☐ ♓⏹ ♎♏♍❒♏♋♦♓⏹♑ ☐❒♎♏❒ ❆☐ ♎♏♦♓♑⏹ ♋ ✂✂ ♦♏❒♓♋● ♦♏❑◆♏⏹♍♏ ♑♏⏹♏❒♋♦☐❒ ♌⍓ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒♦ ♦♒♏ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒ ♦♒☐◆●♎ ⏹♏♏♎☎ ✆ ♌♓♦ ♋♦ ●♏♋♦♦ ⏹♏ ♦♦♋♦♏ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹ ♓♦ ✈✉☺✈❼❼✈ ✋♐ ♦♏ ◆♦♏ ❆ ♐●♓☐♐●☐☐ ♦♓♦♒ ♏⏹♋♌●♏ ♦☐ ♍☐❍☐●♏♦♏ ♦♒♏ ♏❑◆♋♦♓☐⏹,♦♒♏ ♏⏹♋♌●♏ ♓⏹☐◆♦ ☐♐ ❆ ♐●♓☐♐●☐☐ ♦♒☐◆●♎ ♒♋❖♏ ♦♒♏ ♐◆⏹♍♦♓☐⏹ ☜☠☎ ☺✈❼✈ ✆ ✌ ♌♓♦ ♓⏹♋❒⍓ ♍☐◆⏹♦♏❒ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♋♦ ❍☐♦♦ ♌♓♦ ☺☐♒⏹♦☐⏹ ♍☐◆⏹♦♏❒ ♦♓♦♒ ⏹☐ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♌♓♦ ●♓⏹♏♋❒ ♐♏♏♎♌♋♍ ♦♒♓♐♦❒♏♑♓♦♦♏❒ ☎☹☞✆ ♍☐◆⏹♦♏❒ ♦♓♦♒ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎ ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ✋♐ ♦♏ ◆♦♏ ♋ ♦♒☐♦♏ ♍♋☐♋♍♓♦⍓ ♓♦ ♌♓♦♦ ♦☐ ♍☐⏹♦♦❒◆♍♦ ♋ ♌♓♦ ♌♓⏹♋❒⍓ ♍☐♎♏ ♦☐ ♑❒♋⍓ ♍☐♎♏ ♍☐⏹❖♏❒♦♏❒ ♦♒♏⏹ ♦♒♏ ♋♎♎❒♏♦♦ ♓⏹☐◆♦♦ ♋❒♏ ☎ ✆ ♦♓●● ♌♏ ♦♒♏ ☐◆♦☐◆♦ ♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ☐♐ ♋⏹ ♌♓♦ ✌ ♦♒♏ ♍☐❒❒♏♦☐☐⏹♎♓⏹♑ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ✞ ❆♒♏ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ☎ ✆ ✞ ♦♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ✋✋ ●♏♋♦♏ ♦♏●♏♍♦ ♦♒♏ ☐⏹●⍓ ☐⏹♏ ♍☐❒❒♏♍♦ ♋⏹♦♦♏❒ ♓⏹ ♦♒♏ ♐☐●●☐♦♓⏹♑ ❑◆♏♦♦♓☐⏹♦☎❼ ✠ ❼✆ ✋♐♋ ⌧ ❍♋♑⏹♓♦◆♎♏ ♍☐❍☐♋❒♋♦☐❒ ♒♋♦ ✌☹❆✋☠ ✌☝❆✋☠ ✌☜✈✋☠ ✌✌✌✌ ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ♦♒♏ ☐◆♦☐◆♦♦ ♋❒♏ ☎ ✆✌✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✌♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ♦♒♋♦ ♦☐◆●♎ ♦♒♏ ☐◆♦☐◆♦♦ ☐♐ ♦♒♏ ♌♓♦ ♋♎♎♏❒ ⌧ ♌♏ ☎ ✆ ♦♒♏⏹ ✌✌ ✌✌ ♋⏹♎ ✌✌✆ ✆ ✆ ✆ ☞♓♑◆❒♏ ♒♓♍♒ ☐♐ ♦♒♏ ♐☐●●☐♦♓⏹♑ ♦♦♋♦♏❍♏⏹♦♦ ♓♦ ✋☠☜❆✍ ☎ ✌ ✆✌✆ ✌ ●♋♦♍♒ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦ ♦♓●● ♐☐●●☐♦ ♦♒♏ ♓⏹☐◆♦ ♋♦ ●☐⏹♑ ♋♦ ♦♒♏ ♍☐⏹♦❒☐● ♓⏹☐◆♦ ♓♦ ♋♍♦♓❖♏ ●☐♦✆ ✌ ♐●♓☐ ♐●☐☐ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦♦ ☐◆♦☐◆♦ ♦♓●● ⏹☐♦ ♍♒♋⏹♑♏ ◆⏹♦♓● ♦♒♏ ♏♎♑♏ ☐♐ ♦♒♏ ♍☐⏹♦❒☐●●♓⏹♑ ☹ ♦♓♑⏹♋●✆ ✌⏹ ●♋♦♍♒ ❍♋⍓ ♑☐ ♓⏹♦☐ ❍♏♦♋♦♦♋♌●♏ ♦♦♋♦♏ ♓♐ ♌☐♦♒ ♋⏹♎ ♋❒♏ ♍♒♋⏹♑♓⏹♑ ♐❒☐❍ ♦☐ ♦♓❍◆●♦♋⏹♏☐◆♦●⍓✆ ❆♒♏ ☐◆●♦♏ ♋☐☐●⍓♓⏹♑ ♦☐ ♋⏹⍓ ♓⏹☐◆♦ ☐♐ ♋⏹ ●♋♦♍♒ ❍◆♦♦ ❍♏♏♦ ♦♒♏ ❍♓⏹♓❍◆❍ ☐◆●♦♏ ♦♓♎♦♒ ❒♏❑◆♓❒♏❍♏⏹♦ ❆♒♏ ♍♋☐♋♍♓♦⍓ ☐♐ ♋ ❍♏❍☐❒⍓ ♦♒♋♦ ♒♋♦ ♌♓♦♦ ♋♎♎❒♏♦♦ ♌◆♦ ♋⏹♎ ♍♋⏹ ♦♦☐❒♏ ♌♓♦♦ ♋♦ ♏♋♍♒ ♋♎♎❒♏♦♦ ♓♦ ☎ ✆✌✆ ✆ ✆ ✆ ♒♓♍♒ ♦♦♋♦♏ ♓⏹ ☞♓♑◆❒♏ ♓♦ ☠❆ ♋❍♌♓♑◆☐◆♦ ☎ ✆✌✆ ✌ ✆ ✆ ♋⏹♎ ✆ A BCDWXW+YZZ’X’+YYZ1X’Z’☞♓♑◆❒♏ ✋✋✋ ✌⏹♋●⍓♏ ♦♒♏ ♦♏❑◆♏⏹♦♓♋●♍♓❒♍◆♓♦ ♋♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏ ☞●♓☐☞●☐☐ ♦♓♦♒ ♋♦⍓⏹♍♒❒☐⏹☐◆♦ ☐❒♏♦♏♦ ♋⏹♎ ♍●♏♋❒ ♓⏹☐◆♦♦ ☯❼❒♓♦♏ ☐◆♦ ♦♒♏ ♏⌧♍♓♦♋♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♋⏹♎ ☐◆♦☐◆♦ ♏❑◆♋♦♓☐⏹ ☯❼✌♦♦◆❍♏ ♦♒♏ ♓⏹♓♦♓♋● ♦♦♋♦♏ ✈ ✈ ♍☐❍☐●♏♦♏ ♦♒♏ ♦♓❍♓⏹♑ ♎♓♋♑❒♋❍ ♐☐❒ ✈ ✈ ♋⏹♎ ☪ ☯❼☞♓♑◆❒♏ 参考答案:激励方程 ✈ , ✈转移方程:✈ ✉ ✈ ,✈ ✉ ✈输出方程:☪ ☎☹✈ ✆参考评分标准: 个方程正确得 分;每错一个扣 分,扣完 分为止;得分沿和下降沿各 分,错 处扣 分,扣完 分为止。
数字逻辑试题1答案一、填空:(每空1分,共20分) 1、(20.57)8 =( 10.BC )16 2、(63.25) 10= ( 111111.01 )2 3、(FF )16= ( 255 )104、[X]原=1.1101,真值X= -0.1101,[X]补 = 1.0011。
5、[X]反=0.1111,[X]补= 0.1111。
6、-9/16的补码为1.0111,反码为1.0110 。
7、已知葛莱码1000,其二进制码为1111, 已知十进制数为92,余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。
9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ,其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。
(5分) 答:(1)、由实际问题列状态图 (2)、状态化简、编码 (3)、状态转换真值表、驱动表求驱动方程、输出方程 (4)、画逻辑图 (5)、检查自起动2、化简)(B A B A ABC B A F +++=(5分) 答:0=F3、分析以下电路,其中RCO 为进位输出。
(5分) 答:7进制计数器。
4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。
(5分)5分 注:答案之一。
三、分析题(30分)1、分析以下电路,说明电路功能。
(10分)解: ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
数字逻辑a 卷答案一、选择题(本大题共10小题,每小题2分,共20分)1-5 BBAAB6-10 CBAAD二、简答题(本大题共4小题,每小题7.5分,共30分)1、答:(1)、由实际问题列真值表(2)、列代数式或添卡诺图(3)、化简(4)、画逻辑图2、答:AB C A F +=3、答:由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争-冒险现象。
消除竞争-冒险现象的常用方法有:接入滤波电容,引入选通脉冲,修改逻辑设计。
4、答:B A B A F +=三、分析题(本大题共3小题,每小题10分,共30分)1、分析以下电路,说明电路功能。
(10分)解: C A BC B A Y CB A S ++=⊕⊕= 2分该组合逻辑电路是全减器。
以上8分2、分析以下电路,说明电路功能。
(10分)解:该电路是异步2位二进制减法计数器(1分)3、分析以下电路,说明电路功能。
(10分)解:101Q Q D = , 10Q D = , 10Q Q Z = 3分4分2分该电路是3进制减法计数器1分四、设计题(本大题共2小题,每小题10分,共20分)1、设计一个带控制端的组合逻辑电路,控制端X=0时,实现F=A+B,控制端X=1时,F=,请用74LS138 和必要的门电路实现。
(10分)实现AB解:(1)、真值表(4分)(2)、代数式:(3分)∑,,,F,m=)651(,432(3)、画电路图:(3分)2、画出符合以下关系的010序列检测器的状态转换图,X为序列输入,Z为检测输出。
(10分)X:1010101010Z:0001000100解:设S0:输入1,S1:输入0,S2:输入01,S3:输入010这里:S3 与S2等价。
数字逻辑试题及答案一、单项选择题(每题2分,共10分)1. 以下哪个是数字逻辑中的逻辑运算?A. 加法B. 减法C. 与运算D. 乘法答案:C2. 在数字逻辑中,一个逻辑门的输出是:A. 0B. 1C. 0或1D. 任意数字答案:C3. 以下哪个是组合逻辑电路的特点?A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案:B4. 触发器的主要用途是:A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案:B5. 一个4位二进制计数器可以计数到:A. 8B. 16C. 32D. 64答案:B二、多项选择题(每题3分,共15分)1. 下列哪些是数字逻辑中常用的逻辑门?A. 与门B. 或门C. 非门D. 异或门E. 与非门答案:ABCDE2. 在数字逻辑中,以下哪些可以作为信号的表示?A. 电压B. 电流C. 电阻D. 电容E. 电感答案:AB3. 以下哪些是数字电路的基本组成元素?A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案:ABD4. 在数字逻辑中,以下哪些是常见的电路类型?A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案:ABD5. 以下哪些是数字电路设计时需要考虑的因素?A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案:ABCDE三、填空题(每题2分,共10分)1. 在数字逻辑中,一个逻辑门的输出状态取决于其_________。
答案:输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案:上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案:0000到11114. 一个逻辑电路的输出是其输入的_________。
答案:逻辑函数5. 在数字逻辑中,使用_________可以表示一个逻辑函数的真值表。
答案:卡诺图四、简答题(每题5分,共15分)1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑电路期末考试模拟试题(答案)考试科目:数字逻辑电路 试卷类别:3卷 考试时间:110 分钟姓名 学号 毛一、选择题(每小题2分,共20分)1. 八进制(273)8中,它的第三位数2 的位权为___B___。
A .(128)10B .(64)10C .(256)10D .(8)10 2. 已知逻辑表达式,与它功能相等的函数表达式_____B____。
A .B .C .D .3. 数字系统中,采用____C____可以将减法运算转化为加法运算。
A . 原码B .ASCII 码C . 补码D . BCD 码4.对于如图所示波形,其反映的逻辑关系是___B_____。
A.与关系 B . 异或关系 C .同或关系 D .无法判断 5. 连续异或1985个1的结果是____B_____。
A .0B .1C .不确定D .逻辑概念错误6. 与逻辑函数功能相等的表达式为___C_____。
A .B .C .D .7.下列所给三态门中,能实现C=0时,F=;C=1时,F 为高阻态的逻辑功能的是____A______。
8. 如图所示电路,若输入CP 脉冲的频率为100KHZ ,则输出Q 的频率为_____D_____。
A . 500KHzB .200KHzC . 100KHzD .50KHz9.下列器件中,属于时序部件的是_____A_____。
A . 计数器B . 译码器C . 加法器D .多路选择器10.下图是共阴极七段LED 数码管显示译码器框图,若要显示字符“5”,则译码器输出a ~g 应为____C______。
A . 0100100B .1100011C . 1011011D .0011011二、填空题(每小题2分,共20分)11.TTL电路的电源是__5__V,高电平1对应的电压范围是__2.4-5____V。
12.N个输入端的二进制译码器,共有_______个输出端。
对于每一组输入代码,有____1____个输出端是有效电平。
大学《数字电路与逻辑设计》试题一、选择、填空、判断题(30分,每空1分)1.和CMOS相比,ECL最突出的优势在于D 。
A.可靠性高B. 抗干扰能力强B.功耗低 D. 速度快2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t dB. 上升时间t rC. 存储时间t sD. 下降时间t f3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D 。
A.R=0, S=0B. R=0, S=1C. R=1, S=0D. R=1, S=14.具有检测传输错误功能的编码是:C 。
A. 格雷码B. 余3码C. 奇偶校验码5.运用逻辑代数的反演规则,求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅:B 。
A.A+B̅C+D̅E+GB.A+B̅(C+D̅)(E+G̅)C.A̅+B(C̅+D)(E̅+G)6.下列叙述中错误的有:C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为:A 。
A.F=(A+B+C ̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14),判断当输入变量ABCD 分别从(1) 0110→1100,(2) 1111→1010时是否存在功能冒险:B 。
A. 存在,存在 B. 不存在,存在C.不存在,不存在9. 对于K =3的M 序列发生器,反馈函数为Q 2⊕Q 0,则产生M 序列:C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时,由于各个触发器的时钟信号不同,因此我们应该把时钟信号引入触发器的特征方程,对于D 触发器,正确的是:A 。
《数字逻辑》期末复习题一、单项选择题1.以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2.已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3.组合逻辑电路一般由( A )组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4.求一个逻辑函数F 的对偶式,可将F 中的( A )。
A 、“·”换成“+”,“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量,反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”,“1”换成“0”5.逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6.下列逻辑电路中,不是组合逻辑电路的有( D ) A 、译码器 B 、编码器 C 、全加器 D 、寄存器7.逻辑表达式A+BC=( C ) A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8.在( A )输入情况下,“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”,其他输入为“1”D.任一输入为“1”9.逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10.时序逻辑电路一定包含( A )A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11.时序逻辑电路中必须有( A )A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12.逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
………密………封………线………以………内………答………题………无………效……电子科技大学2013 -2014学年第 二 学期期 末 考试 A 卷课程名称:_数字逻辑设计及应用__ 考试形式: 闭卷 考试日期: 20 14 年 07 月 10 日 考试时长:_120___分钟课程成绩构成:平时 30 %, 期中 30 %, 实验 0 %, 期末 40 % 本试卷试题由___六__部分构成,共__8___页。
题号 一 二 三 四 五 六 七 八 九 十 合计得分I. Fill out your answers in the blanks(3’ X 10=30’)1. A circuit with 10 flip-flops can store ( 10 ) bit binary numbers, that is, include ( 1024 或 210 ) states at most.2. A 5-bit linear feedback shift-register (LFSR) counter with no self-correction can have ( 31 或 25-1 ) normal states.3. A modulo-24 counter circuit needs ( 5 ) D filp-flops at least. A modulo-500 counter circuit needs ( 3 ) 4-bit counters of 74x163 at least.4. If an 74x148 priority encoder has its 1, 3, 4, and 5 inputs at the active level, the active LOW binary output is ( 010 ) .5. State/output table for a sequential circuit is shown as Table 1. X is input and Z n is output. Assume that the initial state is S 0, if the input sequence is X = 01110101, the output sequence should be ( 11001100 或110011000 ). 【可以确定的输出序列应该有9位】.3 ) up/down counter.n+1n 21………密………封………线………以………内………答………题………无………效……7. A serial sequence generator by feedback shift registers 74x194 is shown in Figure 1, assume the initial state is Q2Q1Q0 = 100, the feedback function LIN = Q2’Q1’ + Q2Q0’, the output sequence in Q2 is ( 100110循环输出 ).Figure 18. When the input is 01100000 of an 8 bit DAC, the corresponding output voltage is 3.76V. The output voltage range for the DAC is ( 0 ~ 9.99 或568221276.3+−×或9625576.3× )V. 【本题并未对误差范围进行要求,一般可保留2位小数。
数字逻辑期末考试A卷参考答案Company number【1089WT-1898YT-1W8CB-9UUT-92108】《数字逻辑》期末考试A卷参考答案一、判断题:下面描述正确的打‘√’,错误的打‘×’(每小题1分,共10分)1、为了表示104个信息,需7位二进制编码[√ ]2、BCD码能表示0至15之间的任意整数 [× ]3、余3码是有权码 [× ]4、2421码是无权码[× ]5、二值数字逻辑中变量只能取值0和1,且表示数的大小[× ]6、计算机主机与鼠标是并行通信[× ]7、计算机主机与键盘是串行通信[√ ]8、占空比等于脉冲宽度除于周期[√ ]9、上升时间和下降时间越长,器件速度越慢[√ ]10、卡诺图可用来化简任意个变量的逻辑表达式 [× ]二、写出图中电路的逻辑函数表达式。
(每小题5分,共10分)1、F=A⊕B2、F=CDAB+三、选择题:(多选题,多选或少选不得分,每小题2分,共20分)四、填空题(每空1分,共20分)1、一个触发器可表示__1__位二进制码,三个触发器串接起来,可表示__3__ 位二进制数。
2、欲表示十进制的十个数码,需要__4__个触发器。
3、寄存器中,与触发器相配合的控制电路通常由_门电路_(选择提示:门电路、触发器、晶体二极管)构成。
4、一个五位的二进制加法计数器,由00000状态开始,问经过75个输入脉冲后,此计数器的状态为__01011_。
5、四位移位寄存器可以寄存四位数码,若将这些数码全部从串行输出端输出,需经过__3__个时钟周期。
6、_RS_触发器存在输入约束条件,_主从JK_触发器会出现一次翻转现象。
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入,在CP为_高电平_时输入信号要求稳定不变。
8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空(共17分,每空1分) 1. (1011.11)B =( ) D =( )H 2. (16)D =( )8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000,经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中, 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ,消去的变量数目为N ,那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时,圈1求得 的最简与或式,圈0求得 的最简与或式。
二、选择(共10分,每题1分)1. DE BC A Y +=的反函数为Y =( )。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为( )。
A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平,0表示低电平,则是( )。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为( )。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有( )。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是( )。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆(存储)元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端(E 1=1,022==B A E E )时,地址码A 2A 1A 0=011,则输出07~Y Y 为( )。
数字逻辑试卷及答案计算机学院第⼆学期《数字逻辑》期未考试试卷 A 卷学号班级姓名成绩⼀、填空(每空1分,共14分)1、(21.5)10=()2=()8=()162、若0.1101x =-,则[]x 补=()3、⼗进制数809对应的8421BCD 码是()4、若采⽤奇校验,当信息位为10011时,校验位应是()5、数字逻辑电路分为()和()两⼤类6、电平异步时序逻辑电路的描述⼯具有()、()、()7、函数()()F A B C D =+?+的反函数是()8、与⾮门扇出系数N O 的含义是()9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象,则应增加的冗余项是()⼆、选择题(每空2分,共16分)从下列各题的四个答案中,选出⼀个正确答案,并将其代号填⼊括号内1、数字系统采⽤()可以将减法运算转化为加法运算A .原码B .余3码C .Gray 码D .补码2、欲使J-K 触发器在CP 脉冲作⽤下的次态与现态相反,JK 的取值应为() A .00 B .01 C .10 D .113、对完全确定原始状态表中的6个状态,A 、B 、C 、D 、E 、F 进⾏⽐简,若有(A ,B ),(D 、E )等效,则最简状态表中只有()个状态A .2B .4C .5D .6 4、下列集成电路芯⽚中,()属于组合逻辑电路 A .计数器74290 B .寄存器74194 C .三⼀⼋译码器74138 D .集成定时器5G555 5、设计⼀个20进制同步计数器,⾄少需要()个触发器 A .4 B .5 C .6 D .20 6、⽤5G555构成的多谐振荡器有()A .两个稳态B .两个暂稳态C .⼀个稳态,⼀个暂稳态D .既没有稳态,也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是()A .与阵列可编程、或阵列可编程B .与阵列不可编程、或阵列可编程C .与阵列可编程、或阵列不可编程D .与阵列不可编程、或阵列不可编程 8、最⼤项和最⼩项的关系是()A .i i m M =B .i i m M =C .1i i m M ?=D .⽆关系三、逻辑函数化简(6分)把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式四、分析题(每⼩题12分,共24分)1、分析图1所⽰组合逻辑电路①写出输出函数表达式②列出真值表③说明电路功能2、分析图2所⽰脉冲异步时序逻辑电路①写出输出函数和激励函数表达式②列出次态真值表,作出状态表和状态图③说明电路功能④设初态2100y y =,作出x 输⼊4个异步脉冲后的状态y 2y 1和输出z 的波形图。
电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称:_数字逻辑设计及应用__ 考试形式:闭卷考试日期:20 13 年07 月05 日考试时长:_120___分钟课程成绩构成:平时30 %,期中30 %,实验0 %,期末40 %本试卷试题由___七__部分构成,共__7___页。
I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation,the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C isactive low.B) A D flip flop is edge triggered and its output will not change until the edge of thecontrolling CLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronouspreset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案:激励方程: D 1=Q 2/,D 2= Q 1转移方程:Q 1 *= D 1=Q 2/,Q 2 *=D 2= Q 1 输出方程:Z= (CLK+Q 2)/参考评分标准:1. 5个方程正确得5分;每错一个扣1分,扣完5分为止;2. Q 1、Q 2、Z 的波形边沿判断正确,得3分,错一个,扣1分,扣完3分为止;每个上升沿和下降沿各0.5分,错1处扣0.5分,扣完7分为止。
IV . Analyze the sequential-circuit as shown below, which contains two 74x163 4-bit binarycounter. [15’]得 分 得 分1. Write out the logic expression LD_L for U1 and CLR_L for U2.[4’]2. Assume the initial state is 310, write out the state sequence for the circuit. [8’]3. Describe the modulus for the circuit. [3’]The function table for 74x163Inputs Current state Next state OutputsCLR_L LD_L ENT ENP QD QC QB QA QD* QC* QB* QA* RCO0 X X X X X X X 0 0 0 0 01 0 X X X X X X D C B A 01 1 0 X X X X X QD QC QB QA 01 1 X 0 X X X X QD QC QB QA 01 1 1 1 0 0 0 0 0 0 0 1 01 1 1 1 0 0 0 1 0 0 1 0 01 1 1 1 0 0 1 0 0 0 1 1 01 1 1 1 0 0 1 1 0 1 0 0 01 1 1 1 ............. .. 01 1 1 1 1 1 1 1 0 0 0 0 1参考评分标准:1. LD_L=Q3/,CLR_L=(Q5Q4Q3)/[4’]2. 状态序列:十六进制数表示:03,...08,13,...18,23,...28,33,...38,03, (08)或十进制数表示:3,…8,19,…24,35,…40,51,…56,3,…8[8’]错1处扣1分,扣完为止。
3. m=24 [3’]得分V. Design a sequence signal generator with self-correcting to generate a serial output sequence of 101100, using a 74x194 and a 74x151.[15’]1.List the transition table .[4’]2.Write out the canonical sum of feedback function LIN.[[4’]The function table for 74x194 Iutputs Next stateFunction S1 S0 QA* QB* QC* QD*0 00 11 0 1 1 QA QB QC QDRIN QA QB QCQB QC QD LINA B C DHoldShift rightShift leftLoad3.Draw the circuit diagram.[7’]参考评分标准:1.转移表正确4分,错1行扣0.5分。