数电实验报告 实验七 计数器逻辑功能测试及应用2

数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。

2、掌握二进制计数器和十进制计数器的工作原理和使用方法。

二、实验设备：1、数字电路实验箱；2、74LS90。

三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。

计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。

2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。

在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。

其中前两个为异步清0端，后两个为异步置9端。

CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。

当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。

时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。

四、实验原理图及实验结果：1、实现0～9十进制计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。

2、实现六进制计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。

3、实现0、2、4、6、8、1、3、5、7、9计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。

2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。

（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。

（3）熟悉中规模集成计数器设计任意进制计数器的方法。

（4）初步理解数字电路系统设计方法，以数字钟设计为例。

2．实验仪器设备（1）数字电路实验箱。

（2）数字万用表。

（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。

（2）复习实验所用芯片的结构图、管脚图和功能表。

（3）复习实验所用的相关原理。

（4）按要求设计实验中的各电路。

4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。

（2）利用集成计数器芯片构成任意（N）进制计数器方法。

①反馈归零法。

反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。

把模数大的计数器改成模数小的计数器，关键是清零信号的选择。

异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。

还要注意清零端的有效电平，以确定用与门还是与非门来引导。

②反馈置数法。

反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。

其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。

实验四计数器及其应用一、实验目的1、掌握中规模集成计数器的使用及功能测试方法2、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

1、中规模十进制计数器CC40192（74LS192）是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图9－2所示。

图9－2 CC40192引脚排列及逻辑符号图中LD—置数端 CPU —加计数端 CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端 CR—清除端CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：表9－1当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。

当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。

当CR 为低电平，LD 为高电平时，执行计数功能。

执行加计数时，减计数端CP D 接高电平，计数脉冲由CP U 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。

执行减计数时，加计数端CP U 接高电平，计数脉冲由减计数端CP D 输入，表9－2为8421码十进制加、减计数器的状态转换表。

表9－2加法计数减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。

同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。

图9－3是由CC40192利用进位输出CO 控制高一位的CP U 端构成的加数级联图。

图9－3 CC40192级联电路3、实现任意进制计数(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。

计数器实验报告实验目的：通过实验了解计数器的原理和工作方式，掌握计数器的使用方法。

实验仪器：计数器、示波器、信号发生器、电压表。

实验原理：计数器是一种能够自动地对输入脉冲进行计数的电子器件。

它主要由时钟脉冲输入、计数寄存器、计数器控制逻辑以及显示器等部分组成。

实验步骤：1. 准备好实验仪器，包括计数器、示波器、信号发生器和电压表。

2. 将信号发生器的输出信号连接到计数器的时钟脉冲输入口。

3. 设置信号发生器的频率为100 Hz，并调整信号幅度为适当值。

4. 将计数器的数字显示设置为0。

5. 打开计数器和示波器电源，并打开示波器，将示波器的探头连接到计数器的输出端口。

6. 调节示波器的水平和垂直位置，以便能够观察到计数器的输出信号。

7. 开始计数，观察并记录计数器的输出信号和显示结果。

8. 改变信号发生器的频率和幅度，再次进行观察和记录。

实验结果：根据我们的实验步骤和操作，我们观察到计数器的输出信号呈现出逐渐增大的趋势，并且显示结果与输出信号一致。

当频率改变时，计数器的输出结果也会相应地改变。

实验分析：通过实验，我们了解了计数器的基本原理和工作方式，并成功地进行了计数器的实验操作。

实验结果表明，计数器能够准确地对输入脉冲进行计数，并将计数结果显示出来。

同时，我们还观察到了信号发生器频率和幅度对计数器结果的影响，这与我们的预期一致。

实验结论：通过本次实验，我们深入了解了计数器的原理和工作方式，掌握了计数器的使用方法。

实验结果表明，计数器能够准确地对输入脉冲进行计数，并将计数结果显示出来。

同时，我们还观察到了信号发生器频率和幅度对计数器结果的影响。

数字电路逻辑实验报告数字电路逻辑实验报告引言：数字电路逻辑实验是电子工程专业学生必修的一门实践课程，通过该实验可以加深对数字电路基本原理和逻辑设计的理解。

本文将对我所进行的数字电路逻辑实验进行详细报告，包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。

实验目的：本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路，如门电路、触发器电路等，加深对数字电路原理的理解。

同时，通过实验操作，掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。

实验原理：数字电路是由逻辑门组成的，逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。

常见的逻辑门有与门、或门、非门等。

在实验中，我们将通过搭建逻辑门电路，实现不同的逻辑运算。

实验步骤：1. 实验前准备：检查实验设备的连接是否正确，确保电源和接地正常。

2. 搭建与门电路：根据逻辑与门的真值表，按照电路图连接与门电路。

3. 搭建或门电路：根据逻辑或门的真值表，按照电路图连接或门电路。

4. 搭建非门电路：根据逻辑非门的真值表，按照电路图连接非门电路。

5. 搭建触发器电路：根据触发器的真值表，按照电路图连接触发器电路。

6. 进行实验测试：将不同的输入信号输入电路，观察输出信号的变化。

实验结果：经过实验测试，我们得到了以下结果：1. 与门电路：当输入信号A和B同时为高电平时，输出信号为高电平；否则输出信号为低电平。

2. 或门电路：当输入信号A和B中至少有一个为高电平时，输出信号为高电平；否则输出信号为低电平。

3. 非门电路：当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。

4. 触发器电路：触发器电路可以实现存储功能，当输入信号满足特定条件时，输出信号的状态会发生改变。

实验总结：通过本次实验，我对数字电路逻辑的原理和设计有了更深入的理解。

通过搭建不同的逻辑门电路和触发器电路，我熟悉了数字电路的搭建过程，并掌握了信号的传输规律。

数电实验报告计数器《数电实验报告：计数器》实验目的：本实验旨在通过搭建和测试计数器电路，加深对数电原理的理解，掌握计数器的工作原理和应用。

实验器材：1. 74LS76触发器芯片2. 74LS00与非门芯片3. 74LS08与门芯片4. 电源5. 示波器6. 万用表7. 逻辑开关8. 连接线实验原理：计数器是一种能够对输入的脉冲信号进行计数并输出相应计数结果的电路。

在本实验中，我们将使用74LS76触发器芯片搭建一个4位二进制同步计数器。

该计数器能够对输入的脉冲信号进行计数，并通过LED灯显示计数结果。

实验步骤：1. 根据74LS76触发器芯片的引脚图和真值表，搭建4位二进制同步计数器电路。

2. 将74LS00与非门芯片连接到计数器电路中，用于产生时钟信号。

3. 将74LS08与门芯片连接到计数器电路中，用于控制LED灯的显示。

4. 接通电源，使用逻辑开关产生输入脉冲信号。

5. 使用示波器和万用表对计数器电路的各个部分进行测试和调试。

实验结果：经过调试和测试，我们成功搭建了一个4位二进制同步计数器电路。

当输入脉冲信号时，LED灯能够正确显示计数结果，符合预期。

实验分析：通过本次实验，我们深入理解了计数器的工作原理和应用。

计数器是数字电路中常用的基本模块，广泛应用于各种计数和计时场合。

掌握计数器的原理和搭建方法，对于进一步学习和应用数字电路具有重要意义。

结论：本次实验通过搭建和测试计数器电路，加深了我们对数电原理的理解，掌握了计数器的工作原理和应用。

同时，我们也学会了使用示波器和万用表对数字电路进行测试和调试，为今后的实验和工作打下了坚实的基础。

计数器74LS112实验报告篇一：数电实验报告实验2 组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料1.Dais或XK实验仪2.万用表3.器件： 74LS00 三输入端四与非门74LS86 三输入端四与或门 74LS55 四输入端双与或门一台一台 3片 1片 1片三、预习要求1.预习组合逻辑电路的分析方法。

2.预习用与非门和异或门构成的半加器、全加器的工作原理。

3.学习二进制数的运算。

四、实验内容1.组合逻辑电路功能测试。

图2－1⑴用2片74LS00组成图2－1所示逻辑电路。

为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。

⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。

⑷将运算结果与实验比较。

(5)实验过程及实验图：1）连线图：2）实验图：(6)实验总结：用两片74ls00芯片可实现如图电路功能2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。

图2－2⑴ 在实验仪上用异或门和与门接成以上电路。

A、B接电平开关S，Y、Z接电平显示。

⑵ 按表2－2要求改变A、B状态，填表。

（3）实验过程及实验图： 1）管脚图：2）实验图（4）实验总结：用异或门（74LS86）和与非门可组成半加器3.测试全加器的逻辑功能。

⑴写出图2－3电路的逻辑表达式。

⑵根据逻辑表达式列真值表。

⑶根据真值表画逻辑函数SiCi的卡诺图。

Si=⑷填写表2－3各点状态。

图2－3Ci=⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。

表2－4（6）实验过程及实验图：1）引脚图：篇二：实验七计数器实验篇三：数字逻辑实验报告DONGFANG COLLEGE，FUJIAN AGRICULTURE AND FORESTRY UNIVERSITY 实验报告课程名称：数字逻辑系别：计算机系年级：20xx级专业：计算机科学与技术班级： 1学号： 13603030 姓名：成绩：20xx年 12 月 23 日实验一一．实验目的1.熟悉门电路逻辑功能2.熟悉数字逻辑学习机及的使用二．实验器材器件：74LS00 二输入端四与非门 1片 74LS04 非门1片三．实验内容与非门逻辑功能测试非门逻辑功能测试电路图：74LS00 四2输入与非门74LS04 非门四．实验感想在做与非门逻辑功能测试和非门逻辑功能测试的实验前，本以为不会难做，就像以前做其他实验一样，刚开始做的时候就遇到了很大的问题，不知道从哪一步下手，因为从来没有用过实验的仪器不知道怎么使用它。

实训六. 竞争与冒险测试一． 实训目的1. 了解并测试组合和逻辑电路的竞争与冒险现象。

2. 掌握克服竞争与冒险的基本方法和策略。

二． 实训仪器与设备1. 通用数字逻辑电路实验箱一台。

2. 74HC86、74HC00、74HC74各二块，74HC21一块。

3. MSO 示波器一台。

4. 双通道信号源一台三． 实训原理1. 竞争与冒险的产生主要是因为逻辑信号在传递的过程中延迟所致，它与输入信号的频率、逻辑函数表达形式等都有直接关系。

无论是组合逻辑还是时序逻辑都有竞争与冒险产生的可能。

验证竞争与冒险的存在，对我们今后的实际应用有着非常重要的意义，特别是掌握了克服竞争与冒险的方法，意义更加重要。

图6-1是用74HC86异或门延迟后，在输出端观察竞争与冒险电路；图6-2是用74HC00与非门延迟后，在输出端观察竞争与冒险电路，调节输入信号的频率，在不同输出点观察竞争与冒险的输出波形情况，根据所学知识，提出解决的方案。

图6-3是解决竞争与冒险（毛刺）信号方案之一,它是用D 触发器设计的一个滤波器，要求CP 频率必须高于4倍以上有毛刺信号，输出为正窄脉冲，方法简单可行。

图6-1异或门竞争与冒险测试电路图6-2与非门竞争与冒险测试电路Y8Y8图6-3竞争与冒险滤波器测试电路四. 实训内容与步骤（测试必须用MSO示波器的模拟输入端CH1、CH2观察波形）1. 根据实训内容，在课前分析竞争与冒险产生的原因、解决的办法、各种解决方案的优缺点，2.填写表6-1。

在测试Y0~ Y7时，要修改测试电路，如Y7测试时，要将接高电平的一端接对应异或门输入端。

记录数据时，标记有毛刺脉冲是↑还是↓，并分析其原因。

3. 填写表6-2。

在测试Y0~ Y7时，要修改测试电路，如Y7测试时，要将接高电平的一端接对应与非门输入端。

记录数据时，标记有毛刺脉冲是↑还是↓，并分析其原因。

4.CP必须高于第一级（含有毛刺输入端）D触发器的D信号频率4倍以上，用示波器观察是否还有竞争与冒险毛刺存在，并填写表6-3，如果毛刺脉冲被消除了，说明其原理，如果没有消除，分析其原因。

第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。

2. 掌握常用数字电路的分析方法。

3. 培养动手能力和实验技能。

4. 提高对数字电路应用的认识。

二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。

本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。

四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。

（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。

（3）分析输出波形，验证逻辑门电路的正确性。

2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。

（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。

（3）分析输出波形，验证触发器电路的正确性。

3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。

（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。

（3）分析输出波形，验证计数器电路的正确性。

4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。

（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。

（3）分析输出波形，验证寄存器电路的正确性。

五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。

实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。

2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。

实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。

3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。

实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。

数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。

2、掌握二进制计数器和十进制计数器的工作原理和使用方法。

二、实验设备：1、数字电路实验箱；2、74LS90。

三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。

计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。

2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。

在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。

其中前两个为异步清0端，后两个为异步置9端。

CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。

当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。

时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。

四、实验原理图及实验结果：1、实现0～9十进制计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。

2、实现六进制计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。

3、实现0、2、4、6、8、1、3、5、7、9计数。

1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。

一、实验目的1. 理解计数器的基本原理和功能。

2. 掌握使用集成触发器构成计数器的方法。

3. 熟悉中规模集成计数器的使用及功能测试方法。

4. 了解计数器在数字系统中的应用。

二、实验器材1. 数字电路实验箱2. 同步十进制可逆计数器74LS1923. 2输入四与门74LS004. 模拟示波器5. 逻辑分析仪6. 电源三、实验原理计数器是一种用于统计输入脉冲个数的逻辑电路，广泛应用于数字系统中。

计数器不仅可以实现计数功能，还可以用于定时控制、分频、数字运算等。

根据计数进制、触发器翻转方式、计数功能等不同，计数器可以分为多种类型。

1. 计数进制：二进制计数器、十进制计数器、任意进制计数器。

2. 触发器翻转方式：同步计数器、异步计数器。

3. 计数功能：加法计数器、减法计数器、可逆计数器。

本实验采用74LS192同步十进制可逆计数器和74LS00四与门组成计数器电路。

四、实验内容及步骤1. 搭建实验电路：- 将74LS192的时钟输入端CP、复位端R、置数端S、计数输出端Q0-Q3分别与74LS00的输入端相连。

- 将74LS192的时钟输入端CP接至实验箱的时钟信号输出端。

- 将74LS192的复位端R和置数端S接至实验箱的控制信号输出端。

- 将74LS192的计数输出端Q0-Q3分别连接至逻辑分析仪的输入端。

2. 功能测试：- 测试计数器的计数功能：观察逻辑分析仪显示的计数输出波形，验证计数器能否实现计数功能。

- 测试计数器的复位功能：通过控制实验箱的控制信号，观察逻辑分析仪显示的计数输出波形，验证计数器能否实现复位功能。

- 测试计数器的置数功能：通过控制实验箱的控制信号，观察逻辑分析仪显示的计数输出波形，验证计数器能否实现置数功能。

3. 计数器应用：- 利用计数器实现定时功能：将计数器的计数输出端Q0-Q3分别连接至74LS00的输入端，通过组合逻辑电路实现定时功能。

- 利用计数器实现分频功能：将计数器的计数输出端Q0-Q3分别连接至74LS00的输入端，通过组合逻辑电路实现分频功能。

一、实验目的1. 理解和掌握计数器的基本原理和工作方式。

2. 学习计数器显示电路的设计与搭建方法。

3. 熟悉计数器在数字电路中的应用。

4. 培养实际操作能力和问题解决能力。

二、实验原理计数器是一种用于实现计数功能的数字电路，其基本原理是利用触发器进行计数。

常见的计数器有异步计数器和同步计数器两种。

异步计数器采用触发器级联的方式，计数过程中各个触发器的翻转时间不同，因此存在一定的延迟；同步计数器则采用统一的时钟信号，使得各个触发器同时翻转，计数速度快。

计数器显示电路主要由计数器、译码器和显示器三部分组成。

计数器负责计数，译码器将计数器的输出转换为对应的显示信号，显示器则将译码器的信号转换为数字显示。

三、实验仪器与材料1. 数字逻辑实验箱2. 计数器芯片（如74LS90、74LS161等）3. 译码器芯片（如74LS48、CD4511等）4. 显示器（如七段数码管）5. 电源、导线、连接器等四、实验步骤1. 搭建计数器电路（1）根据实验要求选择合适的计数器芯片，如74LS90。

（2）按照计数器芯片的引脚功能，将计数器的输入端、输出端和时钟信号分别连接到实验箱的相应接口。

（3）检查电路连接是否正确，确保无短路或接触不良现象。

2. 搭建译码器电路（1）根据实验要求选择合适的译码器芯片，如74LS48。

（2）将译码器的输入端连接到计数器的输出端。

（3）将译码器的输出端连接到显示器的输入端。

（4）检查电路连接是否正确，确保无短路或接触不良现象。

3. 搭建显示器电路（1）将显示器的各个段分别连接到译码器的输出端。

（2）检查电路连接是否正确，确保无短路或接触不良现象。

4. 电源连接（1）将实验箱的电源连接到计数器、译码器和显示器的电源接口。

（2）确保电源电压符合实验要求。

5. 电路调试（1）打开实验箱电源，观察显示器是否正常显示数字。

（2）通过实验箱的按键或开关控制计数器的计数方向和速度。

（3）观察显示器显示的数字是否与计数器的计数值一致。

计数器实验报告实验目的，通过实验掌握计数器的工作原理和使用方法，加深对数字电路的理解。

一、实验原理。

计数器是一种能够按照一定规律进行计数的电路。

在数字电路中，计数器是十分常见的一种元件，它能够将输入的脉冲信号转换为相应的数字输出。

常见的计数器有二进制计数器、十进制计数器等。

二、实验器材。

1. 计数器芯片。

2. 电源。

3. 示波器。

4. 逻辑开关。

5. 连接线。

6. 示波器探头。

三、实验步骤。

1. 将计数器芯片插入实验板中，并连接好电源。

2. 将示波器探头连接到计数器芯片的输出端口。

3. 通过逻辑开关输入脉冲信号，观察示波器上的输出波形。

4. 调整逻辑开关的输入频率，记录下不同频率下的输出波形。

5. 分析实验结果，总结计数器的工作特性。

四、实验结果。

经过实验，我们观察到在不同的输入频率下，计数器的输出波形呈现出不同的计数规律。

当输入频率增加时，计数器的计数速度也随之增加。

通过示波器的观测，我们可以清晰地看到计数器的工作状态，从而加深对其工作原理的理解。

五、实验分析。

通过本次实验，我们深入了解了计数器的工作原理和特性。

计数器作为数字电路中的重要元件，广泛应用于各种计数和计时场合。

掌握计数器的工作原理对于进一步学习数字电路和逻辑设计具有重要意义。

六、实验总结。

本次实验通过实际操作，使我们更加深入地理解了计数器的工作原理和特性。

在今后的学习和工作中，我们将进一步应用和拓展所学知识，不断提高自己的实践能力和创新能力。

七、实验心得。

通过本次实验，我对计数器有了更加深入的了解，也增强了对数字电路的兴趣。

在未来的学习和工作中，我将继续努力，不断提升自己的专业能力，为实现自己的梦想奠定坚实的基础。

以上就是本次计数器实验的实验报告，希望能对大家有所帮助。

谢谢！。

第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。

2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。

3. 通过综合实验，培养团队合作精神和实践操作能力。

二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。

2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。

3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。

三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。

（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。

（3）使用ModelSim软件对加法器进行仿真，验证其功能。

2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。

（2）使用Verilog HDL语言编写代码，实现4位计数器。

（3）使用ModelSim软件对计数器进行仿真，验证其功能。

3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。

（2）使用Verilog HDL语言编写代码，实现数字时钟功能。

（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。

四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。

2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。

3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。

五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。

2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。

3. 培养了团队合作精神和实践操作能力。

六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。

2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。

中山大学数字电路与逻辑设计实验报告SUN YAT-SEN UNIVERSITY院（系）学号17339072专业实验人欧雪莹实验题目：实验七译码显示电路一．实验目的（1）掌握中规模集成译码器的逻辑功能和抵用方法（2）熟悉数码管的使用二．实验器件（1）数字电路实验箱、数字万用表、示波器。

（2）器件：74LS48,74LS194,74LS73,74LS00三．实验内容（1）使用显示内容决定显示位置的方法显示学号（2）使用显示位置决定显示内容的方法显示学号四．实验原理1.数码显示译码器BCD码七段译码驱动器-----74LS48,用来驱动共阴极。

在实验箱上使用了两个四位数码管，对应已经连接好74LS48，实验时无需再练线，74LS48只保留引出了A0、A1、A2、A3四个引脚。

2.四节拍发生器在第一个脉冲的上升沿到达后，置入0111，在CP作用下依次为1011,1101,1110，在第四个CP下降沿到达后又使Q=1，实现第二个循环。

2.扫描式显示利用数码管的余辉效应和人眼的视觉暂留效应,虽然在某一时刻只有一个数码管在显示,但人眼看到的是多个数码管“同时”被点亮的效果。

由选通信号控制多路开关,先后送出由高位到低位(或由低位到高位)一位十进制的BCD码。

3.具体实验方法有两种，一是内容决定显示位置。

二是位置决定显示内容。

下面是具体的设计过程：（1）显示内容决定显示位置将脉冲信号输入74LS197作为十六进制计数器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。

并将74LS197的低三位输出作为译码器74LS138的输入，译码器输出分别接到74LS48对应输入端即可实现0~7的译码。

通过对74LS197的输出做逻辑运算在（当输出位1001时，将其运算为0，输入到74LS48对应端口）实现9的译码。

（2）显示位置决定显示内容通过74LS194作为四节拍顺序脉冲发生器,输出分别连入两块4位数码管的位选端,做到控制数码管从第1位到第4位扫描的同时在第5位到第8位扫描。

第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。

2. 熟悉数字电路实验设备和仪器的基本操作。

3. 培养实际动手能力和解决问题的能力。

4. 提高对数字电路设计和调试的实践能力。

二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。

（2）设计简单的组合逻辑电路，如全加器、译码器等。

2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。

（2）设计简单的时序逻辑电路，如计数器、分频器等。

3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。

（2）分析电路的输入输出关系，验证电路的正确性。

4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。

（2）分析电路的输入输出关系，验证电路的正确性。

5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。

（2）对比实际实验结果和仿真结果，分析误差原因。

四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。

（2）了解实验器材的性能和操作方法。

（3）准备好实验报告所需的表格和图纸。

2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。

（2）使用万用表测试电路的输入输出关系，验证电路的功能。

（3）记录实验数据，分析实验结果。

3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。

（2）使用示波器观察触发器的输出波形，验证电路的功能。

（3）记录实验数据，分析实验结果。

4. 组合逻辑电路实验（1）设计4位二进制加法器电路。

（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。

（3）记录实验数据，分析实验结果。

实验七计数器逻辑功能测试及应用一、实验目的1、熟悉中规模集成电路计数器74HC160的逻辑功能，使用方法及应用。

2、掌握构成任意进制计数器的方法。

二、实验设备及器件1、数字逻辑电路实验板2、74HC160同步加法二进制计数器 1片。

3、74HC00二输入四与非门 1片。

三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。

按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。

根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。

还有可预置数和可编程序功能计数器等等。

目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。

使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

集成计数器74HC160其管脚排列如图:四、实验内容一、M=1074HC160芯片构成十进制计数器：参考图如图连接电路，数码管连续显示从0到9，十个数字。

二、模6计数器通过一块74HC160和一块74HC00构成模6计数器，电路图如下如图连接电路，将输出连至数码管，可见数码管从0到5，共6个状态。

、五、实验总结通过这次试验，我对计数器的应用有了深刻的理解，计数器是数字系统中用得最多的时序逻辑电路,当我们在设计任意进制计数器(即计数模不是2及10)时,一般采用现有的中规模集成计数器芯片,通过适当的反馈连接加以实现。

深圳大学实验报告课程名称：数字电子技术实验项目名称：计数器学院：光电工程学院专业：光源与照明指导教师：**报告人：黄学号：2016 班级：实验时间：2018年12月19日实验报告提交时间：教务处制三、实验原理：计数器器件是应用较广的器件之一，它有很多型号，各自完成不同的功能，可根据不同的需要选用。

本实验选用74LS162做实验器件。

74LS162引脚图见图1。

74LS162是十进制BCD同步计数器。

Clock是时钟输入端，上升沿触发计数触发器翻转。

允许端P和T都为高电平时允许计数，允许端T为低时禁止Carry产生。

同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。

清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。

74LS162的进位位Carry在计数值等于9时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。

四、实验内容与步骤：（一）实验内容：1、用1片74LS162和1片74LS00采用复位法构一个模7计数器。

用单脉冲做计数时钟，观测计数状态，并记录。

用连续脉冲做计数时钟，观测并记录Q D，Q C，Q B，Q A的波形。

2、用1片74LS162和1片74LS00采用置位法构一个模7计数器。

用单脉冲做计数时钟，观测并记录Q D，Q C，Q B，Q A的波形。

3、用2片74LS162和1片74LS00构成一个模60计数器。

2片74LS162的Q D，Q C，Q B，Q A分别接两个译码显示的D，B，C，A端。

用单脉冲做计数时钟，观测数码管数字的变化，检验设计和接线是否正确。

（二）实验接线及测试结果：1、复位法构成的模7计数器接线图及测试结果（1）复位法构成的模7计数器接线图图9.1 复位法7进制计数器接线图1 图9.2 复位法7进制计数器接线图2 图中，AK1是按单脉冲按钮，LED0，LED1，LED2和LED3是逻辑状态指示灯，100kHz 是连续脉冲源。