当前位置：文档之家 › 精品课件-电子设计自动化(EDA)(朱晓红)-第5章

精品课件-电子设计自动化(EDA)(朱晓红)-第5章

  • 格式：ppt
  • 大小：1000.50 KB
  • 文档页数：91

下载文档原格式

  / 91

合集下载

电子设计自动化EDA技术精品课程课程设计

电子设计自动化EDA技术精品课程课程设计

三、教学实施—资讯(以3.1电机 单向运行的控制线路板制作为例)
教师
学生
项目目标描述：
• 控制线路的原理图 绘制原则及分析……
课前预习 • 资料准备 • 知识准备
布置任务：
• 制作电机单向运行
的控制线路板……
发资料： 学习资料、任书引 导文、工艺文件等
● 阅读学习资料 • 查阅收集资料， 学习相关知识
观察、指导
双向互动
学生
• 班长组织分组讨论 • 交流对线路板制作 任务的认识
• 分头学习项目设 计方法和过程 • 交流学习到的方 法和相关知识
● 各组制订完成项 目计划 • 组长组织讨论修 改计划，达成一致
项目计划、方案初稿
三、教学实施——决策
教师
教师干预： • 审阅各组方案
项目实施计划初稿
• 组织演示、讨论 • 提出修改意见 • 讲解设计方案关 键知识和技能
一、课程设置——课程定位
就业岗位
电气自动化技术专业课程体系重构
典型工作过程
学习领域
工厂电气设备的辅 助设计、安装、调
试、维护人员
电气控制系统
简单设计、运
行管理
解
构
自动化生产线的安 装、使用、维护技
术人员
仪器仪表的配置、 检测、调试与维修
技术人员
常用电气控制线路的制 作与维修
电路原理图绘制
电子产品制作与检修
一、课程设置——课程设计
能力目标
职业能力: • 电气识图、制图能力 • 常用供配电设备的识别、 选择、使用、调整 • 电气装配与调试能力 • 电工作业安全与工厂供配 电技术应用能力
方法能力： • 独立学习能力 • 获取新知识能力 • 决策能力 • 制定、实施工作计 划的能力

精品课件-电子设计自动化(孙加存)-第5章

精品课件-电子设计自动化(孙加存)-第5章

第５章 VHDL基本结构
VHDL的功能描述语句包含五种不同类型的语句，分别为块语 句(BLOCK)、进程语句(PROCESS)、信号赋值语句、子程序调用语 句和元件例化语句，其结构图如图5-4所示。其中块语句(BLOCK)、 进程语句(PROCESS)、子程序调用语句在下节讲述，并行信号赋 值语句在6.2节中讲述，元件例化语句在6.3节讲述。例5-4是一 个描述1对2 数据分配器电路的完整的VHDL程序。
第５章 VHDL基本结构
BEGIN
adder:BLOCK
--全加器
BEGIN
sum<=x XOR y XOR cb;
c0<=(x AND y)OR (x AND cb) OR (y AND cb);
END BLOCK adder;
subtractor:BLOCK
--全减器
BEGIN
d<=x XOR y XOR cb;
[进程标号：] PROCESS [(敏感信号列表)] 进程说明语句； BEGIN
END dataflow;
--实体定义 --结构体定义
第５章 VHDL基本结构
5.3 结构体基本组成部分 5.3.1 块语句
块(BLOCK)的应用类似于利用Protel画一个复杂的电路原 理图，可以将这个复杂的原理图分成多个模块，则每个模块就 对应一部分块语句。块语句的使用格式如下：
块标号：BLOCK [端口说明语句] [类属参数说明语句]
第５章 VHDL基本结构
端口说明是对设计实体中输入和输出端口的描述，格式如下： PORT(端口名(，端口名)：方向 数据类型名；
端口名(，端口名)：方向 数据类型名)； 端口名是赋予每个系统引脚的名称，通常用几个英文字母组 成，一般采用代表管脚信号实际意义的英文表示。各个端口名必 须是唯一的，不能重复，不能与VHDL的保留字相同。 端口方向是引脚信号的方向，指明其是输入、输出或其它， 详细的方向类型见表5-1。

精品课件-电子设计自动化(EDA)(朱晓红)-第1章

精品课件-电子设计自动化(EDA)(朱晓红)-第1章
14
第1章 绪 论
2. Multisim2001的安装 Multisim2001的安装是基于Windows的操作界面之下的。下 面介绍的是以安装源盘为光盘，在Windows XP操作系统下的安 装步骤。 Multisim2001的安装光盘可以自行启动运行，具体安装步 骤如下： (1) 开始安装前请退出所有的Windows应用程序。将光盘放 入光驱，光盘会自启动，出现图1.2所示的安装程序的启动画面， 单击【Next】按钮继续。
45
第1章 绪 论
图1.15 Components菜单
46
第1章 绪 论
(5) 安装后将光盘上的license.dat 拷贝 到 :\isptools\license目录下。
(6) 重新启动计算机即可运行ispLEVER软件。
47
第1章 绪 论
上机操作 操作1 Multisim2001软件的安装 操作2 Protel 99 SE软件的安装 操作3 ispLEVER软件的安装
42
第1章 绪 论
1.3.3 ispLEVER软件的安装 ispLEVER软件的安装步骤如下： (1) 关闭所有Windows应用程序，将光盘放入光驱。 (2) 运行:\isplever3.0\lattice\setup，出现图1.14所示
的安装程序的启动画面。
43
第1章 绪 论
图1.14 安装程序画面
48
第1章 绪 论
课后练习 1．简述EDA技术的含义和发展。 2．常用的EDA工具有哪些？
49
第1章 绪 论
每一种知识都需要努力， 都需要付出，感谢支持！
50
第1章 绪 论
知识就是力量，感谢支持！
51
第1章 绪 论

华中科技大学模拟电子技术课件

华中科技大学模拟电子技术课件

半导体二极管
1. 半导体二极管的结构和符号 (2) 面接触型二极管
PN结面积大，一般用于 工频、大电流整流电路。
（a）面接触型 （b）集成电路中的平面型
（c）代表符号
华中科技大学文华学院
《模拟电子技术》
半导体二极管
1. 半导体二极管的结构和符号 2. 二极管的伏安特性 i IS (e
u / UT
华中科技大学文华学院
《模拟电子技术》
半导体二极管
1. 半导体二极管的结构和符号 在PN结上加上引线和封装，就成为一个二极管。 二极管按结构分有点接触型、面接触型两大类。 (1) 点接触型二极管
PN结面积小，结电 容小，用于检波和 变频等高频电路。
点接触型二极管结构示意图
华中科技大学文华学院
《模拟电子技术》
• 低电阻 • 大的正向扩散电流
2. PN结外加反向电压
• 高电阻 • 很小的反向漂移电流
由此可以得出结论： PN结具有单向导电性。
华中科技大学文华学院
《模拟电子技术》
PN结的单向导电性
PN结的伏安特性
3. PN结的击穿
PN结的反向电压增加到一定数值 时，反向电流突然快速增加，此 现象称为PN结的反向击穿。 热击穿——不可逆 雪崩击穿 电击穿——可逆 齐纳击穿
充填空穴来实现的。 华中科技大学文华学院
《模拟电子技术》
1.1 半导体基础知识
• 半导体材料 硅Si和锗Ge • 半导体的共价键结构 • 本征半导体 • 杂质半导体 在本征半导体中掺入某些微量元素作为杂质， 可使半导体的导电性发生显著变化。
掺入的杂质主要是三价或五价元素。 掺入杂质的本征半导体称为杂质半导体。
(3) 结电容CJ

EDA技术课程介绍.ppt

EDA技术课程介绍.ppt

学习本课程有何用处？

复杂电子系统很大一部分使用CPLD/FPGA来完成，例如：
数字信号处理（FFT,FILTER） 通信系统中 大量使用 CPLD/FPGA 视频与图像系统中 大量使用 CPLD/FPGA
传统数字逻辑芯片 正在被 PLD 取代

用于芯片设计前的验证设计，是进入芯片设计领域（ASIC） 的必经之路。 FPGA正在取代部分CPU的功能，可将CPU和外围逻辑电路 集成在一块FPGA芯片中。

Lattice 是模拟PLD器件的发明者 Lattice的开发工具和芯片
开发软件为PAC Designer 芯片型号有：ispPAC系列和 ispPAC-POWR系列
返回
人气可和前者比肩，该网
站还有一个“先锋工作室”，出版了很多EDA专 业书籍
EDA学习网站和论坛（二）

ALTERA、XILINX、latticese公司的官方网站
这2者均为大规模PLD和FPGAQ器件供应商，为竞争对手 / 中小规模PLD器件、模拟PLD器件的主流供应商

FPGA/CPLD 芯片主流公司官方网站
/ / /
有关软件使用，芯片手册，应用笔记， 设计实例等应有尽有。
CAD
CAD在早期是英文
Computer Aided Drafting (计算机辅助绘图) 的缩写，随着计算机软、硬件技术的发展， 演变为 Computer Aided Design （计算机辅助设计） 返回
CAPP


计算机辅助工艺设计（Computer Aided Proce关网站

门户和资源网站

/ / /download179_460.html http://www.fpga,com,cn

EDA(电子设计自动化)教程

EDA(电子设计自动化)教程
7
7.1 Nios Ⅱ嵌入式处理器简介
Nios II提供3种不同的内核，以满足系统对不同性能和成本的需求。
表7-2 Nios Ⅱ系列处理器的成员
最高性能的优化
平衡性能和尺寸
最小逻辑占用的优化
8
7.1 Nios Ⅱ嵌入式处理器简介
Nios Ⅱ vs Nios
Nios Ⅱ
Nios
Pipelined RISC Architecture Pipelined RISC Architecture
Support for PCI and Bursting DMA in SOPC Builder GUI Higher bandwidth transfers through PCI
16
7.1 Nios Ⅱ嵌入式处理器简介
Example of a Nios Ⅱ Processor System
2
7.1 Nios Ⅱ嵌入式处理器简介
内容概要
一、第一代Nios嵌入式处理器 二、第二代Nios嵌入式处理器 三、可配置的软核嵌入式处理器的优势
3
7.1 Nios Ⅱ嵌入式处理器简介
一、第一代Nios嵌入式处理器
2000年，Altera发布了Nios处理器，这是第一款可 用于可编程逻辑器件的可配置的软核处理器。 基于RISC技术 16位指令集 16/32位数据通道 5级流水线 在一个时钟周期内完成一条指令的处理 具有一种基于JTAG的OCI（片上仪器）芯核
LCD Display
Compact Flash Interface
JTAG UART
Mass Storage Support
Single JTAG Connection For:

EDA讲义


EDA 讲义
王建波
B、实数（REAL） 类似于数学的实数，或称浮点数，书写要有小数点。 2.0 --10进制实数 535.78 --10进制实数 8#65.6#e+4 --8进制实数 36.5e-4 --10进制实数 C、位（BIT） 通常是表示信号，取值“1”或者“0” D、位矢量（BIT_VECTOR） 用双引号括起来的一组位数据，使用时必须注明位宽度 例如：SIGNAL a：BIT_VECTOR（7 TO 0） 表明是一个8位宽度、高位在前的矢量
EDA 讲义 王建波
2、数据对象
包括常量（CONSTANT）、变量（VARIABLE）、信号 （SIGNAL）和文件（FILE）四种 （1）常量（CONSTANT）：在文件中对某常数赋予一个 固定的值。通常在程序开始处赋值，数据类型在说明 语句中说明。其格式为： CONSTANT 常数名：数据类型：=表达式； 例如： CONSTANT VCC：REAL：=5.0； CONSTANT Fbus：BIT_VECTOR：=“1011”； CONSTANT Delay：TIME：10ns； 它的使用范围取决于它定义的位置，可以用于全局、局 部结构体等等。

EDA 讲义
王建波
1、5 可编程模拟PLD
Lattice公司于1992年提出ISP技术并于 1999年11月推出模拟PLD。 主要用于： 1、信号调理 2、信号处理 3、信号转换

EDA 讲义
王建波
1、6 结构化的硬件描述语言HDL

HDL（Hardware Description Language）
EDA 讲义 王建波
1、4 可编程数字ASIC
ASIC（Application Specific Integrated Circuit） 定制淹膜 门阵列 标准单元 PLD PLD（PROM、PAL、GAL、EPLD、CPLD、 FPGA等等）

电子设计自动化(EDA)课程大纲

电子设计自动化（EDA）课程教学大纲一、课程英文名称：Electronic Design Automation（V erilog HDL）二、学时/学分：32学时（含20学时实验）/2学分三、适用专业（层次）：电子信息工程（本科）、通信工程（本科）、测控技术（本科）、自动化（本科）等四、课程简介：介绍用计算机进行电子系统开发的基本过程，掌握常用EDA软件的使用方法，重点使学生了解可编程芯片的基本工作原理，掌握用V erilog HDL（或VHDL）设计数字电路的基本方法，学会用EDA工具软件及对HDL程序进行仿真分析与综合。

五、课程内容：第一章EDA技术概述第一节数字系统的设计第二节EDA技术及其应用第三节数字系统的实现方式与设计方法要求：了解有关数字系统的基本概念、设计思想，EDA技术、IP复用技术的发展和应用以及数字系统设计的方式和方法；理解当前数字系统设计领域新的设计理念和设计技术；重点掌握与EDA技术相关的概念。

学时分配：２学时第二章ASIC与PLD第一节PLD的分类第二节PLD的基本结构第三节CPLD的结构与特点第四节FPGA的结构与特点第五节在系统编程与边界扫描测试技术第六节PLD产品介绍与发展趋势要求：了解常用PLD器件的发展演变、分类、结构以及工作原理;理解在系统编程技术和边界扫描测试技术；重点掌握具有代表性PLD器件的结构和性能。

学时分配：２学时第三章常用的EDA设计软件第一节数字系统设计的流程第二节常用的EDA工具软件第三节Max+Plus II使用指南要求：了解数字系统设计的流程以及一些流行的EDA设计软件；理解EDA技术在电路设计中的具体应用；重点掌握Max+Plus II软件使用，包括Max+Plus II的安装、Max+Plus II的设计过程、逻辑设计的输入方法、设计项目的编译、设计项目的模拟仿真、定时分析、器件编程。

学时分配：２学时第四章V erilog HDL第一节引言第二节V erilog HDL基本结构第三节数据类型及常量、变量第四节运算符及表达式第五节语句第六节赋值语句第七节条件语句第八节循环语句第九节结构说明语句第十节编译预处理语句第十一节语句的顺序执行与并行执行第十二节不同抽象级别的V erilog HDL模型要求：了解硬件描述语言的特点;理解V erilog HDL的基本语法现象;重点掌握用V erilog HDL描述电路的方法，包括V erilog HDL程序的基本结构，数据类型及常量、变量，运算符及表达式，基本语句，不同抽象级别的V erilog HDL模型、V erilog HDL的描述风格、仿真与综合等。

EDA实验课件


3、EDA软件工具
EDA软件工具种类繁多，如Protel、Multisim 、 Max+plus II等。
一类用于电路设计和仿真（如Protel99se、 Multisim 2001），此类工具除了软件和计算机系统 外不需要其他设备和器件。 另一类是专用开发系统，用于对特定的可编程器件（ PLD）进行设计仿真和编程（如MAX+plus II）。 此类工具除了软件和计算机系统外，还需要相应的开 发设备和器件。
1 概述 2 知识基础 3 电路原理图的建立 4 电路的仿真与分析方法 5 Multisim 的后处理功能
【教学目的】
Multisim 2001系统概述，使用入门、虚拟仪表使用指 南、分析功能使用指南和后处理功能，通过电路分析原理 实验实例、模拟电路实验实例和数字电路实验实例等内容 进行了具体的仿真应用。
2、EDA技术发展的三个阶段
20世纪70年代,CAD阶段 Computer Assist/Aided Design 计算机辅助设计
20世纪80年代,CAE阶段 Computer Assist/Aided Engineering 计算机辅助工程
20世纪90年代,EDA阶段 Electronic Design Automation 电子设计自动化
EDA 课程设计
要求： • 用Multisim 2001软件绘制原理图并给出基于该电路的仿
真结果图 • 可以选择数字电路、模拟电路、或者混合电路，需要完成
一定的逻辑关系和逻辑功能 • 设计过程，要求画出每一步的电路 • 结论及讨论，根据实际题目进行简单讨论 • 所有内容字体用5号宋体，双面打印，封面写请班级、学号、
• 提供近16000个仿真元件，与现实元件对应；提供了 各种能发亮的指示元件和发声元件，更是具有用键盘 控制电路中的开关、电位器调节、电感器调节和电容 器调节，使仿真过程更为形象。

电子设计自动化(EDA)页PPT文档


1、元器件的操作
－－创建电路
元件选用：打开元件库栏，移动鼠标到需要的元件图形上，按下左键，将元件符号 拖拽到工作区。
元件的移动：按住鼠标左键拖拽。
元件的旋转、反转、复制和删除：用鼠标单击元件符号选定，用相应的菜单、工具 栏，或单击右键激活弹出菜单，选定需要的动作。
元器件参数设置：选定该元件，从右键弹出菜单中选Component Properties可以设 定元器件的标签（Label）、编号（Reference ID）、数值（Value）和模型参数 （Model）、故障（Fault）等特性。
信息系统、通信系统、计算机系统、
性机能械分电析子、、自时动序化测等各试个直行至业印的设刷计电领路域板。
的自动设计。
目前常用的EDA软件
电子工作台（EWB）
印制电路板设计软件Protel99
电路硬件描述语言VHDL 及设计平台MAXplus+II
电子工作台EWB
电子工作平台Electronics Workbench (EWB)(现称为MultiSim) 软件是加拿大 Interactive Image Technologies公司于八十 年代末、九十年代初推出的电子电路仿真的 虚拟电子工作台软件。
电子产品智能化日益完善
电子产品和 计 算机紧密相联
电路的集成度越来越高 电子产品的更新周期越来越短
CAD技术
自动化程度更高；
EDA技术 功能更完善；
运行速度更快；
操作界面友好；
有良好的数据开放性和互换性；
EDA技术
研究电对子象设：计自动化（EDA）技术， 使字得系电统子的自线数动字路设集的计成设理电论计路和以人设及员计它能方所法在构。成计的算数机 上 应完用成领电域：路的功能设计、逻辑设计、
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
变量定义语句的格式为： Variable 变量名 : 数据类型 : 约束条件 := 初始值；
例如： Variable Count：Integer Range 0 To 255 :=10； Variable a: INTEGER;
16
第 5 章 可编程逻辑器件PLD
(3) 信号(SIGNAL)。信号是电子电路内部硬件连接的抽象。 它可以作为设计实体中的并行语句模块间交流信息的通道。信 号及其相关的延时语句明显地体现了硬件系统的特征。
最低级 低
24
第 5 章 可编程逻辑器件PLD
5．VHDL语言的主要描述语句 1) 顺序语句 (1) 变量赋值语句(Variable Evaluate)与信号赋值语句 (Signal Evaluate)。变量赋值语句的语句格式为
变量名 := 赋值表达式；
25
第 5 章 可编程逻辑器件PLD
例如： out1 :=3；
明两个方面。
4
第 5 章 可编程逻辑器件PLD
1) 类属声明 类属声明用来确定实体或组件中定义的局部常数。类属声 明必须放在端口声明之前，用于指定参数，在模块化设计中常 用于不同层次模块间信息的传递。 类属声明的语法如下：
generic(常数名称：类型[:=值] {；常数名称：类型[:=值]})；
13
第 5 章 可编程逻辑器件PLD
2．数据对象 (1) 常量(CONSTANT)(常数)。定义一个常数主要是为了使
设计实体中的某些量易于阅读和修改。常数说明就是对某一常 数名赋予一个固定的值。通常在程序开始前进行赋值，该值的 数据类型在说明语句中说明。
14
第 5 章 可编程逻辑器件PLD
常数说明语句的格式为： Constant 常数名：数据类型 := 表达式；
30
第 5 章 可编程逻辑器件PLD
进程(PROCESS)语句是一个并行处理语句，在一个构造体中 多个PROCESS语句可以同时并行运行。因此，PROCESS语句是 VHDL语句中描述硬件系统并行行为的最基本的语 句。进程语句的格式为
use 库名.程序包名.项目名； use 库名.程序包.all；
12
第 5 章 可编程逻辑器件PLD
5.2.2 VHDL语言要素 1．标识符 VHDL语言中的标识符分为基本标识符和扩展标识符两种。
基本标识符中规定必须以英文字母开头，其他字符可以用英文 字母(a～z，A～Z)、数字(0～9)以及下划线(_)；字母不区分大 小写；不能以下划线结尾，更不能出现连续的两个或两个以上 的下划线，避免使用VHDL的保留字。
第 5 章 可编程逻辑器件PLD
第 5 章 可编程逻辑器件 PLD
5.1 PLD概述 5.2 VHDL语言简介 5.3 使用ispLEVER软件进行PLD设计
1
第 5 章 可编程逻辑器件PLD
5.1 PLD 概 述
可编程逻辑器件按照集成度大致可分为： (1) 低集成度芯片。比如早期出现的可编程只读存储器 PROM(Programmable Read Only Memory)、可编程阵列逻辑 PAL(Programmable Array Logic)、通用阵列逻辑GAL(Generic Array Logic)等都属于这种类型。
+ * / MOD REM SLL SRL
表 5.1 VHDL 运算符
功能
类型
运算符
非逻辑 与逻辑 或逻辑 与非逻辑 或非逻辑 异或逻辑
SLA 算
SRA 术
ROL 运
算
ROR
符
**
ABS
异或非逻辑
=
关
加
/=
系
减
＜
运
乘
＞
算
除
符
＜=
求模
＞=
取余
+
其
逻辑左移 他
-
逻辑右移
&
功能 算术左移 算术右移 逻辑循环左移 逻辑循环右移
19
第 5 章 可编程逻辑器件PLD
2) 用户自定义的数据类型 VHDL语言中，通常使用类型说明语句Type和子类型说明语 句Subtype进行说明。 类型说明的格式为：
Type 数据类型名 {，数据类型名} Is 数据类型定义 用户自定义的数据类型可以是枚举类型、整数类型、数组 类型、记录类型、时间类型或实数类型等。
例如： Constant Width: Integer:=8； Constant Fbus : BIT_VECTOR := “1011”；
15
第 5 章 可编程逻辑器件PLD
(2) 变量(VARIABLE)。变量只能在进程和子程序中用， 是一个局部量，不能将信息带出对它做出定义的当前设计单元。 与信号不同，变量的赋值是理想化数据传输，其赋值是立即生 效的，不存在任何的延时行为。
23
第 5 章 可编程逻辑器件PLD
表 5.2 VHDL 操作符的优先级顺序
运算符
优先级顺序
NOT，ABS，**
最高级
高
*，/，MOD，REM +(正号)，-(负号) +(加)，-(减)，&
SLL，SLA，SRL，SRA，ROL，ROR
=，/=，<，>，<=，>=
AND，OR，NAND，NOR，XOR，XNOR
29
第 5 章 可编程逻辑器件PLD
2) 并行语句 并行语句是VHDL硬件描述语言特色的体现，在结构体中是 同时并发执行的，其书写次序与执行顺序并无关联，并行语句 的执行顺序是由它们的触发事件来决定的。 主要的并行语句有：进程语句、并行信号代入语句、条件 信号代入语句、选择信号代入语句、并行过程调用语句、块语 句、并行断言语句、生成语句和元件例化语句。
END IF；
27
第 5 章 可编程逻辑器件PLD
(3) CASE语句。CASE语句是以一个多值表达式为条件，根 据满足的条件直接选择多项顺序语句中的一项执行，它常用来 描述总线行为、编码器、译码器等的结构。 CASE语句的格式为：
CASE 表达式 IS [WHEN 条件表达式 => 顺序语句]； [WHEN OTHERS => 顺序语句]；
6
第 5 章 可编程逻辑器件PLD
2．结构体 由于构造体是对实体功能的具体描述，因此它一定要跟在 实体的后面。 结构体的语法如下： architecture 结构体名称 of 实体名称 is
[说明语句] begin [并行处理语句]； end [Architecture][结构体名称]；
7
第 5 章 可编程逻辑器件PLD
(2) IF语句。在VHDL语言中，IF语句的作用是根据指定的 条件来确定语句的执行顺序。IF语句可用于选择器、比较器、 编码器、译码器、状态机等的设计，是VHDL语言中最常用的语 句之一。IF语句的格式为
IF 条件 THEN 顺序语句
[ELSE 顺序语句]；
[ELSE IF 条件 THEN 顺序语句]；
3
第 5 章 可编程逻辑器件PLD
5.2 VHDL语言简介
5.2.1 VHDL程序设计基本结构 1．实体声明 实体声明语法如下： entity 实体名称 is [generic(类属声明)；] [Port(端口声明)；] end [entity][实体名称]； 一个基本设计单元的实体声明主要包括类属声明和端口声
end 配置名；
9
第 5 章 可编程逻辑器件PLD
4．程序包和库 1) 程序包 程序包的语法如下：
package 程序包名 is [说明语句]；
end 程序包名； package body 程序包名 is
[说明语句] end 程序包名；
10
第 5 章 可编程逻辑器件PLD
2) 库 库被用来存放编译过的程序包定义、实体定义、构造体定 义和配置定义。它的作用与程序包类似，只是级别高于程序包。 在VHDL语言中，库的说明总是放在设计单元的最前面，它可以 用library语句打开，其语法如下：
END CASE；
28
第 5 章 可编程逻辑器件PLD
(4) LOOP语句、NEXT语句和EXIT语句。LOOP语句就是循环 语句，它可以使包含的一组顺序语句被循环执行，其执行的次 数受迭代算法控制。在VHDL中常用来描述迭代电路的行为。其 格式为：
[标号:] LOOP 顺序语句；
End LOOP [标号]；
lib
利用这条语句可以在其后的设计实体打开以各库名命名的 库，使用其中的程序包。当前在VHDL语言中存在的库大致可以 分为5种：IEEE库、Std库、ASIC矢量库、用户定义的库和Work 库。其中Std库和Work库为预定义库，其他的为资源库。 打开库后，要用use语句来打开库中的程序包，其格式有如下两 种：
2
第 5 章 可编程逻辑器件PLD
(2) 高集成度芯片。比如现在大量使用的现场可编程门阵 列FPGA(Field Programmable Gate Array)、复杂的可编程逻辑 器件CPLD(Complex Programmable Logic Device)等。它们的规 模和结构有较大的区别，但使用方法基本一致。虽然CPLD与 FPGA在很大程度上类似，但内部结构的差异导致了它们在功能 与性能上的差异。
指数 取绝对值
等于 不等于 小于 大于 小于等于 大于等于
正 负 连接
22
第 5 章 可编程逻辑器件PLD
VHDL语言中的运算符和操作数之间需注意： (1) 在基本操作符间操作数要具有相同的数据类型。 (2) 操作数的数据类型必须与操作符所要求的类型完全一 致。 在VHDL语言中，表达式不允许不用括号而把不同的运算符 结合起来，同时还要注意运算符的优先级别，因此在编程中要 正确使用括号来构造表达式。运算符的优先级别如表5.2所示。