第三章门电路
- 格式：ppt
- 大小：3.23 MB
- 文档页数：72
下载文档原格式
合集下载
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
第3章门电路
&Y
4
第三章门电路
2.二极管或门
图3.2.6 二极管或门
A/V B/V Y/V
000 0 3 2.3 3 0 2.3 3 3 2.3
AB
Y
0
0
0
0
1
1
1
0
1
1
1
1
Y=A+B A
B
A
≥1
Y
Y
B
北方工业大学信息工程学院
叶青制作
5
３.３ TTL门电路
第三章门电路
集成电路(IC)：在一块半导体基片上制作出一个完整的逻辑电路所 需要的全部元件和连线。使用时接：电源、输入和输出。
北方工业大学信息工程学院
叶青制作
3
第三章门电路
1.二极管与门
设：VCC=5V, VIH=3V, VIL=0V
A/V 0 0 3 3
B/V 0 3 0 3
Y/V 0.7 0.7 0.7 3.7
AB
Y
00
0
01
0
10
0
11
1
图3.2.5 二极管与门
Y=AB
A B
北方工业大学信息工程学院
YA B
叶青制作
1.电路
(5v)
EN:使能端，控制端 R1
R4 R2
VB1 0.9V 4.3V 0.9V
T4
A B
T1
T2
D3 Y 2.9V
T5 (Vo)
3.6V EN 0.2V
D
R3
3.6V
北方工业大学信息工程学院
叶青制作
31
（三）三态输出门电路（TS） 1.电路
第三章门电路
第三章TTL门电路讲解
5
IB2 80uA
三极管工作在饱和状态的电流条件为：
4
3
放大区 IB1 40uA
2
IB＞ IBS 电压条件为：
发射结正 0 截止区
集电结正偏：VBC 0,VB VC
0
2468
VCE /V
截止区：IC接近零的区域，IB=0的曲线的下方。
放大区：IC平行于VCE轴的区域，曲线基本 平行等距。 IC IB
T2、T2′截止， T5截止 ， T4导通 Y=1
Y=(A+B) ′
其他类型的TTL门电路
1、其他逻辑功能的门电路
1
0
0
1
A=B=1 T2、T5导通， T4截止 Y=0
C=D=1 T2 ′ 、T5导通， T4截止 Y=0
1
0
仅当A、B和C、D每组输
入都不同时为1
1
0
0
(例A=0B=1C=1D=0， T2、T2′截止，T5截止，T4 导通)
线性区
饱和区 转折区（CD）
中点的输入电压称为
阈值电压(门槛电压)VTH
饱和区 (DE)
截止区（AB） VI =0 T2、T5截止， T4导通 VO=1
线性区（BC） VI升高 T2导通， T5截止 VO降低
转折区（CD） VI=1
v
T2、T5导通
VO=0
中点的输入电压VTH
称为阈值电压（门槛电压）
的输出电平，并说明电路参数的设计是否合理。
vB vI vI VEE R1 (vI vI 8 3.3)V
R1 R2
13.3
RB R1 R2 3.310 2.5 KΩ
R1 R2 3.3 10
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
第3章门电路
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
6. CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。
（2）抗干扰能力很强。 输入噪声容限可达到VDD/2。
（3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路：以MOS管作为开关元件构成的门电路。 MOS门电路，尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点，得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗，所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗， 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
3.3 CMOS门电路
6. CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。
（2）抗干扰能力很强。 输入噪声容限可达到VDD/2。
（3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围内正常
Digital Electronics Technolo20g2y0/12/29
3.2 半导体二极管门电路
2. 二极管与门
3. 二极管或门
A Y
B
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
MOS门电路：以MOS管作为开关元件构成的门电路。 MOS门电路，尤其是CMOS门电路具有制造工艺简单、 集成度高、抗干扰能力强、功耗低、价格便宜等优点，得 到了十分迅速的发展。
3.3 CMOS门电路
➢ 功耗 ❖ 静态功耗: 逻辑电路输出状态不发生变化时的功耗。
大多数CMOS电路具有很低的静态功耗，所以在很 多低功耗的场合采用CMOS集成电路。
❖ 动态功耗: 逻辑电路输出状态发生变化时的功耗， 其值比静态功耗大得多。
PCCLVD 2D f
PTCPD VD 2 D f PDPCPT
buses.
RP IOLmax
VP
ILL Z=VOLmax RL
Digital Electronics Technolo20g2y0/12/29
3.3 CMOS门电路
❖ 施密特触发器
VOUT
5.0
VT-
VT+
2.1 2.9 5.0 VIN
Voltage of hysteresis =VT+-VT-
数电-第三章逻辑门电路
典型时序逻辑电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
脉冲与数字电路第三章门电路
8>其他：
工作温度：军品（54系列） –55 ~ +125摄氏度
民品（74系列） 0 ~ +70摄氏度
工作电压：推荐值 5V
极限值+-0.5
功耗：PH=ICCHVCC
PL=ICCLVCC
平均功耗P=(PL+ PH)/2
5、晶体管-晶体管逻辑门(TTL)
标准TTL门: 低电平<0.8V,高电平〉2V
结论：1.TTL电路的输入不能为负； 2.TTL门电路的输入端在输入低电平时
电流高于输入为高电平的电流。
6、TTL逻辑门外部特性和参数 转 移 特 性 曲 线
1>域值电平：1.0V(LS),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V
3>开门电平: VON=VIHMIN=2.0V
驱动同类门数目少；传输延迟大，已淘汰。
2、二极管-晶体管逻辑门(DTL)
电路符号
特点：输出高电平时，驱动的同类门输入二极管截止，
不影响负载能力。传输延迟也较大，已淘汰。
3、晶体管-晶体管逻辑门(TTL) 1>标准TTL门
低电平<0.8V
高电平〉2V
特点：可以提供较大的输出拉电流和灌电流。 传输延迟大，功耗大。
4、 TTL逻辑门外部特性和参数
1>域值电平： 1.0V(LS),1.3V(S),1.5V(F),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V 3>开门电平: VON=VIHMIN=2.0V 4>高电平噪声容限：VNH= VOHMIN - VIHMIN 5>低电平噪声容限: VNL= VILMAX – VOLMAX 6>输入输出特性和参数(p88) VILMAX, VIHMIN,VOLMAX, VOHMIN IILMAX,IIHMAX,IOLMAX,IOHMAX
工作温度：军品（54系列） –55 ~ +125摄氏度
民品（74系列） 0 ~ +70摄氏度
工作电压：推荐值 5V
极限值+-0.5
功耗：PH=ICCHVCC
PL=ICCLVCC
平均功耗P=(PL+ PH)/2
5、晶体管-晶体管逻辑门(TTL)
标准TTL门: 低电平<0.8V,高电平〉2V
结论：1.TTL电路的输入不能为负； 2.TTL门电路的输入端在输入低电平时
电流高于输入为高电平的电流。
6、TTL逻辑门外部特性和参数 转 移 特 性 曲 线
1>域值电平：1.0V(LS),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V
3>开门电平: VON=VIHMIN=2.0V
驱动同类门数目少；传输延迟大，已淘汰。
2、二极管-晶体管逻辑门(DTL)
电路符号
特点：输出高电平时，驱动的同类门输入二极管截止，
不影响负载能力。传输延迟也较大，已淘汰。
3、晶体管-晶体管逻辑门(TTL) 1>标准TTL门
低电平<0.8V
高电平〉2V
特点：可以提供较大的输出拉电流和灌电流。 传输延迟大，功耗大。
4、 TTL逻辑门外部特性和参数
1>域值电平： 1.0V(LS),1.3V(S),1.5V(F),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V 3>开门电平: VON=VIHMIN=2.0V 4>高电平噪声容限：VNH= VOHMIN - VIHMIN 5>低电平噪声容限: VNL= VILMAX – VOLMAX 6>输入输出特性和参数(p88) VILMAX, VIHMIN,VOLMAX, VOHMIN IILMAX,IIHMAX,IOLMAX,IOHMAX
第三章(1)门电路---CMOS
G2 门 v I 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限：在保证输出电平不 变的条件下，输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门： A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管，称为场效应管，也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管，或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间：3~10ns 结构复杂、集成度低 功耗高（2~20mw ）
MOS门
开关速度稍低
平均延迟时间：75ns 结构和制造工艺简单 容易实现高密度制作 功耗低（0.01mw）
IOL= nIIL
IIL
…
灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性
第三章 门电路
-
-
当VI为高电平VIH=Vcc时，D截止，Vo=Vcc ，输出高 电平。
当VI为低电平VIL=0时，导通，Vo=0 ，输出低电平.。
实际的二极管特性 曲线如下图：
并非我们假设的理想特性，其特性
i
O
v
即其反向电阻不是无穷大（有反向饱和电流IS),正向 电阻不为0，且其导通有一定的起始电压。
常等效成下列几种情况： 1） 当外电路电源VSS和等效电阻RS都很小时： VON S VSS VSS RS RS D
rD
2） 当二极管的导通压降与外电路电源VSS不能 忽略，二极管的正向电阻与外电路电阻相比可以 忽略时：
VSS RS VSS S VON
D
RS
在数字电路中，高电平一般仅为3V或5V，故VON的影响 不可忽略。所以常等效为这种方式。（硅二极管的导通 压降VON=0.7V，锗二极管的导通压降VON=0.3V。）
为满足输出电平变换、吸收大负载电流、 以及实现线与等需要，有时将输出级电路结构 改为一个漏级开路的MOS管，构成漏级开路输 出的门电路——OD门。
VDD
例：漏级开路 的与非门
VDD
'
Y A B
两个OD门的线与
Y=?
4）CMOS传输门和双向模拟开关
传输 门电 路结 构
T2 vI/ vO
VDD
VGS(th) ----Mos的开启电压。
MOS管的基本开GS< VGS(th) 时，
Mos管截止， iD ≈0 。输出VO为高
电平，Mos管的D—S之间就象一个断
开的开关。 当VI= VGS> VGS(th)时，
Mos管导通， iD =VDD/(RD+rDS). 输出VO= iD* rDS ≈0,
第三章_门电路
空穴
+3
硼原子
+4
10
归纳
1、杂质半导体中两种载流子浓度不同，分为多 ◆数载流子和少数载流子（简称多子、少子）。 2、杂质半导体中多数载流子的数量取决于掺杂 ◆ 浓度，少数载流子的数量取决于温度。
◆ 3、杂质半导体中起导电作用的主要是多子。 ◆ 4、N型半导体中电子是多子，空穴是少子；
P型半导体中空穴是多子，电子是少子。
多数载流子（多子）：电子。取决于掺杂浓度； 少数载流子（少子）：空穴。取决于温度。
8
N型半导体
磷原子
+4
+4
多余电子
+5
+4
9
2）P型半导体
在硅或锗晶体（四价）中掺入少量的三价元素硼， 使空穴浓度大大增加。 多数载流子（多子）：空穴。取决于掺杂浓度； 少数载流子（少子）：电子。取决于温度。
+4
+4
D
+ vＩ -
当vI=VIH时，D截止，vO=VCC=VOH
用vI的高低电平控制二极管的开关状态， 在输出端得到高、低电平输出信号
33
二极管的开关特性
i
E
D
正向导通时
20℃
UD(ON)≈0.7V（硅） 0.3V（锗）
U(BR) IS 0 Uon u
RD≈几Ω ～几十Ω
相当于开关闭合
34
二极管的等效模型
求： uO的波形 解： 此类电路的分析方法： 将二极管看成理想二极管
当D的阳极电位高于阴极电位时， D导通，将D作为一短路线； 当D的阳极电位低于阴极电位时， D截止，将D作为一断开的开关； 10V 5V
uO
ui
t
数电-第三章 门电路
三、门电路概述 • 工艺分类 –双极型门电路 双极型门电路 – MOS门电路 门电路 – Bi-CMOS电路 电路 • 基本逻辑门电路 –与门、或门、非门 与门、或门、 与门 • 常用门电路 –与门、或门、非门 与门、 与门 或门、 –与非门、或非门、与或非门、同或、异或 与非门、 与非门 或非门、与或非门、同或、
A B ≥1 L=A+B
逻辑电平关系 正逻辑
真值表
VD1 A VD2 B R Y
A/V B/V Y/V
0 0 3 3 0 3 0 3 0 2.3 2.3 2.3
A B
0 0 1 1 0 1 0 1
Y
0 1 1 1
只有A、B同时为低电平（0V），Y才为低电平 （0V）。即：只有A+B=0，才有Y=0。 只要A、B中有一个为高电平（3V），Y就为高电 平（2.3V），即：只要A+B=1，则Y=1。 这种或门电路同样存在“电平偏离” 这种或门电路同样存在“电平偏离”和带载能力差的问 题
四、二极管或门 或门
VD1 A
Y 2.7V 0V
3V 0V A、B——输入，Y——输出 VD2 B 以A=1为例 设：UIH=3V， UIL=0V 0V 二极管正向导通压降 UDF=0.7V。
R
只要A、B中有一个为高电平（3V）， 则相应的二极管导通， Y就为低电平（2.3V），即：只要A+B=1，则Y=1。 只有A、B同时为低电平（0V），两个二极管均截止。 Y才为低电平（0V）,即：只有A+B=0，才有Y=0 所以：管的截止条件和等效电路 当输入信号uI=UIL=0.3V时（UBE=0.3V<0.5V） i 三极管截止，B=0， iC ≈ 0， uO=UOH=UCC 可靠截止条件为:UBE<0V 截止时，iB、iC都很小，三个极均可看作开路
第三章_CMOS门电路
18
MOS管作负载时，对信号源的要求很低，不需要 信号源提供电流。
第一页 上一页 下一页
最后 一页
结束 放映
19
二、输出特性（反映CMOS带负载能力） 1、低电平输出特性 即T2管的输出 特性曲线
第一页 上一页 下一页
最后 一页
结束 放映
VIH=VDD越大，VGS越大， 则导通内阻越小， IOL相 同，因此VOL越小。
二氧化硅 二氧化硅
++ NN
++ NN
PP 衬底 衬底
B B
5
第一页 上一页 下一页
最后 一页
结束 放映
定义： 开启电压（ UT）——
-
S
VGS
VDS
G - i D
-D
二氧化硅
沟道刚开始形成时的栅源
电压UGS。（一般2 ~ 3V）
N沟道增强型MOS管的基本特性： uGS ＜ UT，管子截止，iD= 0； uGS ＞UT，管子导通，有iD。 电流iD 越大。 可通过改变 uGS 改变 iD 的大小，因此是电压控制元件。
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路（OD门）（Open-Drain）
VDD2
VDD1
使用时必须外接上拉电阻
D vO
内部逻辑 A B
RL
Y=(AB)'
A B Y
G
TN•
S
OD与非门逻辑符号
74HC03电路结构
与OC门类似，能实现线与连接、电平转换，提高驱动能力。 电平转换：vI：0~VDD1 vO：0~VDD2
C 电路结构 VTN=︱VTP︱
如何判断MOS管的源极和漏极？ 根据MOS管工作时的电流方向： PMOS管从S端流向D端； NMOS管由D端流向S端。
MOS管作负载时，对信号源的要求很低，不需要 信号源提供电流。
第一页 上一页 下一页
最后 一页
结束 放映
19
二、输出特性（反映CMOS带负载能力） 1、低电平输出特性 即T2管的输出 特性曲线
第一页 上一页 下一页
最后 一页
结束 放映
VIH=VDD越大，VGS越大， 则导通内阻越小， IOL相 同，因此VOL越小。
二氧化硅 二氧化硅
++ NN
++ NN
PP 衬底 衬底
B B
5
第一页 上一页 下一页
最后 一页
结束 放映
定义： 开启电压（ UT）——
-
S
VGS
VDS
G - i D
-D
二氧化硅
沟道刚开始形成时的栅源
电压UGS。（一般2 ~ 3V）
N沟道增强型MOS管的基本特性： uGS ＜ UT，管子截止，iD= 0； uGS ＞UT，管子导通，有iD。 电流iD 越大。 可通过改变 uGS 改变 iD 的大小，因此是电压控制元件。
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路（OD门）（Open-Drain）
VDD2
VDD1
使用时必须外接上拉电阻
D vO
内部逻辑 A B
RL
Y=(AB)'
A B Y
G
TN•
S
OD与非门逻辑符号
74HC03电路结构
与OC门类似，能实现线与连接、电平转换，提高驱动能力。 电平转换：vI：0~VDD1 vO：0~VDD2
C 电路结构 VTN=︱VTP︱
如何判断MOS管的源极和漏极？ 根据MOS管工作时的电流方向： PMOS管从S端流向D端； NMOS管由D端流向S端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
缺点：因为饱和管的消散时间长，门的传输时延大，可达25ns
第三章门电路
三、电阻－晶体管逻辑门（RTL）
或非门 无源上拉电阻输出：
非门
无源上拉 电阻输出
输出低电平时为低内阻，输出高电平时为高内阻 因此，这类门在输出高电平时负载能力差，能带动同类门的
数目少
第三章门电路
3-3 晶体管－晶体管逻辑门（TTL）
D
K
V
F
IF
V
RL
F
IF
RL
(2)加反向电压VR时，二极管截止，反向电流IS可忽略。
二极管相当于一个断开的开关。
D
K
V
R
IS
RL
V
R
RL
可见，二极管在电路中表现为一个受外加电压vi控制的开关。 当外加电压vi为一脉冲信号时，二极管将随着脉冲电压的 变化在“开”态与“关”态之间转换。
2、肖特基二极管 肖特基二极管是一种专门 设计的、开关时间极短的 二极管，开关时间trr仅为 100ps。 另外，肖特基二极管的正向阈值电压Vth约为0.3V，也比 硅管的低
一、二极管开关特性 1、二极管特点
正向阈值 对硅管约为0.7~0.8V 对锗管约为0.3V
第三章门电路
二极管的近似特性曲线 导通区Ⅰ： 导通内阻，约数十欧 截止区Ⅱ： 反向内阻，约数百欧 反向击穿区Ⅲ： 击穿内阻，约数欧
第三章门电路
(1)加正向电压VF时，二极管导通，管压降VD可忽略。二极
管相当于一个闭合的开关。
（2）、用达林顿对管T3-T4代 替T4-D3管，使输出高 电平时内阻进一步减小， 增加了输出拉电流
第三章门电路
L-TTL （1）省去了保护二极管
D1、D2 （2）增加了电阻值，使：
R1 40k
R2 20k R3 500
R4 12k 门的功耗降到1mW,但传输时延却延长到30ns 以上
第三章门电路
（1/4 7400)为代表
R b1
4kΩΒιβλιοθήκη 131AB
T1
输入级
Rc2
1.6kΩ
Vc2
1
+VCC（+5V） R c4 130Ω
3
T2 4
3
2T2
Ve2
1
R e2 1kΩ
D
Vo
3
2T 3
中间级
输出级
2、快速型和低功耗型TTL门电路（H-TTL及L-TTL）
H-TTL
改进方法：
（1）、降低电阻值改善
管子的开关速度
第三章门电路
二、 三极管(BJT)的开关特性 1、晶体管特性
第三章门电路
三极管饱和时：
VCES VBES
<0.3V 硅管 0.1V 锗管 0.7~0.8V 硅管
0.3V
锗管
两个PN结都是正偏的
0.8V 0.3V
0.3V 0.1V
第三章门电路
饱和晶体管的等效电路
C B
VBES
VCES
C B
E E
第三章 门电路
现代数字集成电路，就是在半导体硅一类材料的芯片上， 用特殊工艺制造出大量晶体管，同时布上适当的连线， 再经测试和封装而成。 数字集成电路中晶体管工作在开关状态 模拟电路中晶体管工作在线性状态
第三章门电路
3-1 晶体管的开关特性及反相器
二极管
第三章门电路
三极管
第三章门电路
第三章门电路
第三章门电路
转换区 门的输入阈值电平Vth: 曲线转折的中点所对应的输入电压 对LS型约为1.0V 对S型约为1.3V 对F型约为1.5V 对标准型约为1.4V
第三章门电路
各类74系列TTL电路输入、输出电平的极限值
VOFF
VON
电流参数：流入为正，流出为负
第三章门电路
TTL的门与门之间的级联，必须满足： 前级输出逻辑电平，一定要落在后级输入逻辑电平允许范围 之内，如LS-TTL
忽略饱和压降
第三章门电路
三极管截止时等效电路：
C
C
ICBO
B
B
忽略ICBO E
E
第三章门电路
三、场效应管（FET）开关 结型场效应管（J-FET）：用于分立的脉冲电路及 模拟集成电路 金属－氧化物－半导体 场效应管（MOS-FET）：用于数字集成电路
第三章门电路
第三章门电路
常用的N沟道增强型MOS管构成的反向器
D2L组S成-T的TL与门逻的辑功电耗为2mW，传输时延只有10ns 路，近以来提又高度出与现操了作先速进的肖特基型（AS-TTL）和
先进的低功耗肖特基型（ALS-TTL） 第三章门电路
5、高速型TTL门电路（F-TTL)
新措施的目的是：保持高速，降低输入端的电流， 提高了驱动能力 速度同最快的S-TTL第,功三章耗门仅电路为S-TTL的五分之一
早期门电路：由分立的晶体管和电阻、二极管等构成，体积 较大，性能不够理想
混合集成电路：可以部分集成，体积有所缩小，性能得到 改进
集成逻辑门：所有元器件，连同相应布线，都可集成在一 小片硅芯片上，形成真正的集成逻辑门，即 集成块（IC）
1、标准型TTL门电路
第三章门电路
TTL与非门的基本结构
以2输入与非门
0.5V
第三章门电路
0.5V
高电平噪声容限 低电平噪声容限
3、肖特基型TTL门电路（S-TTL) 利用肖特基管（SBD)作为抗饱和措施，推出了速度更快 的肖特基型TTL电路
第三章门电路
4、低功耗型肖特基门电路（LS-TTL）
增加电阻值， 以降低功耗
添入D5、D6，
将多发射极管T1改成 由肖特基二极管D1、
D6:可加速T5的通导过程 D5:缩短T3的截止过程
二、TTL门电路的外部特性及参数 1、电压转换特性、噪声容限及传输时延
电压转换特性又称为电压传输特性，它就是门的输出电压
随输入电压变化的曲线 v0 f (vI)
74系列不同类型的TTL与非门的转换特性
第三章门电路
VIL max
VIH min
转换区
输入信号的关门（截止）电平 VOFF 开门（导通）电平 VON
而或门的输出高电平要下移0.7V 不利于实行多级逻辑运算 2、输出缺乏驱动能力，负载的接入将 进一步影响输出电平 改善的方法是 后面接一反向缓冲器
第三章门电路
二、二极管－晶体管逻辑门（DTL）
与门
无源上拉电 阻输出
非门
当输出F为高电平时，后接的同类DTL负载门不会对输出F
高电平造成负担，因为这时负载门的输入二极管是截止的
第三章门电路
反向器的传输时延 t pd
不论是晶体管或是场效应管的开关电路，当计及分布电容及 管子的开关惰性后，电路的输入、输出波形都不可能跃变， 而且输出总是滞后于输入。
反向器的平均时延为：
tpd
tpHLtpL 2
H
第三章门电路
第二节 早期门电路
一、二极管门电路
第三章门电路
二极管门电路的缺点： 1、与门的输出低电平要上浮0.7V,