数电数字钟

数字电子技术课程设计数字电子钟指导老师：小组成员：目录摘要 (3)第一节系统概述 (4)第二节单元电路设计与分析 (6)第三节电路的总体设计与调试 (11)第四节设计总结 (13)附录部分芯片功能参数表 (14)参考文献 (17)摘要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒。

一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。

由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。

通过采用各种集成数字芯片搭建电路来实现相应的功能。

具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。

该电路具有计时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！关键词振荡器、计数器、译码显示器、Multisim第一节系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。

振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。

1.1实验目的1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3).提高电路布局﹑布线及检查和排除故障的能力；4).培养书写综合实验报告的能力。

1.2 主要内容熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。

1.3 系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：系统方框图1由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。

数电实验数字钟的设计代码数字钟是一种常见的电子设备，用于显示当前时间。

它是基于数字电路技术设计的，可以实时地显示时、分、秒的数字。

在这篇文章中，我将为大家介绍数字钟的设计代码，以及它的原理和实现过程。

在开始设计数字钟之前，我们需要准备一些基础材料和器件。

首先，我们需要一块数字时钟显示屏，它可以显示四位数的时、分、秒。

其次，我们需要几个集成电路芯片，包括时钟发生器、计数器、解码器等。

另外，还需要一些细小的电子元件，如电阻、电容、晶体管等。

准备好这些材料后，我们就可以开始设计数字钟的电路了。

首先，我们先来了解一下数字钟的原理。

数字钟的核心部分就是计数器。

计数器可以根据时钟发生器提供的脉冲信号进行计数，当计数到一定值时，就会触发一次计数事件。

我们可以将计数事件与显示屏相连，通过解码器将计数的结果转化成数字信号，进而在显示屏上以数码形式显示出来。

通过不断循环计数，我们就可以实现数字钟的功能了。

接下来，我们将详细介绍数字钟的设计代码。

首先，我们需要定义一些常量和变量。

常量包括时钟频率、计数器的初始值等，而变量则用来保存时、分、秒的数值。

接着，我们需要编写时钟发生器的代码，它可以产生一个固定频率的脉冲信号。

然后，我们需要编写计数器的代码，它会根据时钟发生器的脉冲信号进行计数，并触发计数事件。

最后，我们需要编写解码器的代码，它可以将计数的结果转化成数字信号，供显示屏显示。

在编写完代码后，我们需要将它们烧录到集成电路芯片中。

然后，将电路连接起来，将显示屏与解码器相连。

确保所有电子元件的接触良好，然后通电测试。

如果一切正常，数字钟就会开始工作，并在显示屏上显示出当前的时、分、秒。

在这个实验中，我们学习到了数字电路设计的基本原理和实现过程。

数字钟作为一个常见的例子，展示了数字电路的实际应用。

通过这个实验，我们不仅提高了自己的动手实践能力，还加深了对数字电路的理解。

相信通过这次实验，我们对数字钟的设计代码有了更深入的了解，也能够在今后的实践中运用这些知识。

数字钟一．基本功能1、设计一个数字钟，能够显示当前时间，分别用6个数码管显示小时、分钟、秒钟的时间，秒针的计数频率为1Hz，可由系统脉冲分频得到。

2、在整点进行提示，可通过LED闪烁实现，闪烁频率及花型可自己设计。

3、能够调整小时和分钟的时间，调整的形式为通过按键进行累加。

4、具有闹钟功能，闹钟时间可以任意设定（设定的形式同样为通过按键累加），并且在设定的时间能够进行提示，提示同样可以由LED闪烁实现。

二．扩展功能1、设计模式选择计数器，通过计数器来控制各个功能之间转换。

2、调整当前时间以及闹钟时间，在按键累加的功能不变的基础上，增加一个功能，即当按住累加键超过3秒，时间能够以4Hz的频率累加。

3、用LCD液晶屏来显示当前时间及功能模式。

library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity clock isport(clk: in std_logic; --27M晶振key3,key2,key0: in std_logic:='1'; --时、分、模式按钮，下降沿触发ledg: o ut std_logic_vector(2 downto 0):="000"; --整点提示ledr: out std_logic_vector(2 downto 0):="000"; --闹铃hex7,hex6,hex5,hex4,hex3,hex2,hex0,hex1: out std_logic_vector(6 downto 0) --数码管显示);end;architecture a of clock issignal x: integer range 1 to 13500000:=1; --记27M的上升沿个数signal clka: std_logic; --1HZsignal temp1,temp2,temp3,temp4,temp5,temp6: std_logic_vector(3 downto 0):="0000"; --时分秒走时signal xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6:std_logic_vector(3 downto 0):="0000"; --数码管显示signal temp0: std_logic_vector(1 downto 0):="00"; --模式显示signal tfen1,tfen2,tshi1,tshi2,nfen1,nfen2,nshi1,nshi2: std_logic_vector(3 downto 0); --调时和闹铃时的分、时的个位和十位signal naoling1,naoling2,naoling3,naoling4: std_logic_vector(3 downto 0); --闹铃调时时的显示begin--分频，产生1HZ的时钟process(clk)beginif clk'event and clk='1' thenx<=x+1;if x=13500000 thenclka<=not clka; --27M每13500000个上升沿clka取反x<=1;end if;end if;end process;--模式选择器，用按键控制，有0、1、2 三种模式process(key0)beginif key0'event and key0='0' thenif temp0="10" then --模式2时，再按键则进入模式0temp0<="00";elsetemp0<=temp0+1;end if;end if;end process;--模式用数码管显示process(temp0)begincase temp0 iswhen "00" => hex0<="1000000";--显示0when "01" => hex0<="1111001";--显示1when "10" => hex0<="0100100";--显示2when others => hex0<="0000000";--显示全亮end case;end process;--模式1时，调时，调节时钟的分process(key2,temp0)beginif temp0="01" thenif key2'event and key2='0' thenif tfen1="1001" then --个位到9，十位加1if tfen2="0101" then --加到59，则归零tfen1<="0000";tfen2<="0000";elsetfen2<=tfen2+1;tfen1<="0000";end if;elsetfen1<=tfen1+1;end if;end if;end if;end process;--模式1时，调时，调节时钟的时process(key3,temp0)beginif temp0="01" thenif key3'event and key3='0' thenif tshi1="1001" then ----个位到9，十位加1tshi1<="0000";tshi2<=tshi2+1;elsif tshi1="0011" and tshi2="0010" then --到23，则归零tshi1<="0000";tshi2<="0000";elsetshi1<=tshi1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的分process(key2,temp0)beginif temp0="10" thenif key2'event and key2='0' thenif nfen1="1001" then ----个位到9，十位加1if nfen2="0101" then --加到59，则归零nfen1<="0000";nfen2<="0000";elsenfen2<=nfen2+1;nfen1<="0000";end if;elsenfen1<=nfen1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的时process(key3,temp0)beginif temp0="10" thenif key3'event and key3='0' thenif nshi1="1001" then ----个位到9，十位加1nshi1<="0000";nshi2<=nshi2+1;elsif nshi1="0011" and nshi2="0010" then --到23，则归零nshi1<="0000";nshi2<="0000";elsenshi1<=nshi1+1;end if;end if;end if;end process;--三种模式间的显示及传递process(clka,temp0)beginif temp0="01" then --模式1时，传递调时的时，分temp3<=tfen1;temp4<=tfen2;temp5<=tshi1;temp6<=tshi2;xianshi3<=temp3; --模式1时，显示时，分xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;elsif temp0="10" then --模式2时，传递闹铃的时，分naoling1<=nfen1;naoling2<=nfen2;naoling3<=nshi1;naoling4<=nshi2;xianshi3<=naoling1; --模式2时，显示闹铃的时，分xianshi4<=naoling2;xianshi5<=naoling3;xianshi6<=naoling4;elsifclka'event and clka='1' then --正常走时，即temp0=00if temp1="1001" then --秒的个位到9，十位加1if temp2="0101" then --秒到59，则归零，分的个位加1temp1<="0000";temp2<="0000";temp3<=temp3+1;if temp3="1001" then --分的个位到9，十位加1if temp4="0101" then --分到59，则归零，时的个位加1temp3<="0000";temp4<="0000";temp5<=temp5+1;if temp5="1001" then --时的个位到9，十位加1temp5<="0000";temp6<=temp6+1;elsif temp5="0011" and temp6="0010" then --时到23，则归零temp5<="0000";temp6<="0000";end if;elsetemp3<="0000";temp4<=temp4+1;end if;elsetemp3<=temp3+1;end if;elsetemp1<="0000";temp2<=temp2+1;end if;elsetemp1<=temp1+1;end if;----到设置的闹铃时则ledr(0--2)三个灯亮，一分钟后熄灭if temp3=naoling1 and temp4=naoling2 and temp5=naoling3 and temp6=naoling4 thenledr<="111";elseledr<="000";end if;----到整点时时则ledg(0--2)三个灯亮，一分钟后熄灭if temp3="0000" and temp4="0000" thenledg<="111";elseledg<="000";end if;--将走时传递给显示译码xianshi1<=temp1;xianshi2<=temp2;xianshi3<=temp3;xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;end if;end process;----数码管显示译码process(xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6) begincase xianshi1 iswhen "0000" => hex2<="1000000";when "0001" => hex2<="1111001";when "0010" => hex2<="0100100";when "0011" => hex2<="0110000";when "0100" => hex2<="0011001";when "0101" => hex2<="0010010";when "0110" => hex2<="0000010";when "0111" => hex2<="1111000";when "1000" => hex2<="0000000";when "1001" => hex2<="0010000";when others => hex2<="1000000";end case;case xianshi2 iswhen "0000" => hex3<="1000000";when "0001" => hex3<="1111001";when "0010" => hex3<="0100100";when "0011" => hex3<="0110000";when "0100" => hex3<="0011001";when "0101" => hex3<="0010010";when others => hex3<="1000000";end case;case xianshi3 iswhen "0000" => hex4<="1000000";when "0001" => hex4<="1111001";when "0010" => hex4<="0100100";when "0011" => hex4<="0110000";when "0100" => hex4<="0011001";when "0101" => hex4<="0010010";when "0110" => hex4<="0000010";when "0111" => hex4<="1111000";when "1000" => hex4<="0000000";when "1001" => hex4<="0010000";when others => hex4<="1000000";end case;case xianshi4 iswhen "0000" => hex5<="1000000";when "0001" => hex5<="1111001";when "0010" => hex5<="0100100";when "0011" => hex5<="0110000";when "0100" => hex5<="0011001";when "0101" => hex5<="0010010";when others => hex5<="1000000";end case;case xianshi5 iswhen "0000" => hex6<="1000000";when "0001" => hex6<="1111001";when "0010" => hex6<="0100100";when "0011" => hex6<="0110000";when "0100" => hex6<="0011001";when "0101" => hex6<="0010010";when "0110" => hex6<="0000010";when "0111" => hex6<="1111000";when "1000" => hex6<="0000000";when "1001" => hex6<="0010000";when others => hex6<="1000000";end case;case xianshi6 iswhen "0000" => hex7<="1000000";when "0001" => hex7<="1111001";when "0010" => hex7<="0100100";when others => hex7<="1000000";end case;hex1<="1111111"; ---关闭hex1数码管end process;end;。

数电课程设计数字钟一、课程目标知识目标：1. 理解数字钟的基本原理和组成，掌握数字电路基础知识；2. 学会运用组合逻辑电路设计数字钟的时、分、秒显示部分；3. 掌握数字钟的计时功能，了解其工作过程和调试方法；4. 了解数字钟在实际应用中的优势，如精确度、稳定性等。

技能目标：1. 能够运用所学知识，设计并搭建一个简单的数字钟电路；2. 培养动手实践能力，学会使用相关仪器、工具进行电路搭建和调试；3. 提高问题解决能力，能够分析并解决数字钟运行过程中出现的问题；4. 学会团队协作，与他人共同完成课程设计任务。

情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发创新意识；2. 培养学生的耐心、细心和责任心，养成良好的学习习惯；3. 引导学生关注科技发展，认识数字技术在实际生活中的应用；4. 培养学生的环保意识，注意电子垃圾的处理和回收。

课程性质：本课程为实践性较强的课程，注重培养学生的动手能力和实际操作技能。

学生特点：学生已具备一定的数字电路基础知识，具有较强的求知欲和动手欲望。

教学要求：结合课程性质和学生特点，采用理论教学与实践操作相结合的方式，注重启发式教学，引导学生主动参与课程设计过程，提高学生的实践能力和创新能力。

通过课程目标的分解，确保学生能够达到预定的学习成果，为后续的教学设计和评估提供依据。

二、教学内容1. 数字钟原理及组成- 了解数字钟的基本工作原理- 掌握数字钟的各个组成部分，如振荡器、分频器、计数器、显示电路等2. 组合逻辑电路设计- 学习组合逻辑电路的设计方法- 应用组合逻辑电路设计数字钟的时、分、秒显示部分3. 数字电路基础知识- 复习数字电路基础知识，如逻辑门、触发器、计数器等- 了解不同类型数字电路的特点和应用4. 数字钟电路搭建与调试- 学习数字钟电路的搭建方法- 掌握数字钟电路的调试技巧，分析并解决常见问题5. 教学内容安排与进度- 第一周：数字钟原理及组成，数字电路基础知识复习- 第二周：组合逻辑电路设计，数字钟显示部分设计- 第三周：数字钟电路搭建，初步调试- 第四周：数字钟电路调试，优化与改进6. 教材章节及内容列举- 教材第三章：数字电路基础- 教材第四章：组合逻辑电路- 教材第五章：时序逻辑电路- 教材第六章：数字钟设计与实践教学内容科学、系统，注重理论与实践相结合，以学生动手实践为主，充分调动学生的积极性，培养实际操作能力。

数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。

本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。

关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。

本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。

二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。

数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。

三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。

下面分别进行介绍。

（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。

其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。

计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。

时间调整功能通常是通过8255接口芯片实现。

（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。

四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。

2. 设计好数字钟的原理图，并选择适合的元件进行接线。

3. 进行电路调试和测试，对电路进行稳定性测试等。

数字电子实习报告报时式数字钟院系：计算机科学技术学院班级：姓名：学号：指导教师：合作者：2011 年06 月07 日数字电子实习指导教师评语与成绩目录一、任务要求 (3)二、设计方法 (3)三、设计过程 (3)四、软件介绍 (6)五、原理图与仿真结果 (7)六、调试过程 (8)七、实习体会 (9)八、参考文献 (10)九、元器件及功能介绍 (10)一、任务要求设计并制作一台能显示小时、分、秒的数字钟。

具体要求如下：1、完成带时、分、秒显示的24h计时功能；2、能完成整点报时功能，要求当数字钟的分和秒计数器计到59min52s时，驱动音响电路，四高一低，最后一声高声结束，整点时间到；3、完成对“时”和“分”的校时，并能对秒计数器清零。

二、设计方法该数字钟由振荡器、分频器、秒计数器、分计数器、小时计数器、校时电路、报时电路和显示电路等几部分组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计时器。

每累计60s发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”业采用60进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计数器，可实现对一天24h的累计。

整点报时电路是根据计时系统输出状态产生一个脉冲信号，然后去触发音频发声器实现报时。

校时电路是用来对“时”、“分”显示数字进行校对调整。

计数器清零是对“秒计数器”进行清零。

其组成框图如图1所示。

图1 数字钟组成框图三、设计过程1、秒、分、时计数器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。

实现这两种模数的计数器采用中规模集成计数器74LS160和74LS161，分两级构成。

下面讨论60和24进制计数器的电路构成和工作原理。

（1）60进制计数器由74LS160和74LS161构成的60进制计数器如图2所示。

物理与电子工程学院课程设计题目:数字电子钟专业电子信息工程班级12级电信三班学号********学生姓名李长炳指导教师张小英张艳完成日期：2013 年7月数字电子钟前言：数字钟是一个将“时”、“分”、“秒’’显示于人的视觉器官的计时装置。

它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时闹铃等功能。

一、基本原理时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器振荡器分频器主体电路1.1 振荡电路晶体振荡器的作用是产生时间标准信号。

我采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。

本系统中的振荡电路选用555定时器构成的多谐振荡器，见图1。

多谐振荡器的振荡频率可由式估算。

图11.2 时、分、秒显示电路模块设计①秒的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的555产生的秒脉冲链接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图2注意：两个CP都是连接到555的输出。

②分的产生采用74LS160产生60进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的秒产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图3注意：两个CP都是连接的秒的进位的输出。

③小时的产生采用74LS160产生24进制的加法计数器，输出端Q0,Q1，Q2，Q3分别接到七段数码管的相应的各端，由上图的分产生的进位连接秒的两个160的cp，第一片的进位来控制第二片的EP,ET来构成秒。

如下图所示图4注意：两个CP都是连接的秒的进位的输出。

1.3闹钟我设置的闹钟是00:03响的。

会响一分钟，采用与非门和或门组成的电路。

可以得出以下的电路图当达到00:03时就开始响，当不是00:03是就停止了，喇叭一端节地。

洛阳理工学院课程设计课程名称数字电子技术课题名称多功能数字钟专业电器工程及其自动化班级学号姓名指导教师年月日洛阳理工学院学院课程设计任务书课程名称数字电子技术题目多功能数字钟专业班级学生姓名指导老师审批任务书下达日期年月日设计完成日期年月日目录一、设计总体思路、基本原理 (7)二、设计框图 (8)三、单元电路设计 (9)1、分秒计数器电路 (9)2、24小时计数器电路 (10)3、整点报时电路 (11)4、校时电路设计 (13)5、秒脉冲产生器 (13)四、EWB软件和重要芯片的介绍 (15)五、仿真结果 (17)六、电路的安装与调试 (21)七、总结与体会 (23)八、附录 (25)九、参考文献 (25)十、整机原理图 (26)十一、评分表 (27)多功能数字钟课程设计一、设计总体思路和基本原理数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置、具有更长的使用寿命，等优点，因而得到了广泛的应用、小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分。

从课程设计要求来看，数字钟主要分为数码显示器、60进制和24进制计数器、频率振荡器、校时电路和整点报时电路这几个部分。

数字钟要完成显示需要6个数码管，八段的数码管需要译码器才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。

频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。

方案可以采用74LS160同步十进制加法计数器或采用74LS161十六进制计数器或74LS192十进制异步清零计数器，也可进行组合来组成10进制和6进制的计数器。

数字钟简介：这是一个以EPM7128SLC84-15为软件载体，数码管作显示器件，蜂鸣器作提示器件，拥有4个按键的电子钟。

它能够正常计时，支持12小时和24小时两种计时方式，同时允许用户手动调时和设置整点报时。

在正常计时状态下，用户可以选择12或24小时的计时方式，也可以设置或取消整点报时的功能（蜂鸣器作整点报时的提示设备）。

同时，数码管会有相应的显示来指示当前电子钟的设置。

当用户通过按键进入校时状态时，闪烁的一位数便是当前调节的数；用户可以通过按键选择要调的位，并对选择位的数字进行修改。

（具体按键的功能说明请查阅软件编写部分三、2 ）该电子钟的软件部分用VHDL编写，编译环境采用的是MAX+plus II.主要分为分频、按键防抖动、模式控制、计时校时、显示输出五个模块。

（具体设计见软件编写部分四）由于时间有限、作者才疏，纰漏在所难免，敬请老师指正。

关键字：显示模块的刷新率：=显示模块的输入时钟频率/数码管的个数；防抖动模块的基准频率：按键操作会产生上升沿，只有当两个上升沿发生在不同的基准周期时才被看作是两次按键；正常计时的基准频率：1Hz时钟状态：即mode，分为正常计时（mode=0）和校时（mode=1）两个状态；12/24 hour：即tm，tm=1为12小时制；tm=0为24小时制；选择位：在校时操作时，用户操作的当前位，可以是时分秒的低位或高位，从硬件显示上看，就是在校时状态下，闪烁的那一位。

硬件支持部分软件设计部分一、设计要求设计并制作一台能显示时、分、秒的数字钟。

1、可手动校时，能分别进行时、分的校正；2、12小时（含上下午显示）、24小时计时制可手动选择；3、选做：整点报时。

4、选做：闹铃功能，当计时计到预定时间时，蜂鸣器发出闹铃信号，闹铃时间为1秒，可提前终止闹铃。

5、选做：自拟其它功能。

二、程序编写方案比较与选择方案一：将所有功能设计好，程序结构制定完备后，将代码写入一个或几个文件里。

.《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

其中时为24进制，分秒为60进制。

2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。

（2）闹钟功能，可按设定的时间闹时。

（3）设计一个电路实现整点报时功能等。

在59分51秒、53秒、55秒、57秒输出750Hz 音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。

二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。

秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。

计数器的输出分别经译码器送显示器显示。

计时出现误差时,可以用校时电路校时、校分。

三、芯片选定及各单元功能电路说明：实验器材及主要器件（1）CC4511 6片（2）74LS90 5片（3）74LS92 2片（4）74LS191 1片（5）74LS00 5片（6）74LS04 3片（7）74LS74 1片（8）74LS2O 2片（9）555集成芯片1片（10）共阴七段显示器6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。

它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。

这用压电谐振的频率即为晶体振荡器的固有频率。

数字电子技术电路课程设计题目：数字钟课程设计学院：XXXXX专业：XXXXX班级：XXXX姓名：XXXX学号：XXXXX指导老师：XXXXX一、设计目的数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。

此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。

二、设计要求1.显示时，分，秒，用24小时制2.能够进行校时，可以对数字钟进行调时间3.能够正点报时（用555产生断续音频信号）；三、设计方案比较方案一、采用中小规模集成电路实现采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模块采用时钟信号触发，不需要程序控制。

方案二：EDA技术实现采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。

但此方案逻辑电路复杂，外围设备多，灵活性较低，不利于扩展方案三、单片机编程实现此方案采用单片机编程来设计和控制。

综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同时符合此次数子电子知识设计的要求。

四、设计过程和说明1.数字电子钟计时和显示功能的实现（1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。

（图）（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到23（图）（3）利用秒钟的置数信号（为低电平），取反后作为分钟各位的使能端（EP和ET）的控制信号，以实现分秒之间的进位功能。

同理可以实现分时之间的进位功能（4）显示功能采用Multisim里面的DCD_HEX显示管进行时分秒的显示。

机电工程学院本科生课程设计题目：数字时钟课程：数字电子技术：任务书目录1设计的目的及任务 (1)1.1课程设计的目的 (1)1.2课程设计的任务与要求 (1)1.3课程设计的技术指标 (1)参考文献 (25)1.设计的目的及任务1.1课程设计的目的（1）巩固所学的相关理论知识；（2）实践所掌握的电子制作技能；能力（3）带有时间校正功能；（4）“闹钟”功能；2.数字时钟的介绍和原理2.1数字时钟的介绍数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。

数字时钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专于数字钟电路的基本组成包含了数字电路的主要组成部分，为了帮助同学们将已经学过的比较零散的数字电路的知识能够有机的、系统地联系起来用于实际，培养综合分析、设计电路的能力，进行数字钟的设计是必要的。

2.2数字时钟的电路组成?数字时钟是用数字集成电路构成，用数码显示的一种现代化计数器。

本系统由振荡器、分频器、校时电路、计数器、译码显示器以及电源电路组成。

秒脉冲发生电路产生秒脉冲信号，不同进制的计数器、译码器和显示器组成计时系统，通过校时电路实现对时、分的校准，电源电路提供稳定的+5v的电压。

?2.3数字时钟的工作原理?数字时钟实际上是一个对1HZ频率进行计数的计数电路。

由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字时钟，但是出于对1Hz（6）校时电路：由于数字钟的初始时间不一定是标准时间，而且在数字钟的运行过程中可能出现误差，所以需要校时电路来对“时、分”显示数字进行校对调整。

3.数字时钟总设计方案和各部分设计方案3.1数字时钟总设计方案数字时钟有振荡器、分频器、计数器、译码显示、报时等电路组成。

课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。

要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。

2.秒、分为00-59六十进制计数器。

3.时为00-23二十四进制计数器。

4.可手动校正：能分别进行秒、分、时的校正。

只要将开关置于手动位置。

可分别对秒、分、时进行连续脉冲输入调整。

5.整点报时。

整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。

时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日多功能数字钟电路设计摘要 (1)Abstract (2)1系统原理框图 (3)2方案设计与论证 (4)2.1时间脉冲产生电路 (4)2.2分频器电路 (6)2.3时间计数器电路 (7)2.4译码驱动及显示单元电路 (8)2.5校时电路 (8)2.6报时电路 (10)3单元电路的设计 (12)3.1时间脉冲产生电路的设计 (12)3.2计数电路的设计 (12)3.2.1 60进制计数器的设计 (12)3.2.2 24进制计数器的设计 (13)3.3译码及驱动显示电路 (14)3.4 校时电路的设计 (14)3.5 报时电路 (15)3.6电路总图 (17)4仿真结果及分析........................................... 错误！未定义书签。

4.1时钟结果仿真....................................... 错误！未定义书签。

4.2 秒钟个位时序图..................................... 错误！未定义书签。

目录摘要 (I)1 数字钟的构成 (1)2 数字钟单元电路的设计 (3)2.1 振荡器电路设计 (3)2.2 时间计数单元设计 (3)2.2.1 集成异步计数器74LS90. (3)2.2.2 用74LS90构成秒和分计数器电路 (5)2.2.3 用74LS90构成时计数器电路 (6)2.2.4 时间计数单元总电路 (6)2.3 译码显示单元电路设计 (7)2.3.1 译码器74LS48 (7)2.3.2 显示器LG5011AH (9)2.3.3 译码显示电路 (10)2.4 校时单元电路设计 (11)3 数字钟的实现电路及其工作原理 (12)4 电路的安装与调试 (13)5 课程设计心得体会 (14)参考文献 (15)附录1 (16)摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。

数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和24进制计时计数器，秒、分、时的译码显示部分及校正电路等。

采用74LS系列（双列直插式）中小规模集成芯片进行硬件的焊接。

关键词：数字钟振荡器计数器译码驱动1 数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。

主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。

秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。

计数器的输出分别经译码器送显示器显示。

由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。

译码器 译码器 译码器时计数器校时电路分频器555振荡器分计数器秒计数器整点报时电路显示部分驱动部分计数部分3.计数、译码、显示电路同理可得到二十四进制计数器，如图1-4所示译码电路可先用BCD-锁存器/七段译码/驱动器74LS47，它可以直接驱动共阳数码管显示器。

译码显示电路如图1-5所示4.校时电路校时电路的作用是当计数器刚接通电源或走时出现误差时，进行时间的校准。

校准电路如图1-6所示。

分为时校准、分校准、秒校准。

5.整点报时电路电路图如1-7所示。

此电路每当“分”计数器和“秒”计数器计到59分50秒时便会自动驱动蜂鸣器，发出报警声，报警时间为10秒。

3、实验心得经过一周的努力，终于完成了该电子时钟的课程设计。

经过这段时间的课程设计，我学到了许多东西，对课本上的内容的理解加深了印象，同时也学会了一种学习的态度。

理论要联系实践，当然实践也离不开理论，由于对课本的内容还不是很熟悉，所以在做这个课程设计前，我先把课本的重点知识复习了一遍，时序逻辑电路、组合逻辑电路等，然后就是到图书馆查找相应的资料，抱着好几本书就在那里认真地查，查的过程中也看到了很多关于CMOS芯片的应用实例。

理论上的知识搞定了，接下来就是开始设计了。

Mutisim这个软件的仿真，给我的印象是简洁实用，很多电路都能在上面先进行仿真，不过我这个题目的核心芯片在仿真上面，出现了一些问题，一些管脚的位置和实际的不一样，仿真调试不成功，于是我就想到，按照理论来讲这是没有错的，为了验证清除，我先将电路进行分模块调试，把每一部分都仔细检查了一遍，最终发现了与仿真的不同，接线是一样的，不过在真实的接线中可行，在仿真中却不行，最大一个不同之处就在于校时模块，虽然仿真是那种接法可行，不过在实际接线中我采用了另外一种接法。

这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。

数字电子钟设计摘要所谓数字钟,是指利用电子电路构成的计时器。

相对机械钟而言,数字钟能达到准确计时，并显示小时、分、秒,同时能对该钟进行调整。

在此基础上，还能够实现整点报时，定时报闹等功能。

设计过程采用系统设计的方法,先分析任务，得到系统要求，然后进行总体设计，划分子系统,然后进行详细设计，决定各个功能子系统中的内部电路,最后进行测试。

本文针对简易数字钟的设计要求,提出了两种整体设计方案,在比较两个方案的优缺点后，选择了其中较优的一个方案,进行由上而下层次化的设计,先定义和规定各个模块的结构，再对模块内部进行详细设计。

详细设计的时候又根据可采用的芯片,分析各芯片是否适合本次设计,选择较合适的芯片进行设计,最后将设计好的模块组合调试,并最终在pｒotuｅs下仿真通过。

关键词：数字电子钟校时报时子系统ﻬ1前言由于现代社会的数字电子技术高速发展，电子钟应运而生,又由于电子技术的不断改进，采用中规模的逻辑器件可以使电子钟的体积变得很少，实用更加方便,应用更加广泛。

作为电气工程及其自动化专业的学生，我们都应该能够运用学到的数电和抹点知识,去解决和分析一些逻辑电路的问题,继而学会设计具有一定逻辑功能的逻辑器件,这次电子工艺实习给我们一个能力全面提升的契机。

我们设计的电子钟,严格按照设计要求,具有整点报时，调时,调分等功能,而且增加了停止计时，秒信号灯等功能。

特别是，我们的调时调分开关,都加上了消抖电路,使用了硬件消抖的方法消抖,这些都是我们组,区别于其他组的地方。

ﻬ 2 设计任务２．1 设计思路能按时钟功能进行小时、分钟、秒计时,能调时调分,能整点报时，使用3个２位数码管显示。

总体设计本阶段的任务是根据任务要求进行模块划分,提出方案，并进行比较分析,最终找到较优的方案。

该方案的优点是模块内部简单,基本不需要额外的电路，该方案结构简单,模块间关系较明确,模块外不需使用较多门电路,但不利于功能扩充。

２.2 设计方案２.2．１设计方案一、采用同步电路,总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：控制总线设计方案12.2.２设计方案二、采用异步电路，数据选择器将时钟信号输给秒模块,秒模块的进位输给分模块,分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换,电路框图如下：该方案用总线结构,主要功能集中在模块内部,模块功能较为独立,模块间连线简单,易于扩展，但设计难度大,门电路数量也比较多。

学院(系): 专业班级: 姓名: 学号:数字时钟的设计与制作一、基本功能及用途功能：数字电子钟由信号发生器、“时、分、秒”计数器、LED 数码管、校时电路、整点报时电路等功能。

用途：可以实现时分秒时钟显示，可以自己设置时间，具有音乐报时功能。

我们设计的带校时功能的电子时钟可以帮助同学们加强时间观念，更好地利用电子时钟安排好学习与生活。

二、功能框图三、设计内容⒈ 参数选择⑴数码显示管：七段数码显示器，共阴极学院(系): 专业班级: 姓名: 学号:分别显示0、1、2、3、4、5、6、7，共八个数。

⑵显示译码器：4511译码是指把给定的代码进行翻译的过程。

计数器采用的码制不同，译码电路也不同。

CC4511驱动器是与8421BCD编码计数器配合用的七段译码驱动器。

⑶计数器：74LS160是四位十进同步计数器.有四位数置数功能,清除功能,有使能功能可让计数停止或计数.有动态进位输出功能.⑷秒脉冲发生电路：采用由集成电路定时器555与RC组成的多谐振荡器。

如图1所示。

设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1Hz输出555定时器的功能表学院(系): 专业班级: 姓名: 学号:⑸高频振荡发生器：数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“控制”。

⒉单元电路的设计⑴计时电路：秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。

“秒”“分”计数器为六十进制，小时为十二进制。

①六十进制秒计数器由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS160组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。

其中，“秒”十位是六进制，“秒”个位是十进制。

如图1学院(系): 专业班级: 姓名: 学号:②六十进制分计数器由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS160组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。

数字电路课程设计报告设计课题：多功能数字钟电路的设计与制作多功能数字钟电路的设计与制作一、设计任务与要求数字钟是采用数字电路实现时、分、秒，数字显示的计时装置。

钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃等。

因此，研究数字钟，扩大其应用，有着非常现实的意义。

1.方案设计目的用中小规模集成电路设计一台能显示时、分、秒的数字电子钟，要求如下：1.由晶体振荡电路产生1HZ的标准脉冲信号。

2.秒、分为00——59 六十进制计数器，时为00——23 二十四进制计数器3.可手动校准。

只要将开关置于校准位置，即可对分别对分、时进行手动脉冲输入校准或连续脉冲校准调整。

4.定时闹钟。

定时闹钟电路要求在所设定时间进行报时。

2. 技术指标1. 显示时、分、秒的可以24小时制或12小时制。

3. 具有校时功能：可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4. 定时功能：可以设定定时时间，当数字时钟计时到定时时间时，能进行报警。

5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

二、方案设计与论证1.方案设计一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。

干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。

首先构成一个555定时器产生一秒钟的震荡周期，由74LS90采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。

使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器地进位输出作为分计数器地CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。

使用LED显示器进行显示。

2.方案论证(1)数字钟的基础电路秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。