电子封装技术介绍
电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。
什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。
电子封装的类型也很复杂。从使用的包装材料来分，我们可以将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(pre-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line package)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(plastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CSP (chip scale package)等等；若按第一级连接到第二级连接的方式来分，则可以划分为PTH(pin-through-hole)和SMT（surface-mount-technology）二大类，即通常所称的插孔式（或通孔式）和表面贴装式。
金属封装是半导体器件封装的最原始的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，
经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在引线端头用铝硅丝进行键合。组装完成后，用10号钢带所冲制成的镀镍封帽进行封装，构成气密的、坚固的封装结构。金属封装的优点是气密性好，不受外界环境因素的影响。它的缺点是价格昂贵，外型灵活性小，不能满足半导体器件日益快速发展
的需要。现在，金属封装所占的市场份额已越来越小，几乎已没有商品化的产品。少量产品用于特殊性能要求的军事或航空航天技术中。
陶瓷封装是继金属封装后发展起来的一种封装形式，它象金属封装一样，也是气密性的，但价格低于金属封装，而且，经过几十年的不断改进，陶瓷封装的性能越来越好，尤其是陶瓷流延技术的发展，使得陶瓷封装在外型、功能方面的灵活性有了较大的发展。目前，IBM的陶瓷基板技术已经达到100多层布线，可以将无源器件如电阻、电容、电感等都集成在陶瓷基板上，实现高密度封装。陶瓷封装由于它的卓越性能，在航空航天、军事及许多大型计算机方面都有广泛的应用，占据了约10％左右的封装市场（从器件数量来计）。陶瓷封装除了有气密性好的优点之外，还可实现多信号、地和电源层结构，并具有对复杂的器件进行一体化封装的能力。它的散热性也很好。缺点是烧结装配时尺寸精度差、介电系数高（不适用于高频电路），价格昂贵，一般主要应用于一些高端产品中。
相对而言，塑料封装自七十年代以来发展更为迅猛，已占据了90％（封装数量）以上的封装市场份额，而且，由于塑料封装在材料和工艺方面的进一步改进，这个份额还在不断上升。塑料封装最大的优点是价格便宜，其性能价格比十分优越。随着芯片钝化层技术和塑料封装技术的不断进步，尤其是在八十年代以来，半导体技术有了革命性的改进，芯片钝化层质量有了根本的提高，使得塑料封装尽管仍是非气密性的，但其抵抗潮气侵入而引起电子器件失效的能力已大大提高了，因此，一些以前使用金属或陶瓷封装的应用，也已渐渐被塑料封装所替代。
SIP是从封装体的一边引出管脚。通常，它们是通孔式的，管脚插入印刷电路板的金属孔内。这种形式的一种变化是锯齿型单列式封装(ZIP)，它的管脚仍是从封装体的一边伸出，但排列成锯齿型。这样，在一个给定的长度范围内，提高了管脚密度。SIP的吸引人之处在于它们占据最少的电路板空间，但在许多体系中，封闭式的电路板限制了SIP的高度和应用。
DIP封装的管脚从封装体的两端直线式引出。DIP的外形通常是长方形的，管脚从长的一边伸出。绝大部分的DIP是通孔式，但亦可是表面贴装式。对DIP来说，其管脚数通常在8至64（8、14、16、18、20、22、24、28、40、48、52和64）之间，其中，24至40管脚数的器件最常用于逻辑器件和处理器，而14至20管脚的多用于记忆器件，主要取
决于记忆体的尺寸和外形。当器件的管脚数超过48时，DIP结构变得不实用并且浪费电路板空间。
称为芯片载体(chip carrier)或quad的封装，四边都有管脚，对高引脚数器件来说，是较好的选择。之所以称之为芯片载体，可能是由于早期为保护多引脚封装的四边引脚，绝大多数模块是封装在预成型载体中。而后成型技术的进步及塑料封装可靠性的提高，已使高引脚数四边封装成为常规封装技术。其它一些缩写字可以区分是否有引脚或焊盘的互连，或是塑料封装还是陶瓷封装体。诸如LLC(lead chip carrier)，LLCC(leadless chip carrier)用于区分管脚类型。PLCC(plastic leaded chip carrier)是最常见的四边封装。PLCC的管脚间距是0.050英寸，与DIP相比，其优势是显而易见的。PLCC的引脚数通常在20至84之间（20、28、32、44、52、68和84）。
还有一种划分封装类型的参数是封装体的紧凑程度。小外形封装通常称为SO，SOP 或SOIC。它封装的器件相对于它的芯片尺寸和所包含的引脚数来说，在电路板上的印迹(footprint)是出乎寻常的小。它们能达到如此的紧凑程度是由于其引脚间距非常小，框架特殊设计，以及模块厚度极薄。在SO封装结构中，两边或四边引脚设计都有。这些封装的特征是在芯片周围的模封料及其薄，因而，SO封装发展和可靠性的关键是模封料在防止开裂方面的性能。SOP的引脚数一般为8、14和16。
四方扁平封装（QFP）其实是微细间距、薄体LCC，在正方或长方形封装的四周都有引脚。其管脚间距比PLCC的0.050英寸还要细，引脚呈欧翅型与PLCC的J型不同。QFP 可以是塑料封装，可以是陶瓷封装，塑料QFP通常称为PQFP。PQFP有二种主要的工业标准，电子工业协会(EIA)的连接电子器件委员会(Joint Electronic Device Committee, JEDEC)注册的PQFP是角上有凸缘的封装，以便在运输和处理过程中保护引脚。在所有的引脚数和各种封装体尺寸中，其引脚间距是相同的，都为0.025英寸。日本电子工业协会(EIAJ)注册的PQFP没有凸缘，其引脚间距用米制单位，并有三种不同的间距：1.0mm，0.8mm 和0.65mm，八种不同的封装体尺寸，从10mm*10mm到40mm*40mm，不规则地分布到三种不同的引脚间距上，提供十五种不同的封装形式，其引脚数可达232个。随着引脚数的增加，还可以增加封装的类型?同一模块尺寸可以有不同的引脚数目，是封装技术的一个重要进展，这意味着同一模具、同一切筋打弯工具可用于一系列引脚数的封装。但是，EIAJ 的PQFP没有凸缘，这可能会引起麻烦，因为在运输过程中，必须把这些已封装好的器件放在一个特别设计的运输盒中，而JEDEC的PQFP只要置于普通的管子里就可以运输，因为凸缘可以使它们避免互相碰撞。EIAJ的PQFP的长方形结构还为将来高引脚数封装的互连密度带来好处。当引脚数大于256时，在0.100英寸间距的电路板上，长方形外形可达
到较高的互连密度，这是因为周边的一些引脚可以通过模块下的通孔转换成平面引脚，达到PGA的互连密度。在正方形结构中，并非所有模块下的通孔均可以插入，必须有一些芯片的连接要转换到模块外形的外面，提高其有效互连面积。长方形结构可以使短边引脚数少于64个、引脚间距不大于0.025英寸(1mm)的所有引脚都插入模块底下的通孔中。PQFP 最常见的引脚数是84、100、132、164和196。
当引脚数目更高时，采用PQFP的封装形式就不太合适了，这时，BGA封装应该是比较好的选择，其中PBGA也是近年来发展最快的封装形式之一。BGA封装技术是在模块底部或上表面焊有许多球状凸点，通过这些焊料凸点实现封装体与基板之间互连的一种先进封装技术。广义的BGA封装还包括矩栅阵列(LGA)和柱栅阵列(CGA)。矩栅阵列封装是一种没有焊球的重要封装形式，它可直接安装到印制线路板(PCB)上，比其它BGA封装在与基板或衬底的互连形式要方便得多，被广泛应用于微处理器和其他高端芯片封装上。BGA技术在二十世纪九十年代中期开始应用，现在已成为高端器件的主要封装技术，同时，它仍处于上升期，发展空间还相当大。目前用于BGA封装的基板有BT树脂、柔性带、陶瓷、FR-5等等。在BGA封装中，基板成本要占总成本的80％左右。BT树脂是BGA封装中应用最广的基板，同时，随着BGA封装在整个IC封装市场地位的不断提高，也导致对基板材料数量和种类的需求不断增长。
综上所述，电子封装技术所涉及的范围相当广泛，本培训课程不可能一一详述。在本节中，将介绍最普遍的塑料封装技术及相关的一些材料。一般所说的塑料封装，如无特别的说明，都是指转移成型封装(transfer molding)，封装工序一般可分成二部分：在用塑封料包封起来以前的工艺步骤称为装配(assembly)或前道操作(front end operation)，在成型之后的工艺步骤称为后道操作(back end operation)。在前道工序中，净化室级别为100到1,000级。有些成型工序也在净化室中进行，但是，机械水压机和预成型品中的粉尘，很难使净化室达到10,000级以上。
一般来讲，随着硅芯片越来越复杂和日益趋向微型化，将使更多的装配和成型工序在粉尘得到控制的环境下进行。转移成型工艺一般包括晶圆减薄(wafer ground)、晶圆切割(wafer dicing or wafer saw)、芯片贴装(die attach or chip bonding)、引线键合(wire bonding)、转移成型(transfer molding)、后固化(post cure)、去飞边毛刺(deflash)、上焊锡(solder plating)、切筋打弯(trim and form)、打码(marking)等多道工序。
下面，将对各个工序作简单的介绍。
晶圆减薄是在专门的设备上，从晶圆背面进行研磨，将晶圆减薄到适合封装的程度。由于晶圆的尺寸越来越大（从4英寸、5英寸、6英寸，发展到8英寸、甚至12英寸），
为了增加晶圆的机械强度，防止晶圆在加工过程中发生变形、开裂，晶圆的厚度也一直在增加。但是，随着系统朝轻薄短小的方向发展，芯片封装后模块的厚度变得越来越薄，因此，在封装之前，一定要将晶圆的厚度减薄到可以接受的程度，以满足芯片装配的要求。如6英寸晶圆，厚度是675微米左右，减薄后一般为150微米。在晶圆减薄的工序中，受力的均匀性将是关键，否则，晶圆很容易变形、开裂。晶圆减薄后，可以进行划片(sawing or dicing)。较老式的划片机是手动操作的，现在，一般的划片机都已实现全自动化。划片机同时配备脉冲激光束、钻石尖的划片工具或是包金刚石的锯刀。无论是部分划线还是完全分割硅片，锯刀都是最好的，因为它划出的边缘整齐，很少有碎屑和裂口产生。硅芯片常常称为die，也是由于这个装配工序（die的原意是骰子，即小块的方形物，划开后的芯片一般是很小的方形体，很象散落一地的骰子）。已切割下来的芯片要贴装到框架的中间焊盘(die-paddle)上。焊盘的尺寸要和芯片大小相匹配，若焊盘尺寸太大，则会导致引线跨度太大，在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移现象。贴装的方式可以是用软焊料（指Pb-Sn合金，尤其是含Sn的合金）、Au-Si低共熔合金等焊接到基板上，在塑料封装中最常用的方法是使用聚合物粘结剂(polymer die adhesive)粘贴到金属框架上。常用的聚合物是环氧(epoxy)或聚酰亚胺（polyimide），以Ag（颗粒或薄片）或Al2O3 作为填充料（filler），填充量一般在75％到80％之间，其目的是改善粘结剂的导热性，因为在塑料封装中，电路运行过程中产生的绝大部分热量将通过芯片粘结剂――框架散发出去。
用芯片粘结剂贴装的工艺过程如下：用针筒或注射器将粘结剂涂布到芯片焊盘上（要有合适的厚度和轮廓，对较小芯片来讲，内圆角形可提供足够的强度，但不能太靠近芯片表面，否则会引起银迁移现象），然后用自动拾片机（机械手）将芯片精确地放置到芯片焊盘的粘结剂上面。对于大芯片，误差<25微米（1 mil），角误差<0.3°。对15到30微米厚的粘结剂，压力在5N/cm2。芯片放置不当，会产生一系列问题：如空洞造成高应力；环氧粘结剂在引脚上造成搭桥现象，引起内连接问题；在引线键合时造成框架翘曲，使得一边引线应力大，一边引线应力小，而且为了找准芯片位置，还会使引线键合的生产力降低，成品率下降。聚合物粘结剂通常需要进行固化处理，环氧基质粘结剂的固化条件一般是150°C，1小时（也有用186°C，0.5小时固化条件的）。聚酰亚胺的固化温度要更高一些，时间也更长。具体的工艺参数可通过差分量热仪（Differential Scanning Calorimetry, DSC）实验来确定。
在塑料封装中，引线键合是主要的互连技术，尽管现在已发展了TAB(tape automated bonding)、FC(flip chip)等其它互连技术，但占主导地位的技术仍然是引线键合技术。在塑
料封装中使用的引线主要是金线，其直径一般在0.025mm到0.032mm(1.00mil到1.25mil)。引线的长度常在1.5mm到3mm (60mil到120mil) 之间，而弧圈的高度可比芯片所在平面到0.75mm(30mil)。键合技术有热压焊(thermocompression)，热超声焊(thermosonic)等。这些技术的优点是容易形成球形（所谓的球焊技术，ball bonding），并且可以防止金线氧化。为了降低成本，也在研究用其它金属丝，如铝、铜、银、钯等来替代金丝键合。热压焊的条件是二种金属表面紧紧接触，控制时间、温度、压力，使得二种金属发生连接。表面粗糙（不平整）、有氧化层形成或是有化学沾污、吸潮等都会影响到键合效果，降低键合强度。热压焊的温度在300°C到400°C，时间一般为40毫秒（通常，加上寻找键合位置等程序，键合速度是每秒二线）。超声焊的优点是可避免高温，因为它用20到60 KHz的超声振动提供焊接所需的能量，所以，焊接温度可以降低一些。超声焊是所谓的楔焊（wedge bonding）而不是球焊（ball bonding），在引线与焊盘连接后，再用夹具或利刃切断引线（clamp tear or table tear）。楔焊的缺点是必须旋转芯片和基座，以使它们始终处于楔焊方向上，所以，楔焊的速度就必须放慢。它的优点是焊接面积与引线面积相差不大，可以用于微细间距(fine pitch)的键合。将热和超声能量同时用于键合，就是所谓的热超声焊。与热压焊相比，热超声焊最大的优点是将键合温度从350℃降到250℃左右（也有人认为可以用100℃到150℃的条件），这可以大大降低在铝焊盘上形成Au-Al金属间化合物的可能性，延长器件寿命，同时降低了电路参数的漂移。在引线键合方面的改进主要是因为需要越来越薄的封装，有些超薄封装的厚度仅有0.4毫米左右。所以，引线环（loop）从一般的8至12密尔（200到300微米）减小到4至5密尔（100到125微米），这样，引线的张力就很大，引线绷得很紧。楔焊的优点是可以用于微细间距焊盘上，适合于高密度封装，它甚至可用于焊盘间距小于75微米的键合，而若采用球焊，则1密尔（25微米）的金丝，其球焊的直径在2.5到4密尔（63至102微米）之间，要比楔焊大得多。
塑料封装的成型技术也有许多种，包括转移成型技术、喷射成型技术（inject molding）、预成型技术（pre-molding）等，但最主要的成型技术是转移成型技术(transfer molding)。转移成型使用的材料一般为热固性聚合物(thermosetting polymer)。所谓的热固性聚合物是指在低温时，聚合物是塑性的或流动的，但当将其加热到一定温度时，即发生所谓的交联反应(cross-linking)，形成刚性固体。再将其加热时，只能变软而不可能熔化、流动。在塑料封装中使用的典型成型技术的工艺过程如下：将已贴装好芯片并完成引线键合的框架带置于模具中，将塑封料的预成型块在预热炉中加热（预热温度在90℃到95℃之间），然后放进转移成型机的转移罐中。在转移成型活塞的压力之下，塑封料被挤压到浇道中，并经过浇口注入模腔（在整个过程中，模具温度保持在170℃到175℃左右）。塑封料在模具中快
速固化，经过一段时间的保压，使得模块达到一定的硬度，然后用顶杆顶出模块，成型过程就完成了。
用转移成型法密封微电子器件，有许多优点。它的技术和设备都比较成熟，工艺周期短，成本低，几乎没有后整理（finish）方面的问题，适合于大批量生产。当然，它也有一些明显的缺点：塑封料的利用率不高（在转移罐、壁和浇道中的材料均无法重复使用，约有20％到40％的塑封料被浪费）；使用标准的框架材料，对于扩展转移成型技术至较先进的封装技术（如TAB等）不利；对于高密度封装有限制。对于大多数塑封料来说，在模具中保压几分钟后，模块的硬度足可以达到允许顶出，但是，聚合物的固化（聚合）并未全部完成。由于材料的聚合度（固化程度）强烈影响材料的玻璃化转变温度及热应力，所以，促使材料全部固化以达到一个稳定的状态，对于提高器件可靠性是十分重要的，后固化就是为了提高塑封料的聚合度而必须的工艺步骤，一般后固化条件为170℃到175℃，2至4小时。目前，也发展了一些快速固化（fastcure molding compound）的塑封料，在使用这些材料时，就可以省去后固化工序，提高生产效率。
在封装成型过程中，塑封料可能会从二块模具的合缝处渗出来，流到模块外的框架材料上。若是塑封料只在模块外的框架上形成薄薄的一层，面积也很小，通常称为树脂溢出（resin bleed）。若渗出部分较多、较厚，则称为毛刺（flash）或是飞边毛刺（flash and strain）。造成溢料或毛刺的原因很复杂，一般认为是与模具设计、注模条件及塑封料本身有关。毛刺的厚度一般要薄于10微米，它对于后续工序如切筋打弯等工艺带来麻烦，甚至会损坏机器。因此，在切筋打弯工序之前，要进行去飞边毛刺工序（deflash）。随着模具设计的改进，以及严格控制注模条件，毛刺问题越来越不严重了，在一些比较先进的封装工艺中，已不再进行去飞边毛刺的工序了。去飞边毛刺工序工艺主要有：介质去飞边毛刺(media deflash)、溶剂去飞边毛刺(solvent deflash)、水去飞边毛刺(water deflash)。另外，当溢料发生在框架堤坝(dam bar)背后时，可用所谓的dejunk工艺。其中，介质和水去飞边毛刺的方法用得最多。用介质去飞边毛刺时，是将研磨料，如粒状的塑料球和高压空气一起冲洗模块。在去飞边毛刺过程中，介质会将框架引脚的表面轻微擦毛，这将有助于焊料和金属框架的粘连。在以前曾有用天然的介质，如粉碎的胡桃壳和杏仁核，但由于它们会在框架表面残留油性物质而被放弃。用水去飞边毛刺工艺是利用高压的水流来冲击模块，有时也会将研磨料和高压水流一起使用。用溶剂来去飞边毛刺通常只适用于很薄的毛刺。溶剂包括N－甲基吡咯烷酮（NMP）或双甲基呋喃（DMF）。
对封装后框架外引脚的后处理可以是电镀(solder plating)或是浸锡(solder dipping)工艺，该工序是在框架引脚上作保护性镀层，以增加其抗蚀性，并增加其可焊性。电镀目前
都是在流水线式的电镀槽中进行，包括首先进行清洗，然后在不同浓度的电镀槽中进行电镀，最后冲淋、吹干，然后放入烘箱中烘干。浸锡也包括清洗工序，然后放到助焊剂（flux）中进行浸泡，再放入熔融的焊锡中浸泡，最后用热水冲淋。焊锡的成分一般是63Sn/37Pb。这是一种低共融合金，其熔点在183－184℃之间。也有用成分为85Sn/15Pb、90Sn/10Pb、95Sn/5Pb的，有的日本公司甚至用98Sn/2Pb的焊料。减少铅的用量，主要是出于环境的考虑，因为铅对环境的影响正日益引起人们的高度重视。而镀钯工艺，则可以避免铅的环境污染问题。但是，由于通常钯的粘结性并不太好，需要先镀一层较厚的、致密的、富镍的阻挡层。钯层的厚度仅为76微米（3密尔）。由于钯层可以承受成型温度，所以，可以在成型之前完成框架的上焊锡工艺。并且，钯层对于芯片粘结和引线键合都适用，可以避免在芯片粘结和引线键合之前必须对芯片焊盘和框架内引脚进行选择性镀银（以增加其粘结性），因为镀银时所用的电镀液中含有氰化物，给安全生产和废弃物处理带来麻烦。
切筋打弯其实是二道工序，但通常同时完成。所谓的切筋工艺，是指切除框架外引脚之间的堤坝（dam bar）以及在框架带上连在一起的地方；所谓的打弯工艺则是将引脚弯成一定的形状，以适合装配（assembly）的需要。对于打弯工艺，最主要的问题是引脚的变形。对于PTH装配要求来讲，由于引脚数较少，引脚又比较粗，基本上没有问题。而对SMT装配来讲，尤其是高引脚数目框架和微细间距框架器件，一个突出的问题是引脚的非共面性（lead non coplanarity）。造成非共面性的原因主要有二个：一是在工艺过程中的不恰当处理，但随着生产自动化程度的提高，人为因素大大减少，使得这方面的问题几乎不复存在；另一个原因是由于成型过程中产生的热收缩应力。在成型后的降温过程中，一方面由于塑封料在继续固化收缩，另一方面由于塑封料和框架材料之间热膨胀系数失配引起的塑封料收缩程度要大于框架材料的收缩，有可能造成框架带的翘曲，引起非共面问题。所以，针对封装模块越来越薄、框架引脚越来越细的趋势，需要对框架带重新设计，包括材料的选择、框架带长度及框架形状等，以克服这一困难。
打码就是在封装模块的顶表面印上去不掉的、字迹清楚的字母和标识，包括制造商的信息、国家、器件代码等，主要是为了识别并可跟踪。打码的方法有多种，其中最常用的是印码（print）方法。它又包括油墨印码(ink marking)和激光印码(laser marking)二种。使用油墨来打码，工艺过程有点象敲橡皮图章，因为一般确实是用橡胶来刻制打码所用的标识。油墨通常是高分子化合物，常常是基于环氧或酚醛的聚合物，需要进行热固化，或使用紫外光固化。使用油墨打码，主要是对模块表面要求比较高，若模块表面有沾污现象，油墨就不易印上去。另外，油墨比较容易被擦去。有时，为了节省生产时间和操作步骤，在模块成型之后首先进行打码，然后将模块进行后固化，这样，塑封料和油墨可以同时固
化。此时，特别要注意在后续工序中不要接触模块表面，以免损坏模块表面的印码。粗糙表面有助于加强油墨的粘结性。激光印码是利用激光技术在模块表面刻写标识。激光源常常是CO2或Nd:YAG。与油墨印码相比，激光印码最大的优点是不易被擦去，而且，它也不涉及油墨的质量问题，对模块表面的要求相对较低，不需要后固化工序。激光印码的缺点是它的字迹较淡，即，与没有打码的背底之间衬度差别不如油墨打码那样明显。当然，可以通过对塑封料着色剂的改进来解决这个问题。总的来讲，在目前的封装工艺中，越来越多的制造商选择使用激光打码技术，尤其是在高性能产品中。
器件装配的方式有二种，一种是所谓的波峰焊（wave soldering），另一种是所谓的回流焊（reflow soldering）。波峰焊主要用在插孔式PTH封装类型器件的装配，而表面贴装式SMT及混合型器件装配则大多使用回流焊。波峰焊是早期发展起来的一种PCB板上元器件装配工艺，现在已经较少使用。波峰焊的工艺过程包括上助焊剂、预热及将PCB板在一个焊料峰（solder wave）上通过，依靠表面张力和毛细管现象的共同作用将焊料带到PCB 板和器件引脚上，形成焊接点。在波峰焊工艺中，熔融的焊料被一股股喷射出来，形成焊料峰，故有此名。目前，元器件装配最普遍的方法是回流焊工艺（reflow soldering），因为它适合表面贴装的元器件，同时，也可以用于插孔式器件与表面贴装器件混合电路的装配。由于现在的元器件装配大部分是混合式装配，所以，回流焊工艺的应用更为广泛。回流工艺看似简单，其实包含了多个工艺阶段：将焊膏（solder paste）中的溶剂蒸发掉；激活助焊剂（flux），并使助焊作用得以发挥；小心地将要装配的元器件和PCB板进行预热；让焊料熔化并润湿所有的焊接点；以可控的降温速率将整个装配系统冷却到一定的温度。回流工艺中，器件和PCB板要经受高达210℃到230℃的高温，同时，助焊剂等化学物质对器件都有腐蚀性，所以，装配工艺条件处置不当，也会造成一系列的可靠性问题。
封装质量必须是封装设计和制造中压倒一切的考虑因素。质量低劣的封装可危害集成电路器件性能的其它优点，如速度、价格低廉、尺寸小等等。封装的质量低劣是由于从价格上考虑比从达到高封装质量更多而造成的。事实上，塑料封装的质量与器件的性能和可靠性有很大的关系，但封装性能更多取决于封装设计和材料选择而不是封装生产，可靠性问题却与封装生产密切相关。
在完成封装模块的打码（marking）工序后，所有的器件都要100％进行测试，在完成模块在PCB板上的装配之后，还要进行整块板的功能测试。这些测试包括一般的目检、老化试验（burn-in）和最终的产品测试（final testing）。老化试验是对封装好的电路进行可靠性测试（reliability test），它的主要目的是为了检出早期失效的器件，称为infant mortality。在该时期失效的器件一般是在硅制造工艺中引起的缺陷（即，它属于坏芯片，但在片上测
试时并未发现）。在老化试验中，电路插在电路板上，加上偏压，并放置在高温炉中。老化试验的温度、电压负载和时间都因器件的不同而不同，同一种器件，不同的供应商也可能使用不同的条件。但比较通用的条件是在125℃到150 ℃温度下，通电电压在6.2到7.0伏（一般高出器件工作电压20％到40％）通电测试24到48小时。
为了了解集成电路器件的使用寿命和可靠性，除了上述的老化试验外，常用加速试验使器件在较短的时间里失效，并进行失效机理分析，以便尽快找到失效原因，改进设计或工艺条件，提高器件的寿命和可靠性。加速试验（accelerated test）是可靠性测试中的一种，一般选择一个或几个可能引起器件失效的加速因子，如潮气、温度、溶剂、润滑剂、沾污、一般的环境应力和剩余应力等，模拟器件在实际使用过程中可能遇到的使用环境。对绝大多数集成电路产品来讲，最短的工作时间也有好几年，但是，制造的时间却很短，因此，在常规操作条件下做资质试验（qualification test）是不太实际的，也是不经济的。对于使用寿命很长、可靠性很高的产品来讲，在60％的置信度（confidence level）条件下，以每千小时0.1％的失效速率（即103FIT，failure unit）测试产品，则无失效时间长达915,000小时，即若器件样本数为915，则要测试1,000小时才会有一个器件失效；若器件的样本数为92，则要测试10,000小时才会有一个器件失效，这样的测试即不经济又费时，因此，必须在加速使用条件下进行测试。由于失效是随时间分布的，所以，在分析失效速度时要用到许多统计的方法，包括根据辅助可靠性要求设计的置信度和样本数。加速试验包括以下步骤：选择加速力；确定加速力的强度；设计测试程序，确定单重加速还是多重加速；将测试数据外推到实际操作条件。在选择加速力时尤其要特别小心，因为加速试验的目的是在于让确实存在的缺陷提前暴露出来，而不是为了诱导产生新的缺陷或让存在的缺陷逃脱。加速力选择要与器件可靠性要求紧密关联，否则可能对改进设计、材料选择、工艺参数确定等方面产生误导作用。不同的器件，其使用条件和可靠性要求不同，需要设计不同的加速试验，以便实验数据能真正反映器件的正常寿命，为改进设计或工艺提供可靠的实验依据。
在加速试验进行过程中，通常会在不同的时间里对试验样品进行电学性能测试，测试通过的样品继续进行试验，测试没有通过的样品，则要进行失效分析。器件电学性能测试异常，通常有三种情况：开路、短路、电参数漂移。
器件失效常常有二种情况，一种是所谓的过载（overstress），另一种是破损（wearout）。前一种的失效是瞬时的、灾难性的，后一种是累积的，漫长的，首先表现在器件性能的衰退，然后才是器件失效。引起器件失效的机理有多种，但常与金属部件的锈蚀联系在一起，造成锈蚀的原因包括机械、热、电学、辐射、化学（mechanical、thermal、electrical、radiation、
chemical）等诱导因素。在机械方面，包括一般的冲击、振动（如汽车发动机罩下面的电子装置）、填充料颗粒在硅芯片上产生的应力、惯性力（如加农炮外壳在发射时引信受到的力）等，这些负荷对材料和结构的响应有弹性形变、塑性形变、弯曲（buckle）、脆性或柔性断裂（fracture）、界面分层、疲劳裂缝产生及增殖、蠕变（creep）及蠕变开裂等；在热学方面，包括芯片粘结剂固化时的放热、引线键合前的预加热、成型工艺、后固化、邻近元器件的重新加工（rework）、浸锡、波峰焊、回流焊等，热负荷造成的影响在于材料的热膨胀，由于材料之间的CTE失配，引起局部应力，导致失效；在电学方面，突然的电冲击（如汽车发动时的点火）、由于电压不稳和电传输过程中突然的振荡（如接地不良）而引起的电流波动、静电电荷、电过载或输入电压过高、电流过大，电负荷造成介电击穿、电压表面击穿、电能的热损耗、电迁移，还会引起电锈蚀、由于枝蔓晶生长而引起的漏电流、电热降解等；在辐射方面，封装材料中微量的放射性元素（如铀、钍等放射性元素）引起的a粒子辐射，尤其对存储器有影响，会引起器件性能下降及包封料的降聚作用，在器件表面覆盖聚酰亚胺涂层或用人工合成的填充料都是解决的途径；在化学方面，环境造成的锈蚀、氧化、离子表面枝蔓生长等都会引起失效，而潮湿环境下的潮气进入则是最主要的问题，进入塑封料中的潮气，会将材料中的催化剂等其它添加剂中的离子萃取出来，生成副产品，进入芯片上的金属焊盘、半导体结构、材料的界面等，激活失效机理。另外，特殊的机械失效也会影响器件性能，如双极型器件中的小信号电流增益和MOS器件中的互导主要受较大机械应力的影响。减小应力诱导参数变化和失效的方法之一是积极从封装设计、材料选择和工艺参数中来分配热收缩应力。
失效机理分析对于理解和改进塑料封装工艺方面的价值是无法估量的，对失效的器件进行彻底的、正规的分析，并采取适当的改进措施，可以大大提高生产力、成品率和封装质量。同时，为了保证器件的电学和力学方面的可靠性，在封装设计中失效分析也是关键的因素，而为了使失效分析达到最佳效果，一定要按部就班地进行分析，以保证不遗漏相关的信息。发现器件失效后，要找到真正引起失效的原因或机理，并不太容易。除了封装模块的开裂之外，其它失效都发生在模块之内。所以，要了解器件失效的真正原因，必须有相应的分析手段。失效分析方法一般可分为无损检测和开封检测二种。无损检测就是借助于光、电、声等方法，在不破坏器件结构的条件下，寻找器件失效的原因。开封检测则是首先打开器件的封装部分，再借助仪器设备对失效原因进行检测。是否要打开包封体是在进行失效分析时要作的第一个重要的决定，一些非破坏性的分析技术，如光学显微镜、X射线显微术和扫描声显微镜在失效分析中已被广泛应用，因为它们可以观察器件的外部形貌或可以"穿透"包封体而"看到"封装内部的一些失效情况。但是，当封装内部缺陷尺度
小于1微米时，就达到了这些技术的分辨率极限。在许多情况下，需要打开包封体以检测封装内部的缺陷。开封方法包括化学、机械和等离子体刻蚀等。器件失效的分析方法有许多，包括各种价格昂贵的专门设备，下面，将介绍一些常用的分析设备。X射线成象术：X射线可以穿过塑封料并对包封内部的金属部件成像，因此，它特别适用于评价由流动诱导应力引起的引线变形和/或芯片焊盘的位移。在电路测试中，引线断裂的结果是开路，而引线交叉或引线压在芯片焊盘的边缘上或芯片的金属布线上，则表现为短路。X射线分析还可用于评估气泡的产生和位置，塑封料中那些直径大于1毫米的大空洞，很容易探测到，而微束（fine focus）X射线分析仪可探测到尺寸更小的气泡。X射线分析仪都有一个可以三维移动的平台，并且还可以在一定范围内旋转。在Z轴方向上，要有足够的位移，以方便在不同位置上聚焦。在XY方向，平台要足够大，以方便对整条框架带进行检测而不用将模块切割下来，因为引线扭曲是朝着与转移罐同方向或远离转移罐方向发展，常常暗示着在封装材料选择、封装设计、模具设计和工艺参数确定中的不足，所以，需要在一次检测中同时完成一条框架带上的模块，而不是将模块从框架代上切割下来检测。用X射线检测芯片焊盘的位移较为困难，因为焊盘位移相对于原来的位置来说更多的是倾斜而不是平移，所以，在用X射线分析时必须从侧面穿过较厚的塑封料来检测。检测芯片焊盘位移更好的方法是用剖面法，这已是破坏性分析了。
C－SAM：C模式扫描超声显微镜的工作原理与普通医学上所用的B超很相似，只是它使用的是C模式。声波显微镜很快被集成电路封装研究和失效分析实验室接受是因为它可提供封装电路内部损坏的非破坏性图像，例如封装开裂、空洞、分层等。用于检测集成电路封装的声波成像技术有好几种，但最广泛应用的模式是反射式。在该种模式中，聚集声波脉冲穿过封装模块，返回的声波（回声）用于内部结构的成像，这种技术就是通常所说的C－SAM，因为它将七十年代在斯坦福大学发展起来的扫描声显微术与五十年代起就用于非破坏性测试的C－扫描检测深度分布结合起来，充分发挥了精确分析和显示能力。因为声波是物质波（matter wave），C－SAM技术能够反映X射线成像术无法探测到的封装裂痕。C－SAM的初级声波脉冲频率在15到100兆赫兹，现在，一些用于探测倒扣芯片封装缺陷的C－SAM的频率更高达250兆赫兹以上。C－SAM的空间分辨率在50到400微米之间，取决于许多因素，包括声波显微镜的频率、封装模块的厚度及塑封料对声波的吸收等。
显微镜：显微镜在封装失效分析中十分有用，许多电路中的特征和缺陷度是通过显微镜确定的。显微镜包括一般的光学显微镜和电子显微镜。光学显微镜的放大倍数从低倍、中倍到高倍都很有用，可以用于观测开封后的封装模块芯片表面缺陷，如球焊的浮起，钝
化层开裂等。光学显微镜最好可以同时从目镜和显示屏中观察，若带有成像技术（拍照、录象）就更加理想。扫描电子显微镜（SEM）也是十分有用的失效分析工具，它可以用于观察光学显微镜无法清楚反映的问题，并可以把缺陷放大。大部分SEM都附带EDX（energy dispersion X-ray），可用于探测所选区域的材料成分（元素），对于表面沾污、界面分层等的分析很有帮助。透射电子显微镜（TEM）在封装失效分析中也有使用，但并不普遍。
其它分析方法：由于封装工艺中大量使用高分子材料，所以，一些高分子表征手段使用也十分广泛，如DSC（differential scanning calorimetry，差分扫描量热仪）、TMA （thermomechanical analysis，热机械分析）、TGA（thermogravimetric analysis，热重分析）、DMA（dynamic mechanical analysis，动态机械分析）及流变分析等，这些设备可以帮助了解和掌握高分子材料的热性能、机械（力学）性能和流变性能，对于工艺条件的改进是很有帮助的。另外，一些表面分析仪器如SIMS、TOF－SIMS、AES、XPS、FTIR等在封装失效分析中也常常用到，由于在前面各章中已作了专门介绍，在这里就不再重复了。
在器件失效分析中，另一种十分有用的分析方法是剖面分析（cross-section）方法，即将封装模块进行切割，观察其截面情况。为了使剖面分析能真正反映失效的部位及失效模式，切割的位置和剖面制备的方法都很重要。剖面制备的方法可以通过带锯、轮锯等金刚石工具进行切割，然后用研磨、抛光等方法，对截面进行进一步的加工，以使表面更易观察。制备完成的样品可以在光学显微镜、电子显微镜等下面进行进一步的观察和分析，以获取更多的信息。但是，剖面制备过程中，也可能破坏原有的器件结构，使某些失效信息丢失，因此，在进行剖面分析之前，要进行全面的考虑，拟定完整的分析方案。
随着集成电路工艺进入深亚微米时代，以金属铜代替金属铝作为晶圆上互连材料的迫切性越来越大。目前，在0.18微米工艺中，已有一些制造商采用了铜布线，而在0.13微米工艺中，以铜替代铝已是不争的事实。由于封装工艺的金属互连直接与晶圆上的金属互连相接触，并通过它们形成了器件与系统的电通路，因此，晶圆布线材料的变化，将对封装工艺产生深刻的影响。同时，由于芯片的特征尺寸越来越小，对引线键合工艺造成的压力也越来越大，因为要在如此细微的间距中进行引线键合，对于金属引线的尺寸要求和键合方法都是一种考验。因此，采用新的互连方法是唯一的选择。倒装（flip chip）焊或倒扣技术就是一个十分吸引人的选择。所谓的倒扣芯片封装技术，就是将集成电路芯片的有源区面向基板的互连形式。所以，无论是引线键合还是凸缘键合，只要其芯片有源区面向基板，都称为倒扣芯片技术。从目前国际上对于倒扣芯片封装工艺的研究和应用情况来看，高互连密度、高性能器件的倒扣芯片封装技术，普遍采用以IBM C4技术为基本工艺，并加以一定的改进。这种技术的特点是可以达到相当高的互连密度，若同时采用陶瓷封装工
艺的话，其器件的可靠性也很高，但它的价格亦十分昂贵，所以，它主要应用于航天航空工业及军事方面，以及一些对可靠性有特殊要求的场合。另一方面，在一些可靠性要求并不那么高，芯片的输入/输出端数目也并不太多，但特别强调器件尺寸大小的情况下，在印刷电路板上的直接芯片倒扣封装技术，就显得非常关键，例如在手提电脑、移动通讯等方面。而且，印刷电路板上的芯片直接倒扣封装技术，在应用了底部填充料技术后，其可靠性也有了很大的提高，它在价格方面的优势，使它的应用范围越来越广。所以，倒扣芯片技术也因此可以划分为FCIP（flip chip in packaging）及FCOB（flip chip on board）技术。无论哪一种技术，其关键是芯片上凸缘（bump）的制备。
IBM 的C4（controlled-collapse chip connection）技术是在1965年发展起来的，并成为IBM System/360系列计算机的逻辑基础。C4技术的凸缘制备主要是通过电子束蒸发、溅射等工艺，将UBM（under bump metallurgy）或BLM（ball limiting metallurgy）沉积在芯片的铝焊盘上。UBM一般有三层，分别为铬/铬－铜（50-50）/铜，这个结构可以保证凸缘与铝焊盘的粘结性并防止金属间的互扩散。在UBM的上面，还有一层很薄的金层，主要是防止金属铜的氧化。凸缘的成分是铅锡合金，根据不同的应用要求可以选用低共熔化合物或其它的组分。IBM常用的组分是5wt%Sn/95wt%Pb，它的熔点分别为308℃（solid）和312℃（liquid）或3wt%Sn/97wt%Pb它的熔点分别为314℃（solid）和320℃（liquid）。IBM的基板是陶瓷基板，所以可以忍受超过300℃的回流温度。由于IBM的C4技术工艺复杂、设备昂贵，所以长期以来，其应用都局限在一些高性能、高要求、高成本的场合。
经过改进的C4工艺，采用了电镀铜层和焊料层的方法，大大降低了成本，使得倒装焊技术的应用，有了较大的发展。
从上面的描述中可以看出，以前在做bumping工艺时，都是在已经做完周边布线的晶圆上在设计阶段，就可以考虑后道封装的要求，将周边布线改为面栅阵列（area grid array），同时可以取消UBM工艺及金属铜层的制备，大大减少了工艺步骤，使倒装焊技术得以加快推广的步伐。因此，铜工艺不但将带来芯片制造工艺方面的变化，而且也将对封装工艺带来极大的冲击，引起封装技术和系统连接技术的大变革。
电子封装技术发展现状及趋势 摘要 电子封装技术是系统封装技术的重要内容，是系统封装技术的重要技术基础。它要求在最小影响电子芯片电气性能的同时对这些芯片提供保护、供电、冷却、并提供外部世界的电气与机械联系等。本文将从发展现状和未来发展趋势两个方面对当前电子封装技术加以阐述，使大家对封装技术的重要性及其意义有大致的了解。 引言 集成电路芯片一旦设计出来就包含了设计者所设计的一切功能，而不合适的封装会使其性能下降，除此之外，经过良好封装的集成电路芯片有许多好处，比如可对集成电路芯片加以保护、容易进行性能测试、容易传输、容易检修等。因此对各类集成电路芯片来说封装是必不可少的。现今集成电路晶圆的特征线宽进入微纳电子时代，芯片特征尺寸不断缩小，必然会促使集成电路的功能向着更高更强的方向发展，这就使得电子封装的设计和制造技术不断向前发展。近年来，封装技术已成为半导体行业关注的焦点之一，各种封装方法层出不穷，实现了更高层次的封装集成。本文正是要从封装角度来介绍当前电子技术发展现状及趋势。
正文 近年来，我国的封装产业在不断地发展。一方面，境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，拉动了封装产业规模的迅速扩大；另一方面，国内芯片制造规模的不断扩大，也极大地推动封装产业的高速成长。但虽然如此，IC的产业规模与市场规模之比始终未超过20%，依旧是主要依靠进口来满足国内需求。因此，只有掌握先进的技术，不断扩大产业规模，将国内IC产业国际化、品牌化，才能使我国的IC产业逐渐走到世界前列。 新型封装材料与技术推动封装发展，其重点直接放在削减生产供应链的成本方面，创新性封装设计和制作技术的研发倍受关注，WLP 设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势，推动高密度封测产业以前所未有的速度向着更长远的目标发展。 大体上说，电子封装表现出以下几种发展趋势：（1）电子封装将由有封装向少封装和无封装方向发展；（2）芯片直接贴装（DAC）技术，特别是其中的倒装焊（FCB）技术将成为电子封装的主流形式；（3）三维（3D）封装技术将成为实现电子整机系统功能的有效途径；（4）无源元件将逐步走向集成化；（5）系统级封装（SOP或SIP）将成为新世纪重点发展的微电子封装技术。一种典型的SOP——单级集成模块（SLIM）正被大力研发；（6）圆片级封装（WLP）技术将高速发展；（7）微电子机械系统（MEMS）和微光机电系统（MOEMS）正方兴未艾，它们都是微电子技术的拓展与延伸，是集成电子技术与精密
电子元件封装大全及封装常识 2010-04-12 19:33 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC （小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、 SOP/SOIC封装 SOP是英文Small Outline Package 的缩写，即小外形封装。SOP封装技术由1968～1969年菲利浦公司开发成功，以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。 2、 DIP封装 DIP是英文 Double In-line Package的缩写，即双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 < 1 > 3、 PLCC封装 PLCC是英文Plastic Leaded Chip Carrier 的缩写，即塑封J引线芯片封装。PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 4、 TQFP封装 TQFP是英文thin quad flat package的缩写，即薄塑封四角扁平封装。四边扁平封装（TQFP）
微电子封装答案 微电子封装 第一章绪论 1、微电子封装技术的发展特点是什么？发展趋势怎样？（P8、9页） 答：特点： （1）微电子封装向高密度和高I/O引脚数发展，引脚由四边引出向面阵排列发展。 （2）微电子封装向表面安装式封装发展，以适合表面安装技术。 （3）从陶瓷封装向塑料封装发展。 （4）从注重发展IC芯片向先发展后道封装再发展芯片转移。 发展趋势： （1）微电子封装具有的I/O引脚数将更多。 （2）微电子封装应具有更高的电性能和热性能。 （3）微电子封装将更轻、更薄、更小。 （4）微电子封装将更便于安装、使用和返修。 （5）微电子封装的可靠性会更高。 （6）微电子封装的性能价格比会更高，而成本却更低，达到物美价廉。 2、微电子封装可以分为哪三个层次（级别）？并简单说明其内容。（P15～18页）答：（1）一级微电子封装技术 把IC芯片封装起来，同时用芯片互连技术连接起来，成为电子元器件或组件。 （2）二级微电子封装技术 这一级封装技术实际上是组装。将上一级各种类型的电子元器件安装到基板上。 （3）三级微电子封装技术 由二级组装的各个插板安装在一个更大的母板上构成，是一种立体组装技术。 3、微电子封装有哪些功能？（P19页） 答：1、电源分配2、信号分配3、散热通道4、机械支撑5、环境保护 4、芯片粘接方法分为哪几类？粘接的介质有何不同（成分）？。（P12页） 答：(1)Au-Si合金共熔法(共晶型) 成分：芯片背面淀积Au层,基板上也要有金属化层(一般为Au或Pd-Ag)。 （2）Pb-Sn合金片焊接法(点锡型) 成分：芯片背面用Au层或Ni层均可，基板导体除Au、Pd-Ag外，也可用Cu (3)导电胶粘接法(点浆型) 成分：导电胶（含银而具有良好导热、导电性能的环氧树脂。） (4)有机树脂基粘接法(点胶型) 成分：有机树脂基（低应力且要必须去除α粒子） 5、简述共晶型芯片固晶机（粘片机）主要组成部分及其功能。 答：系统组成部分： 1 机械传动系统 2 运动控制系统 3 图像识别（PR）系统 4 气动/真空系统 5 温控系统 6、和共晶型相比，点浆型芯片固晶机（粘片机）在各组成部分及其功能的主要不同在哪里？答： 名词解释：取晶、固晶、焊线、塑封、冲筋、点胶
实验五原理图元件及元件库的建立 一、实验目的 1、了解和体会原理图中元件图形的定义和作用。 2、了解制作原理图元件的基本方法。 3、了解原理图库的建立方法。 3、熟练掌握元件封装的制作及封装库的建立的方法、步骤。 二、实验内容 1、制作一个简单的原理图元件。 2、制作一个多部件原理图元件。 3、将这两个不同类型的元件封装添加到一个原理图库中。 三、实验环境 1、硬件要求 CPU P1.2GHz及以上；显卡 32M及以上显存；内存最低256M。 2、软件要求 Win2000及其以上版本的操作系统；Protel 99SE软件系统。 四、实验原理及实验步骤 1、原理图元件符号简介 这里所讲的制作元器件就是制作原理图符号。此符号只表明二维空间引脚间的电气分布关系，除此外没有任何实际意义。 2、元件原理图库编辑器
3、制作一个简单的原理图元件 制作一个简单的原理图元件的步骤一般如下： 1）通过新建一个原理图库文件，进入库编辑环境。 2）调整视图，使第四象限为主要工作区域。 3）执行Place|Rectangle，或点击按钮，绘制一个矩形，一般此矩形的左上顶点在各象限的交点上。
4）执行Place|Pins，或点击按钮，放置引脚， 注意各引脚中含有电气特性的端点方向向外。 5）编辑各引脚的属性，主要是进行各引脚名称、引脚编号、引脚方向和引脚位置的调整。 注意：在编辑引脚名称的时候，如果此引脚名称需要带上一横线的字符，在该字符后面输入“顺斜杠”。 如果此引脚是低电平有效，在Outside Edge下拉列表中选择Dot 选项。 如果此引脚是时钟输入信号，在Inside Edge下拉列表中选择Clock选项。 6）点击工具栏菜单项，选择重命名，将原件名称改为PLL。
转注成形应用于电子封装技术前言 转注(compression)成形是从压缩成形改良而来，在转注成形里的加热是在模中加热再加工压缩，但是缺点在于胶温不均，以及加工时间太长，所以才有了转注成形的改良，转注(transfer)成形在成形品的尺寸精度、埋入物等可合理成形压缩成形法难成的物品，预先关闭模子，将预热的热硬化性成形材料投入材料室(pot)，加热软化，以柱塞加压，经竖浇口、横浇道，导入模中，在此加热一定时间而硬化，但后因射出成形法的实用化，逐渐被取代，现在只能应用在有限的地方，而这次我们专题的内容，主要着重在电子封装的封胶技术。 随着IC产品需求量的日益提升，推动了电子构装产业的蓬勃发展。而电子制造技术的不断发展演进，在IC芯片「轻、薄、短、小、高功能」的要求下，亦使得构装技术不断推陈出新，以符合电子产品之需要并进而充分发挥其功能。构装之目的主要有下列四种： （1）电力传送 （2）讯号输送 （3）热的去除 （4）电路保护 IC构装依使用材料可分为陶瓷（ceramic）及塑料（plastic）两种，而目前商业应用上则以塑料构装为主。以塑料构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。以下依序对构装制程之各个步骤做一说明： 芯片切割（Die Saw） 芯片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。欲进行芯片切割，首先必须进行晶圆黏片，而后再送至芯片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撑避免了胶带的皱折与晶粒之相互碰撞。 黏晶（Die Dond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶 （epoxy）黏着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。
电子封装技术介绍 电子封装就是安装集成电路内置芯片外用的管壳，起着安放固定密封，保护集成电路内置芯片，增强环境适应的能力，并且集成电路芯片上的铆点也就是接点，是焊接到封装管壳的引脚上的。 电子封装发展随着电子技术的飞速发展，封装的小型化和组装的高密度化以及各种新型封装技术的不断涌现，对电子组装质量的要求也越来越高。所以电子封装的新型产业也出现了，叫电子封装测试行业。可对不可见焊点进行检测。还可对检测结果进行定性分析，及早发现故障。现今在电子封装测试行业中一般常用的有人工目检，在线测试，功能测试，自动光学检测等，其人工目检相对来说有局限性，因为是用肉眼检查的方法，但是也是最简单的。只能检察器件有无漏装、型号正误、桥连以及部分虚焊。自动光学检测是近几年兴起一种检测方法。它是经过计算机的处理分析比较来判断缺陷和故障的，优点是检测速度快，编程时间短，可以放到生产线中的不同位置，便于及时发现故障和缺陷，使生产、检测合二为一。可缩短发现故障和缺陷时间，及时找出故障和缺陷的成因。所以它是现在普遍采用的一种检测手段。 电子封装应用电子封装系统地介绍了电子产品的主要制造技术。内容包括电子制造技术概述、集成电路基础、集成电路制造技术、元器件封装工艺流程、元器件封装形式及材料、光电器件制造与封装、太阳能光伏技术、印制电路板技术以及电子组装技术。书中简要介绍了电子制造的基本理论基础，重点介绍了半导体制造工艺、电子封装与组装技术、光电技术及器件的制造与封装，系统介绍了相关制造工艺、相关材料及应用等。现在很多电子封装材料用的都是陶瓷，玻璃以及金属。但是现在出来一种新型密封质料，环氧树脂材料，用环氧树脂纯胶体封装，相对其他材料来说，密封性能更好，并且对于一些特
- 39 - 收稿日期：2011-08-15 电子封装技术发展现状及趋势 龙 乐 （龙泉天生路205号1栋208室，成都 610100） 摘 要：现今集成电路晶圆的特征线宽进入微纳电子时代，而电子产品和电子系统的微小型化依赖先进电子封装技术的进步，封装技术已成为半导体行业关注的焦点之一。主要介绍了近年来国内外出现的有市场价值的封装技术，详细描述了一些典型封装的基本结构和组装工艺，并指出了其发展现状及趋势。各种封装方法近年来层出不穷，实现了更高层次的封装集成，因而封装具有更高的密度、更强的功能、更优的性能、更小的体积、更低的功耗、更快的速度、更小的延迟、成本不断降低等优势，其技术研究和生产工艺不可忽视，在今后的一段时间内将拥有巨大的市场潜力与发展空间，推动半导体行业进入后摩尔时代。 关键词：高密度封装；3D 封装；封装技术；封装结构；发展趋势 中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）01-0039-05 Current Status and Development Trend of Electronic Packaging Technology LONG Le （Tiansheng Road 205,1-208, Longquan ,Chengdu 610100,China ） Abstract: The current IC wafer ling width characteristics is micronanoelectronic scale. The microminiaturization process of electronic products and electronic systems will depend on the advanced packaging technology .It has increasingly become a focus of the semiconductor industry. Novel packaging technology with larger market value around home and abroad in recent years are introduced. Basic structures and fabrication processes of some typical packaging are bescribed in detail. Furthermore, it is pointed out current status a nd development trend of packaging technology.In the recent years, endless varieties of packagings are proposed. It implements a new and higher level of packaging integration with higher assemble density,more strong features, better performance, smalles size, lower power consumption, faster speed, smaller delay, cost reduction,etc. Researches and process of packaging cannot be ignored. It has a great market potential and development in the days to come. Advanced packaging technology are forcing semiconductor industry access the More-than-Moore era. Key words: high density packaging; 3D packaging; packaging technology; packaging structure; development trend 1 引言 创新与变革是IC （集成电路）发展的主旋律， “新摩尔定律”、“超摩尔定律”、“后摩尔定 律”等新概念引领IC 行业从追求工艺技术节点的时代，发展到转向投资市场应用及其解决方案，转向封装、混合信号、微系统、微结构、微组装等综合
第一次作业 1 写出下列缩写的英文全称和中文名称 DIP: Double In-line Package, 双列直插式组装 BGA: ball grid array, 球状矩阵排列 QFP: Quad flat Pack, 四方扁平排列 WLP: Wafer Level Package, 晶圆级封装 CSP: Chip Scale Package, 芯片级封装 LGA: Land grid array, 焊盘网格阵列 PLCC: Plastic Leaded Chip Carrier, 塑料芯片载体 SOP: Standard Operation Procedure, 标准操作程序 PGA: pin grid array, 引脚阵列封装 MCM: multiple chip module, 多片模块 SIP: System in a Package, 系统封装 COB: Chip on Board, 板上芯片 DCA: Direct Chip Attach, 芯片直接贴装，同COB MEMS: Micro-electromechanical Systems, 微电子机械系统 2 简述芯片封装实现的四种主要功能，除此之外LED封装功能。 芯片功能 （1）信号分配;(2)电源分配；（3）热耗散：使结温处于控制范围之内；（4）防护：对器件的芯片和互连进行机械、电磁、化学等方面的防护 LED器件 （2）LED器件：光转化、取光和一次配光。 3 微电子封装技术的划分层次和各层次得到的相应封装产品类别。 微电子封装技术的技术层次 第一层次：零级封装-芯片互连级（CLP） 第二层次：一级封装SCM 与MCM（Single/Multi Chip Module） 第三层次：二级封装组装成SubsystemCOB（Chip on Board）和元器件安装在基板上 第三层次：三级微电子封装，电子整机系统构建 相对应的产品如图（1）所示：
《浙江大学优秀实习总结汇编》 电子封装技术岗位工作实习期总结 转眼之间，两个月的实习期即将结束，回顾这两个月的实习工作，感触很深，收获颇丰。这两个月，在领导和同事们的悉心关怀和指导下，通过我自身的不懈努力，我学到了人生难得的工作经验和社会见识。我将从以下几个方面总结电子封装技术岗位工作实习这段时间自己体会和心得： 一、努力学习，理论结合实践，不断提高自身工作能力。 在电子封装技术岗位工作的实习过程中，我始终把学习作为获得新知识、掌握方法、提高能力、解决问题的一条重要途径和方法，切实做到用理论武装头脑、指导实践、推动工作。思想上积极进取，积极的把自己现有的知识用于社会实践中，在实践中也才能检验知识的有用性。在这两个月的实习工作中给我最大的感触就是：我们在学校学到了很多的理论知识，但很少用于社会实践中，这样理论和实践就大大的脱节了，以至于在以后的学习和生活中找不到方向，无法学以致用。同时，在工作中不断的学习也是弥补自己的不足的有效方式。信息时代，瞬息万变，社会在变化，人也在变化，所以你一天不学习，你就会落伍。通过这两个月的实习，并结合电子封装技术岗位工作的实际情况，认真学习的电子封装技术岗位工作各项政策制度、管理制度和工作条例，使工作中的困难有了最有力地解决武器。通过这些工作条例的学习使我进一步加深了对各项工作的理解，可以求真务实的开展各项工作。 二、围绕工作，突出重点，尽心尽力履行职责。 在电子封装技术岗位工作中我都本着认真负责的态度去对待每项工作。虽然开始由于经验不足和认识不够，觉得在电子封装技术岗位工作中找不到事情做，不能得到锻炼的目的，但我迅速从自身出发寻找原因，和同事交流，认识到自己的不足，以至于迅速的转变自己的角色和工作定位。为使自己尽快熟悉工作，进入角色，我一方面抓紧时间查看相关资料，熟悉自己的工作职责，另一方面我虚心向领导、同事请教使自己对电子封装技术岗位工作的情况有了一个比较系统、全面的认知和了解。根据电子封装技术岗位工作的实际情况，结合自身的优势，
修改者：林子木 电子元件封装大全及封装常识 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连 接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、 密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线 连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连 接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空 气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也 更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与 之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比 值越接近1 越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性 能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP 双列直插和SMD 贴片封装两种。从结构方面，封装经历了最 早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP 公司开发出了SOP 小外型封装，以后逐渐派生出SOJ（J 型引脚小外形封装）、 TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作 条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、SOP/SOIC 封装 SOP 是英文Small Outline Package 的缩写，即小外形封装。SOP 封装技术由 1968～1969 年菲利浦公司开发成功，以后逐渐派生出SOJ（J 型引脚小外形封 装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。 SOP(Small Out-Line package) 也叫SOIC，小外形封装。表面贴装型封装之一， 引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP 除了用 于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配 高度不到1.27mm 的SOP 也称为TSOP。还有一种带有散热片的SOP。
电子封装技术专业本科学生毕业后动向及出路分析 080214S：电子封装技术专业 专业级别：本科所属专业门类：材料类报读热度：★★★ 培养目标： 培养适应科学技术、工业技术发展和人民生活水平提高的需要，具有优良的思想品质、科学素养和人文素质，具有宽厚的基础理论和先进合理的专业知识，具有良好的分析、表达和解决工程技术问题能力，具有较强的自学能力、创新能力、实践能力、组织协调能力，爱国敬业、诚信务实、身心健康的复合型专业人才，使其具备电子封装制造领域的基础知识及其应用能力，毕业后可在通信设备、计算机、网络设备、军事电子设备、视讯设备等的器件和系统制造厂家和研究机构从事科学研究、技术开发、设计、生产及经营管理等工作，并为学生进入研究生阶段学习打好基础。 专业培养要求： 本专业学生主要学习自然科学基础、技术科学基础和本专业领域及相关专业的基本理论和基本知识，接受现代工程师的基本训练，具有分析和解决实际问题及开发软件等方面的基本能力，因此，要求本专业毕业生应具备以下几个方面的知识和能力： 1.具有坚实的自然科学基础，较好的人文、艺术和社会科学基础知识及正确运用本国语言和文字表达能力； 2.具有较强的计算机和外语应用能力； 3.较系统地掌握本专业领域的理论基础知识，掌握封装布线设计、电磁性能分析与设计、传热设计、封装材料和封装结构、封装工艺、互连技术、封装制造与质量、封装的可靠性理论与工程等方面的基本知识与技能，了解本学科前沿及最新发展动态； 4.获得本专业领域的工程实践训练，具有较强的分析解决问题的能力及实践技能，具有初步从事与本专业有关的产品研究、设计、开发及组织管理的能力，具有创新意识和独立获取知识的能力。 专业主干课程： 1.微电子制造科学与工程概论
TQFP hin Quad Flat Packs PPGA Plastic Pin Grid Arrays Mini-BGA Mini Ball Grid Array BGA Ball Grid Array CerDIP Ceramic Dual-In-Line Packages CQFP Ceramic Flatpacks CerSOJ Ceramic Small Outline J-Bend CPGA Ceramic Pin Grid Arrays WLCC Ceramic Windowed J-Leaded Chip Carriers PLCC Plastic Leaded Chip Carriers CerPACK Cerpacks LCC Ceramic Leadless Chip Carriers PQFP Plastic Quad Flatpacks SSOP Shrunk Small Outline Packages PDIP Plastic Dual-In-Line Packages QSOP Quarter Size Outline Packages W-LCC Ceramic Windowed Leadless Chip Carriers WPGA Ceramic Windowed Pin Grid Arrays SOIC Plastic Small Outline ICs W-CerPACK Windowed Cerpacks CQFP Ceramic Quad Flatpacks SOJ Plastic Small Outline J-Bend W-CerDIP Ceramic Windowed Dual-In-Line Packages CLCC Ceramic J-Leaded Chip Carriers TSOP Thin Small Outline Packages STSOP Small Thin Small Outline Packages RTSOP Reverse Thin Small Outline Packages TSOP II Thin Small Outline Packages, Type I 芯片的封装 芯片包装指包裹于硅晶外层的物质。目前最常见的包装称为 TSOP(Thin Small Outline Packaging) ，早期的芯片设计以 DIP(Dual In-line Package) 以及 SOJ(Small Outline J-lead) 的方式包装。较新的芯片，例如RDRAM 使用 CSP(Chip Scale Package) 包装。以下对不同封装方式的介绍能够帮助了解它们的不同点。 DIP (Dual In-Line Package 双列直插式封装、双入线封装)
电子封装技术专业 本科教学质量报告（2018—2019学年） 专业代码： 080709T 专业负责人：（签字） 教学院长：（签字） 学院院长：（签字） 学院名称：（盖章） 二〇一九年12月
一、专业基本概况 （一）专业概况 主要介绍专业发展历程、学生规模等情况，包括 1.专业所在学院概况，学院专业设置情况； 电子封装技术专业隶属于材料工程学院，归为材料物理与化学学科。从2006年第一次招生，名称为材料成型及控制工程（微电子封装），2013年更名为电子封装技术专业，最新的一级为2019级，平均每年为35人左右，已经持续招生十年。我校该本科专业是全国范围内最早招生的一批院校之一，目前全国共有9所（华中科技大学、哈尔滨工业大学、西安电子科技大学、上海工程技术大学等）开设电子封装技术专业的院校，且师资及招生规模均不大。大部分院校的电子封装技术专业开设在材料科学与工程学院，小部分院校开设在机电工程学院。 2. 专业的历史沿革，包括专业设置时间、招收本科生时间，通过相关评估、认证时间，取得学位授予资格时间等；专业是否获批应用型本科试点专业，一流本科建设专业、卓越工程师教育培养试点专业、新工科试点专业、贯通培养试点专业等情况说明。 近三年，本专业为了适应社会对新型教育人才的需要，增设了大量的新课程。调整原有的专业基础课程和专业特色课程，比如增设了很多加强基础知识的课程，比如《半导体物理基础》、《半导体器件物理》、《固体物理导论》等。另外，我们在未来的教学培养方案中,设置了《微纳加工技术》、《微连接原理》《MEMS 与封装基础》等与微电子产业紧密相关、和高技术紧密相关。这些课程符合国家产业发展，必将有助于学生就业。在课程教学方面开展5门次的课程建设，包含全英语、MOOC等优质课程资源，超越传统课堂限制，进一步丰富学生第二课堂、第三课堂等课外文化活动，全面推进各类课堂的协同培养，创新人才培养模式。 本专业加大引进人才力度，加快制度建设，加速教学改革，建设精品课程，为学校进入更高的平台做好了准备。积极引进高学历、高职称人才，保证了本专业的良性发展。为适应高教事业的发展，本专业近三年致力于发展一支高素质、高水平、高职称、高学历的师资队伍。近三年，电子封装技术专业吸纳6名博士。目前专职教师为14人，其中教授1人，副教授7人，讲师6人。师资力量完全匹配学生规模，并能容纳1.5倍的扩展规模。14人全部具有博士研究生学历，2人具有海外博士学位，6人具有海外经历，4人具有企业（行业）的实践经验。 本专业培养了一批掌握半导体技术基础知识、掌握电子封装技术知识、和掌握电子材料知识的工程师、科研工作者。本专业每年毕业本科生35人左右。学
电子组装技术的发展与现状 XX XXXXXXXXX 摘要：随着电子产品小型化、高集成度的发展趋势, 电子产品的封装技术正逐步迈入微电子封装时代。从SMT 设备、元器件和工艺材料等几个方面浅谈电子组装技术的发展趋势。 关键词：电子组装技术、逆序电子组装、SMT、表面组装 一.电子组装技术的产生及国内外发展情况 电子管的问世，宣告了一个新兴行业的诞生，它引领人类进入了全新的发展阶段，电子技术的快速发展由此展开，世界从此进入了电子时代。开始，电子管在应用中安装在电子管座上，而电子管座安装在金属底板上，组装时采用分立引线进行器件和电子管座的连接，通过对各连接线的扎线和配线，保证整体走线整齐。其中，电子管的高电压工作要求，使得我们对强电和信号的走线，以及生产中对人身安全等给予了更多关注和考虑。 国内封装产业随半导体市场规模快速增长，与此同时，IC设计、芯片制造和封装测试三业的格局也正不断优化，形成了三业并举、协调发展的格局。作为半导体产业的重要部分，封装产业及技术在近年来稳定而高速地发展，特别是随着国内本土封装企业的快速成长和国外半导体公司向国内转移封装测试业务，其重要性有增无减，仍是IC产业强项。 境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，近年来，飞思卡尔、英特尔、意法半导体、英飞凌、瑞萨、东芝、三星、日月光、快捷、国家半导体等众多国际大型半导体企业在上海、无锡、苏州、深圳、成都、西安等地建立封测基地，全球前20大半导体厂商中已有14家在中国建立了封测企业，长三角、珠三角地区仍然是封测业者最看好的地区，拉动了封装产业规模的迅速扩大。 二.电子封装的分类 一般来说微电子封装可以分为几个层次: 零级封装、一级封装、二级封装和三级封装( 如图1 所示) 。零级封装指芯片级的连接; 一级封装指单芯片或多芯片组件或元件的封装; 二级封装指印制电路板级的封装; 三级封装指整机的组装。一般将0 级芯片级和1级元器件级封装形式称为“封装技术”, 而将2 级印制板级和3 级整机级封装形式称为“组装技术”。
电子封装技术专业人才培养体系的构建 □胡庆贤董再胜王凤江王俭辛芦笙 【摘要】封装行业的快速发展引发了对电子封装高级人才的旺盛需求，迫切需要高等院校培养出系统掌握电子封装基础理论、电子封装工艺和设备的高级工程人才。围绕人才培养，构建了电子封装专业人才培养体系的课程体系、实践体系及产学研结合的综合培养体系，为培养高素质的专业人才打下了基础。 【关键词】电子封装；培养体系；课程体系；实践体系 【基金项目】本文为江苏高校优势学科建设工程资助项目，江苏科技大学试点专业调研项目（106042101）研究成果。 【作者单位】胡庆贤，王凤江，王俭辛，芦笙；江苏科技大学。董再胜，济南钢铁集团总公司 信息技术是科技创新的前沿领域，深刻改变着人类的生产生活方式，也是新军事变革的核心驱动力；信息技术产业已成为国民经济的主导产业，成为国际竞争的战略制高点，也是促进可持续发展的重要力量。为鼓励信息技术产业的发展，2000年出台了《鼓励软件产业和集成电路产业发展的若干政策》，2005年实施《集成电路产业研究与开发专项基金管理暂行办法》，2009年又制定了《电子信息产业调整和振兴规划》。目前，我国已成为全球最大的电子信息产品制造基地，从业人员数量达755万人，占我国全部工业从业人员数量的9%。信息产业中，电子产业中，IC设计、芯片制造，电子封装三足鼎立。其中，封装成本已占到电子产品成本的60%左右，封装产业已占IT产业12%左右，IC产业的49%。我国的电子制造产业的迅速发展，导致对电子封装制造工艺的人才需求急剧增加，而由于电子封装制造技术涉及电子、机械、材料、化工、物理等众多学科，国内高校培养全面适应封装制造人才的专业才刚刚起步，高等人才存在巨大的缺口，供需矛盾非常突出。来自业界的统计表明，我国每年对电子封装专业本科层次的人才需求超过7万人。国内的电子工业的快速发展使得电子封装技术教育越来越受到重视，教育部2008年批准高考招生目录外专业“电子封装技术”，同时，国防科工委也设置了“电子封装技术”目录外紧缺专业。目前已经有几所高校创办了独立的电子封装技术以培养封装高等人才。构建完整的电子封装专业人才培养体系是专业建设近期最为迫切的任务。 一、电子封装专业人才的需求类型 中国近年虽已成为全球最大的电子产品制造基地，产量 （二）择己所长。任何职业都要求从业者掌握一定的技能，具备一定的能力条件。而一个人一生中不能将所有技能都全部掌握。所以你必须在进行职业选择时择己所长，从而有利于发挥自己的优势。运用比较优势原理充分分析别人与自己，尽量选择冲突较少的优势行业。 （三）择世所需。社会的需求不断演化着，旧的需求不断消失，新的需求不断产生。新的职业也不断产生。所以在设计你自己的职业生涯时，一定要分析社会需求，择世所需。最重要的是，目光要长远，能够准确预测未来行业或者职业发展方向，再做出选择。不仅仅是有社会需求，并且这个需求要长久。 （四）择己所利。职业是个人谋生的手段，其目的在于追求个人幸福。所以你在择业时，首先考虑的是自己的预期收益———个人幸福最大化。明智的选择是在由收入、社会地位、成就感和工作付出等变量组成的函数中找出一个最大值。这就是选择职业生涯中的收益最大化原则。当然，我们在围绕利益最大化为核心进行职业规划时，还要给自己设定适当的标准，标准过高则难以实现，标准过低则缺乏动力。 五、做好当代大学生职业生涯规划的步骤 （一）自我评价。也就是要全面了解自己。一个有效的职业生涯设计必须是在充分且正确认识自身条件与相关环境的基础上进行的。要正确客观的审视自己、认识自己、了解自己，做好自我评估，包括自己的兴趣、特长、性格、学识、技能、智商、情商、思维方式等。即要弄清我想干什么、我能干什么、我应该干什么、在众多的职业面前我会选择什么等问题。 （二）确立目标。确立目标是制定职业生涯规划的关键，通常目标有短期目标、中期目标、长期目标和人生目标之分。长远目标需要个人经过长期艰苦努力、不懈奋斗才有可能实现，确立长远目标时要立足现实、慎重选择、全面考虑，使之既有现实性又有前瞻性。短期目标更具体，对人的影响也更直接，也是长远目标的组成部分，在做确立目标时应充分说明各目标的内容，才能展现职业规划的具体详细。 （三）环境评价。职业生涯规划还要充分认识与了解相关的环境，评估环境因素对自己职业生涯发展的影响，分析环境条件的特点、发展变化情况，把握环境因素的优势与限制。了解本专业、本行业的地位、形势以及发展趋势。 （四）职业定位。职业定位就是要为职业目标与自己的潜能以及主客观条件谋求最佳匹配。良好的职业定位是以自己的最佳才能、最优性格、最大兴趣、最有利的环境等信息为依据的。职业定位过程中要考虑性格与职业的匹配、兴趣与职业的匹配、特长与职业的匹配、专业与职业的匹配等。 · 371 ·
电子元器件封装技术详细介绍 电子元器件封装技术详细介绍 1、BGA(ballgridarray)：球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。 例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方;而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC和GPAC)。 2、BQFP(quadflatpackagewithbumper)：带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。 3、碰焊PGA(buttjointpingridarray)：表面贴装型PGA的别称(见表面贴装型PGA)。 4、C-(ceramic)：表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip：用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字
电子封装和组装中的微连接技术 Microjoining Technology in Electronics Packaging and Assembly 王春青田艳红孔令超 哈尔滨工业大学材料科学与工程学院微连接研究室，150001 李明雨 哈尔滨工业大学深圳研究生院，518055 摘要 材料的连接在微电子器件封装和组装制造中是关键工艺之一，由于材料尺寸非常微细，连接过程要求很高的能量控制精度、尺寸位置控制精度，在连接过程上体现出许多的特殊性，其研究已经成为一门较为独立的方向：微连接。本文介绍了在微电子封装和组装的连接技术上近年来的研究结果。 0 前言 连接是电子设备制造中的关键工艺技术，印制电路板上许多集成电路器件、阻容器件以及接插件等按照原理电路要求通过软钎焊(Soldering)等方法连接构成完整的电路；在集成电路器件制造中，芯片上大量的元件之间通过薄膜互连工艺连接成电路，通过丝球键合(Wire/Ball Bonding)、倒扣焊(Flip Chip)等方式将信号端与引线框架或芯片载体上的引出线端相互连接，实现封装。连接同时起到电气互连和机械固定连接的作用，绝大多数采用钎焊、固相焊、精密熔化焊等冶金连接方法，也有导电胶粘接、记忆合金机械连接等方法。如图0-1是一个集成电路中可能的互连焊点的示意图。- 图0-1 电子封装和组装中的连接技术 连接又是决定电子产品质量的关键一环。在一个大规模集成电路中少则有几十个焊点、多则有上千个焊点，而在印制电路板上则可能有上万个焊点。这些焊点虽然只起到简单的电气连接作用和机械固定作用，但其影响却非常重要，甚至只要有一个焊点失效就有可能导致整个元器件或者整机停止工作。而另一方面，焊接又是电子生产工艺中研究最为薄弱之处，在电子器件或电子整机的所有故障原因中，约70%以上为焊点失效所造成。 因此，随着电子工业的大规模发展和对电子产品可靠性的更高要求，电子产品焊接技术引起了人们的极大重视，已经在开展系统的研究：从事微电子生产工艺的科技工作者称之为 微电子焊接，而在焊接领域被称为微连接。 微电子器件封装和组装时要连接的材料的尺寸极其微小，在微米数量级；要求的精度很高，已达到纳米的数量级。连接的过程时间非常短、对加热能量等的控制要求非常精确。连