苏州市职业大学实习(实训)说明书名称主从D触发器0.35μm工艺版图设计2014年9月1日至2014年9月5日共1 周
院部电子信息工程学院
班级12微电子技术1班
姓名陈冬丽
院长张欣
系主任陈伟元
指导教师吴尘
校外指导教师徐静
目录
第一章绪论 (1)
1.1 版图设计基础知识 (1)
1.1.1设计流程 (1)
1.1.2设计步骤 (1)
1.1.3 设计规则及验证 (2)
1.2 标准单元版图设计 (2)
1.2.1标准单元版图设计简介 (2)
1.2.2标准单元版图设计的意义 (2)
1.2.3标准单元版图设计的优点 (2)
第二章D触发器介绍 (3)
2.1 D触发器简介 (3)
2.1.1 触发器的分类 (3)
2.2主从D触发器的介绍 (4)
第三章0.35um工艺主从D触发器的设计 (6)
3.1 主从D触发器电路图的设计步骤及电路图 (6)
3.2 主从D触发器版图的设计步骤及电路图 (7)
3.3 DRC及LVS验证方法及结果 (8)
第四章心得体会 (9)
参考文献 (10)
第一章绪论
1.1 版图设计基础知识
版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能。
1.1.1设计流程
版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。
1.1.2设计步骤
1、首先市场部通常会详细说明需要开发的产品。
2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场需求。
3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单独模块进行定义和验证。
4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设计是整个芯片的版图。
5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。
6、在改正所有的错误后，芯片就要开始批量生产并流入市场。
1.1.3 设计规则及验证
版图设计的好坏，其功能正确与否，必须通过验证工具才能确定。版图的验证通常包括三大部分：设计规则检查（DRC）、电学规则检查（ERC）和版图与电路对照（LVS）。只有通过版图验证的芯片设计才进行制版和工艺流片。
1.2 标准单元版图设计
1.2.1标准单元版图设计简介
标准单元也叫宏单元。它将电路设计中可能会遇到的所有基本逻辑单元的版图按照最佳设计的一定的外形尺寸要求精心绘制好并存入单元库中。实际设计电路时，只需从单元库中调出所要的元件版图，再按照一定的拼接规则拼接，留出规则而宽度可调的布线通道，即可顺利的完成整个版图的设计工作了。
1.2.2标准单元版图设计的意义
采用标准单元设计集成电路时，只需要调用各单元的拓扑版图即可，因为拓扑版图的简单外形大大压缩了数据的处理量，并有助于设计者的直观检查，在经过了自动布局布线的处理之后，在进行一次数据转换。所有的库单元设计在入库时都必须进行严格的设计规则检查和电连接性检查，保证其万无一失的正确性和可靠性。
1.2.3标准单元版图设计的优点
1、需要全套掩膜版，属于定制设计方法；
2、门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距；
3、标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大；
4、较高的芯片利用率和连线布通率；
5、依赖于标准单元库，SC库建立需较长的周期和较高的成本，尤其工艺更新时。
第二章D触发器介绍
2.1 D触发器简介
触发器是具有记忆功能的基本逻辑单元，触发器有两个基本特性：（1）它有两个稳定状态，可分别用0和1来表示（2）在输入信号的作用下，触发器的两个状态可以相互交换，输入信号消失后，以转换的状态可以长期保存下来，这就是D触发器具有记忆功能。
电平触发的主从触发器工作时，必须在正跳沿前加入输入信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能是触发器的状态出错，而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
2.1.1 触发器的分类
根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和T’触发器等。
根据触发方式不同：电平触发器、边沿触发器和主从触发器等。
根据电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。
2.1.2 触发器有三个基本特性：
1、有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；
2、外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。
3、有两个互补输出端。
2.1.3 触发器的两个稳定状态
通常用Q端的输出状态来表示触发器的状态。
1态：Q=1，Q＝0记Q=1，与二进制数码的1对应。
0态：Q=0，Q＝1记Q=0，与二进制数码的0对应。
2.1.4 触发器的逻辑功能描述：
特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）2.1.5同步触发器
同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。
CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
同步：因为触发器状态的改变与时钟脉冲同步。
同步触发器的翻转时刻：受CP控制。
触发器翻转到何种状态：由输入信号决定。
2.1.6 主从触发器
1、主从触发器与边沿触发器同样可以克服空翻。
2、结构：主从结构。内部有相对称的主触发器和从触发器。
3、触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。
总体效果上与边沿触发方式相同。
状态更新的时刻只发生在CP信号的上升沿或下降沿。
4、优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。
主从触发器是在同步RS触发器的基础上发展出来的。
各种逻辑功能的触发器都有主从触发方式的，即：主从RS触发器、主从JK触发器、主从D触发器、主从T触发器、主从T′触发器。
2.1.7 边沿触发器
边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。
边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。
2.2主从D触发器的介绍
1、主从触发器的结构下图所示。它由两个背靠背的锁存器来构成，很自然的称为主和从。当时钟信号为高时，主触发器就读取输入数据。同时，中间的反相器确保从触发器的时钟是低电平，以使得从触发器在主触发器的值改变的时候能够保证输出值稳定。在时钟信号变低之后，从触发器的时钟为高电平，数据值就直接传递，但是这时候主触发器就给它一个稳定的输入。当时钟信号从0变到1，从触发器会在主触发器的值
改变之前保存数据。边沿触发器增加了其他电路，使触发器的状态只在时钟边沿时发生变化相反，主从触发器只在时钟保留有效时，它对输入很敏感。
2、下图给出了D型主从触发器的电路图，它由D型的准静态锁存器来构成。它的基本电路如下图所示，就是每个锁存器需要采用准静态锁存器来代替。
3、主从D触发器的仿真波形
第三章0.35um工艺主从D触发器的设计
3.1 主从D触发器电路图的设计步骤及电路图
创建库与视图：lab1 中创建的库与视图如果仍存在，则没有必要再行创建，直接调用即可。在icfb 中选择File→open，在弹出窗口中选择如下：
Library Name： chen01 Cell Name： dff
View Name： Schematic
点击OK，打开Schematic Editing 的空白窗口。以下步骤为创建库与视图的过程。
1、在命令解释窗口icfb 中，依次选择File→New→Library，打开New Library 窗口。
2、在New Library 窗口中，Name 栏输入库文件名dff（可以自定义），右侧工艺文件（Technology File）栏中，选择最下方的Don’t need a techfile，点击窗口左上角的OK。
3、在icfb 中，选择file→new→cellview，打开Create New File 窗口。④在Create New File 窗口中，Library Name 选取为dff（与刚才定义一致）， Cell Name 设置为D，View Name 选取为Schematic，Tool 栏选取为 Composer-Schematic，点击OK，弹出Schematic Editing 的空白窗口。
3.2 主从D触发器版图的设计步骤及电路图
1、在ICFB 中，选择File→Open，参数设置如下：
Library Name: 01 Cell Name :dff View Name： layout
点击OK，打开design 的空白窗口，以下编辑将实现 D 版图结构如图所示。
2、在LSW 窗口中，选择GT 作为当前编辑层。
3、绘制多晶硅栅体。
4、在LSW 窗口中，选择 AA作为当前编辑层，选择用以绘制有源区。
5、选择按盲键[k]，在设计窗口中加入Ruler，以便精确控制版图尺寸。
6、按shit+k,关闭Ruler。
7、选择CT层，打孔。
8、选择SN 或者SP选择层包围有源区。
9、选择M1层画电源线。
10、最后选择NW层，把pmos包围起来。
3.3 DRC及LVS验证方法及结果
1、点击calibre→Run DRC，进入DRC验证，点击Rules，选择035um_design_file→drc→SmicDR3P_cal035_mix_p2mt3_poly.drc,然后点击Run DRC。
2、点击Calibre→Run LVS，进入LVS验证，点击icfb→File→Export→CDL,进入VIRTUOSO，点击library browser，选择dff的电路图。回到LVS验证界面，点击RULES，选择035um_design_file→lvs→SmicDR3P_cal035_mix_p2mt3_poly.lvs,点击inputs→netlist,选择dff.lvs,点击view，进入编辑界面进行修改，点击RUN LVS进行验证。
第四章心得体会
开学就开始实训并且还要上课，所以一整个礼拜都感觉排的满满，习惯了暑假的松散，一开学就如此还真有点不适应。IC是上学期学的，本来就觉得这门学科对于我有点难，我做事并不是太追求完美，也不是特别细心的，但这门学科确实连一点失误都不能有的，一旦出错，后面的检查就通不过，若通不过就必须慢慢检查。
在本次实训中，先开始画电路图比较轻松，并不是很难，画完电路图就要画版图，版图比较复杂，线拐来拐去，想想都是很令人头疼，说实话，要是没有人一起讨论的话，我还真是完成不了。好不容易画完，就必须要进行DRC验证，接着而来的问题也变得很多了，看到那些错误也只能一个一个的更改了。好不容易DRC验证通过，就又要面对令人更加头疼的LVS验证了，这是电路图与版图的对照，如果有一方不对的话验证就不会通过，在最后因为别人的帮助也顺利的通过了
回顾起此次实训中，至今我仍感慨颇多，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次实训使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固……通过这次实训之后，一定把以前所学过的知识重新温故。
所以非常感谢老师这次给我们这次实训，给了我挑战自己的机会，做什么事都应该大胆的尝试！积极的心态是弥补自信心不足的最佳途径，面对难题，可能凭自己的实力解决不了，即便如此，也要积极投入，往往在全身心投入时，所有问题都迎刃而解！
参考文献
1、集成电路版图设计实战教程——基于Laker工具吴尘李亮
2、CMOS数字集成电路——分析与设计
苏州市职业大学 实习(实训)说明书名称主从D触发器0.35μm工艺版图设计 2014年9月1日至2014年9月5日共1 周 院部电子信息工程学院 班级 12微电子技术1班 姓名陈冬丽 院长张欣 系主任陈伟元 指导教师吴尘 校外指导教师徐静
目录 第一章绪论 0 1.1 版图设计基础知识 0 1.1.1设计流程 0 1.1.2设计步骤 0 1.1.3 设计规则及验证 (1) 1.2 标准单元版图设计 (1) 1.2.1标准单元版图设计简介 (1) 1.2.2标准单元版图设计的意义 (1) 1.2.3标准单元版图设计的优点 (1) 第二章 D触发器介绍 (2) 2.1 D触发器简介 (2) 2.1.1 触发器的分类 (2) 2.2主从D触发器的介绍 (3) 第三章 0.35um工艺主从D触发器的设计 (5) 3.1 主从D触发器电路图的设计步骤及电路图 (5) 3.2 主从D触发器版图的设计步骤及电路图 (6) 3.3 DRC及LVS验证方法及结果 (7) 第四章心得体会 (8) 参考文献 (9)
第一章绪论 1.1 版图设计基础知识 版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能。 1.1.1设计流程 版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。 1.1.2设计步骤 1、首先市场部通常会详细说明需要开发的产品。 2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场需求。 3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单独模块进行定义和验证。 4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设计是整个芯片的版图。 5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。
主从型RS触发器 教学目的：1、让学生掌握主从型RS触发器的工作原理 2、培养学生的分析能力 教学重点：主从工作过程的分析 教学难点：主从RS触发器电路的真值表 教学方法：讲授 教学时间：2课时 教学过程： 一、复习： RS触发器的逻辑功能 二、新授：主从RS触发器 1. 电路形式 首先学生要从电路形式上来认识主从型RS触发器，然后才能从原有的RS 触发器入手来进行分析，有利于学生知识的系统化，能够有层次感。 先从同步RS触发器的缺点开始，分析电路的问题所在，担出解决问题有办法。以提高学生的学习兴趣。 2. 工作原理 CP=1期间，主触发器状态随R 、S翻转，从触发器状态保持不变。
CP从1变成0时，从触发器的状态随此时主触发器状态翻转。 CP=0期间，主触发器和从触发器状态均保持不变。 因此，主从RS触发器是一个边沿触发器 然后由工作原理推出真值表。以利于学生有序的掌握知识。由于电路的结构比较复杂，学生在平时使用的过程在中会有较多的不便，故引出主从型RS触发器的逻辑符号，以便在平时画图时使用。 3. 功能表、表达式和逻辑符号 真值表不能够死记硬背，要讲究机巧，这里要引用RS触发器的规则，这里是输入高电平有效，只有当输入有一个为1时，输出才可能发生变化，当RS为00时则输出不变。当两个现时有效时则输出不能确定。由于R像0则当RS为10时则输出为0，又由于S像1，则当RS输入为01时，则输出为1。这样学生就会较深的记住主从型RS触发器的真值表了。又能够让学生区分同步RS触发器的逻辑功能。 4. 波形图 主从RS触发器的状态只在时钟信号的下降沿翻转，抗干扰能力较强！克服
【总复习卷】 第4章集成触发器 触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。 【知识结构图】 【本章重点】 1. 触发器的基本性质。 2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。 3. 集成触发器外特性及其应用。 【本章难点】 1. 各类触发器逻辑功能分析。 2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。 【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。
综合训练（第4章） 一、填空题 1．触发器具有________种稳定状态。在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。在适当触发信号作用下，从一个稳态变为另一个稳态,，因此 触发器可作为_______进制信息存贮单元。 2. 边沿型触发器可以避免现象的产生。 3. 通常规定触发器______端的状态作为触发器的状态。 4. 触发器按照逻辑功能分为：、、、等。 5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。在时钟 脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。 6. 与非门构成的基本RS触发器的约束条件是R+S不能为。 7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或， 而不受的同步控制。 8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具 有、、、的功能。 二、判断题(对的打”√”,错的打”Х”) 1. 触发器属于组合逻辑电路系列，即没有记忆功能。( ) 2. 同步RS触发器连成计数电路时，会产生空翻现象。 ( ) 3. 主从RS触发器会出现状态不定的现象。 ( ) 4. 主从型触发器接成计数电路时，不会产生空翻现象。( ) 5. 当JK触发器的，它就转化为T触发器。( ) 6. JK触发器的特性方程是。( ) 7. 当J=K=0时，JK触发器就具有计数的功能。( ) 8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( ) 9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( ) 10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( ) 11. 与非门构成的基本RS触发器，当S=1,R=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。( )
课程设计任务书 学生姓名：王志强专业班级：电子1101班 指导教师：刘金根工作单位：信息工程学院 题目: 主从RS触发器电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对主从RS触发器电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
摘要 (1) 1 绪论 (2) 2 设计内容及要求 (3) 2.1 设计的目的及主要任务 (3) 2.2 设计思想 (3) 3软件介绍 (4) 3.1 OrCAD简介 (4) 3.2 L-Edit简介 (5) 4 主从RS触发器电路介绍 (6) 4.1 主从RS触发器的组成 (6) 4.2 主从RS触发器电路真值表 (7) 5 Cadence中主从RS触发器电路的设计 (8) 5.1 主从RS电路原理图的绘制 (8) 5.2 主从RS触发器电路的仿真 (9) 6 L-EDIT中主从RS触发器电路版图的设计 (11) 6.1 版图设计的基本知识 (11) 6.2 与非门的绘制 (12) 6.3主从RS触发器版图设计 (14) 7课程设计总结 (15) 参考文献 (16)
第4章 触发器 4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q 端波形，设初态Q =0。 S R CP 图4.27 题4.3图 解：图4.5电路为同步RS 触发器，分析作图如下： S R Q 4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。 Q 1 1 CP Q 3 CP CP Q 2Q 6 Q 4 Q 5 CP 图4.28 题4.5图 解： Q Q n n 111=+ Q Q n n 212=+ Q Q n n 313=+ Q Q n n 414=+ Q Q n n 515=+ Q Q n n 616=+
Q 1CP Q 2Q 3Q 4Q 5Q 6 4.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。假定各触发器的初始状态均为Q =0。 1 A B CP ＞1D C1 =1 A B Q 1 Q 2 Q 2 (a) B A (b) 图4.29 题4.6图 解：由图可见： Q B A AB Q n n 111)(++=+ B A Q n ⊕=+1 2 B A Q 2 Q 1 4.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。 （1）试画出图（a ）中的Q 1、Q 2和F 的波形。 （2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
苏州市职业大学实习(实训)说明书名称主从D触发器0.35μm工艺版图设计2014年9月1日至2014年9月5日共1 周 院部电子信息工程学院 班级12微电子技术1班 姓名陈冬丽 院长张欣 系主任陈伟元 指导教师吴尘 校外指导教师徐静
目录 第一章绪论 (1) 1.1 版图设计基础知识 (1) 1.1.1设计流程 (1) 1.1.2设计步骤 (1) 1.1.3 设计规则及验证 (2) 1.2 标准单元版图设计 (2) 1.2.1标准单元版图设计简介 (2) 1.2.2标准单元版图设计的意义 (2) 1.2.3标准单元版图设计的优点 (2) 第二章D触发器介绍 (3) 2.1 D触发器简介 (3) 2.1.1 触发器的分类 (3) 2.2主从D触发器的介绍 (4) 第三章0.35um工艺主从D触发器的设计 (6) 3.1 主从D触发器电路图的设计步骤及电路图 (6) 3.2 主从D触发器版图的设计步骤及电路图 (7) 3.3 DRC及LVS验证方法及结果 (8) 第四章心得体会 (9) 参考文献 (10)
第一章绪论 1.1 版图设计基础知识 版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能。 1.1.1设计流程 版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。 1.1.2设计步骤 1、首先市场部通常会详细说明需要开发的产品。 2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场需求。 3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单独模块进行定义和验证。 4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设计是整个芯片的版图。 5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。
rigger)：监视某种情况，并触发某种操作。 触发器创建语法四要素：1.监视地点(table) 2.监视事件(insert/update/delete) 3.触发时间(after/before) 4.触发事件(insert/update/delete) 语法： create trigger triggerName after/before insert/update/delete on 表名 for each row #这句话在mysql是固定的 begin sql语句; end; 注：各自颜色对应上面的四要素。 首先我们来创建两张表： #商品表 create table g ( id int primary key auto_increment, name varchar(20), num int ); #订单表 create table o (
oid int primary key auto_increment, gid int, much int ); insert into g(name,num) values('商品1',10),('商品2',10),('商品3',10); 如果我们在没使用触发器之前：假设我们现在卖了3个商品1，我们需要做两件事 1.往订单表插入一条记录 insert into o(gid,much) values(1,3); 2.更新商品表商品1的剩余数量 update g set num=num-3 where id=1; 现在，我们来创建一个触发器： 需要先执行该语句：delimiter $(意思是告诉mysql语句的结尾换成以$结束) create trigger tg1 after insert on o for each row begin update g set num=num-3 where id=1; end$ 这时候我们只要执行： insert into o(gid,much) values(1,3)$ 会发现商品1的数量变为7了，说明在我们插入一条订单的时候，触发器自动帮我们做了更新操作。
第4,5章触发器,时序逻辑电路习题答案...
第4章触发器 4.3 若在图4.5电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其Q和Q 端波形，设初态Q=0。 CP S R 图4.27 题4.3图 解：图4.5电路为同步RS触发器，分析作图如下： CP S R Q 4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。
Q 1 1J 1C11K CP ● Q 3 ＞CP 1T C1 1J C11K CP Q 2● ＞＞1D C1 Q 6 1J C11K ＞● Q 4 CP 1S 1R Q 5 C1● ● CP 图4.28 题4.5图 解： Q Q n n 111=+ Q Q n n 212=+ Q Q n n 313=+ Q Q n n 4 14=+ Q Q n n 515=+ Q Q n n 616=+ Q 1CP Q 2Q 3Q 4Q 5Q 6 4.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。假定各触发器的初始状态均为Q =0。
1 & ≥1 CP A B 1S C11R ＞CP ＞1D C1 =1 A B Q 1 Q 2 Q 2 (a) B A (b) 图4.29 题4.6图 解：由图可见： Q B A AB Q n n 111)(++=+ B A Q n ⊕=+1 2 B A Q 2 Q 1 4.7 图4.30（a ）、（b ）分别示出了触发器 和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。 （1）试画出图（a ）中的Q 1、Q 2和F 的波形。 （2）试画出图（b ）中的Q 3、Q 4和Y 的波形。