1、电路结构及符号
2、工作原理：
（1）J=1，K=0
CP=1时：：G3、G4被封锁，从触发器输出保持原状态若Q=1，
=0，主触发器输出
；
若Q=0，
=1，主触发器输出
CP：1→0：G7、G8被封锁，主触发器输出保持原状态
CP=0：主触发器保持，从触发器也保持。
（2）J=0，K=1
CP=1时：从触发器输出保持原状态
若Q=0，
=1，主触发器输出
；
若Q=1，
=0，主触发器输出
CP：1→0：G7、G8被封锁，主触发器输出保持原状态
CP=0：主触发器保持，从触发器也保持。
（3）J=K=0：保持原态
。
3、特性表：
4、具有多输入端的主从JK触发器
基本RS 触发器原理 图4-1(a)是由两个“与非”门构成的基本R-S 触发器,(b)是其逻辑符号。RD 、SD 是两个输入端，Q 及y 是两个输出端。 正常工作时，触发器的Q 和y 应保持相反，因而触发器具有两个稳定状态： 1）Q=1，y=0。通常将Q 端作为触发器的状态。若Q 端处于高电平，就说触发器是1状态； 2）Q=0，y=1。Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，y 端称为触发器的非端或0端。 由图4-1可看出，如果Q 端的初始状态设为1，RD 、SD 端都作用于高电平（逻辑 1），则y 一定为0。如果RD 、SD 状态不变，则Q 及y 的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q 为0而y 为1，在RD 、SD 为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。 输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。 图4 （一）真值表 R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 1、当RD =0，SD=1时，不论触发器的初始状态如何，y 一定为1,由于“与非”门2的输入全是1，Q 端应为0。称触发器为0状态，RD 为置0端。 2、当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使y 为0。称触发器为1状态，SD 置1端。 3、当RD =1，SD =1时，如前所述，Q 及y 状态保持原状态不变。 4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD 、SD 同时由0变成1，在两个门的性能完全一致的情况下, Q 及y 哪一个为1，哪一个为0是不定的，在应用时不允许RD 和SD 同时为0。 综合以上四种情况，可建立R-S 触发器的真值表于表1。应注意的是表中RD = SD =0的一行中Q 及y 状态是指RD 、SD 同时变为1后所处的状态是不定的，用Ф表示。 由于RD =0，SD =1时Q 为0，RD 端称为置0端或复位端。相仿的原因，SD 称置
使用ＣＭＯＳ集成电路需注意的几个问题 集成电路按晶体管的性质分为ＴＴＬ和ＣＭＯＳ两大类，ＴＴＬ以速度见长，ＣＭＯＳ以功耗低而著称，其中ＣＭＯＳ电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用ＣＭＯＳ集成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以下几个问题： １、电源问题 （１）ＣＭＯＳ集成电路的工作电压一般在３－１８Ｖ，但当应用电路中有门电路的模拟应用（如脉冲振荡、线性放大）时，最低电压则不应低于４．５Ｖ。由于ＣＭＯＳ集成电路工作电压宽，故使用不稳压的电源电路ＣＭＯＳ集成电路也可以正常工作，但是工作在不同电源电压的器件，其输出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。 （２）ＣＭＯＳ集成电路的电源电压必须在规定围，不能超压，也不能反接。因为在制造过程中，自然形成许多寄生二极管，如图１所示为反相器电路，在正常电压下，这些二极管皆处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压极性接反，就会使电路产生损坏。 ２、驱动能力问题 ＣＭＯＳ电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到Ｎ倍（Ｎ为并联门的数量）。如图２所示。 ３、输入端的问题 （１）多余输入端的处理。ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。 （２）输入端接长导线时的保护。在应用中有时输入端需要接长的导线，而长输入线必然有较大的分布电容和分布电感，易形成ＬＣ振荡，特别当输入端一旦发生负电压，极易破坏ＣＭＯＳ中的保护二极管。其保护办法为在输入端处接一个电阻，如图３所示，Ｒ＝ＶＤＤ／１ｍＡ。 （３）输入端的静电防护。虽然各种ＣＭＯＳ输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。 （４）输入信号的上升和下降时间不易过长，否则一方面容易造成虚假触发而导致器件失去正常功能，另一方面还会造成大的损耗。对于７４ＨＣ系列限于０．５ｕｓ以。若不满足此要求，需用施密特触发器件进行输入整形，整形电路如图４所示。 （５）ＣＭＯＳ电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以为了保护ＣＭＯＳ管的氧化层不被击穿，一般在其部输入端接有二极管保护电路，如图５所示。 其中Ｒ约为１．５－２．５ＫΩ。输入保护网络的引入使器件的输入阻抗有一定下降，但仍在１０８Ω以上。这样也给电路的应用带来了一些限制： （Ａ）输入电路的过流保护。ＣＭＯＳ电路输入端的保护二极管，其导通时电流容限一般为１ｍＡ在可能出现过大瞬态输入电流（超过１０ｍＡ）时，应串接输入保护电阻。例如，当输入端接的信号，其阻很小、或引线很长、或输入电容较大时，在接通和关断电源时，就容易产生较大的瞬态输入电流，这时必须接输入保护电阻，若ＶＤＤ＝１０Ｖ，则取限流电阻为１０ＫΩ即可。 （Ｂ）输入信号必须在ＶＤＤ到ＶＳＳ之间，以防二极管因正向偏置电流过大而烧坏。因此在
苏州市职业大学 实习(实训)说明书名称主从D触发器0.35μm工艺版图设计 2014年9月1日至2014年9月5日共1 周 院部电子信息工程学院 班级 12微电子技术1班 姓名陈冬丽 院长张欣 系主任陈伟元 指导教师吴尘 校外指导教师徐静
目录 第一章绪论 0 1.1 版图设计基础知识 0 1.1.1设计流程 0 1.1.2设计步骤 0 1.1.3 设计规则及验证 (1) 1.2 标准单元版图设计 (1) 1.2.1标准单元版图设计简介 (1) 1.2.2标准单元版图设计的意义 (1) 1.2.3标准单元版图设计的优点 (1) 第二章 D触发器介绍 (2) 2.1 D触发器简介 (2) 2.1.1 触发器的分类 (2) 2.2主从D触发器的介绍 (3) 第三章 0.35um工艺主从D触发器的设计 (5) 3.1 主从D触发器电路图的设计步骤及电路图 (5) 3.2 主从D触发器版图的设计步骤及电路图 (6) 3.3 DRC及LVS验证方法及结果 (7) 第四章心得体会 (8) 参考文献 (9)
第一章绪论 1.1 版图设计基础知识 版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能。 1.1.1设计流程 版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。 1.1.2设计步骤 1、首先市场部通常会详细说明需要开发的产品。 2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场需求。 3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单独模块进行定义和验证。 4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设计是整个芯片的版图。 5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。
正反相施密特触发器电路的工作原理详解 什么叫触发器 施密特触发电路（简称）是一种波形整形电路，当任何波形的信号进入电路时，输出在正、负饱和之间跳动，产生方波或脉波输出。不同于比较器，施密特触发电路有两个临界电压且形成一个滞后区，可以防止在滞后范围内之噪声干扰电路的正常工作。如遥控接收线路，传感器输入电路都会用到它整形。 施密特触发器 一般比较器只有一个作比较的临界电压，若输入端有噪声来回多次穿越临界电压时，输出端即受到干扰，其正负状态产生不正常转换，如图1所示。 图1 (a)反相比较器 (b)输入输出波形 施密特触发器如图2 所示，其输出电压经由R1、R2分压后送回到运算放大器的非反相输入端形成正反馈。因为正反馈会产生滞后（Hysteresis）现象，所以只要噪声的大小在两个临界电压（上临界电压及下临界电压）形成的滞后电压范围内，即可避免噪声误触发电路，如表1 所示 图2 (a)反相斯密特触发器 (b)输入输出波形
表1 反相施密特触发器 电路如图2 所示，运算放大器的输出电压在正、负饱和之间转换: νO= ±Vsat。输出电压经由R1 、R2分压后反馈到非反相输入端：ν+= βνO， 其中反馈因数= 当νO为正饱和状态（+Vsat）时，由正反馈得上临界电压 当νO为负饱和状态（- Vsat）时，由正反馈得下临界电压 V TH与V TL之间的电压差为滞后电压：2R1 图3 (a)输入、输出波形 (b)转换特性曲线 输入、输出波形及转换特性曲线如图3(b)所示。
当输入信号上升到大于上临界电压V TH时，输出信号由正状态转变为 负状态即：νI ＞V TH→νo = - Vsat 当输入信号下降到小于下临界电压V TL时，输出信号由负状态转变为 正状态即：νI ＜V TL→νo = + Vsat 输出信号在正、负两状态之间转变，输出波形为方波。 非反相施密特电路 图4 非反相史密特触发器 非反相施密特电路的输入信号与反馈信号均接至非反相输入端，如图4所示。 由重迭定理可得非反相端电压 反相输入端接地：ν-= 0，当ν+ = ν- = 0时的输入电压即为临界电压。将ν+ = 0代入上式得 整理后得临界电压 当νo为负饱和状态时，可得上临界电压 当νo为正饱和状态时，可得下临界电压， V TH与V TL之间的电压差为滞后电压：
同步RS 触发器电路结构、工作原理及功能表示 1．电路结构 主从RS 触发器是时钟触发器的一种。由与非门构成的时钟RS 触发器电路结构如图8.9所示，CP 为时钟脉冲输入端。 1S C1S CP Q Q 1R R (a)同步RS 触发器电路 （b ）逻辑符号 图8.9 同步RS 触发器 2．功能分析 当CP =0时，G 3、G 4门关闭，不论R 、S 如何变化，触发器输出保持不变。 而CP =1时，R 、S 端的信号经与非门反相后引到基本RS 触发器的输入端，此时触发器输出由R 、S 及CP 决定。S =0、R =1时，S =1、R =0，Q =1，反馈到G 1门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为0；S =1、R =0时，S =0、R =1，Q =1，反馈到G 2门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为1；S =0、R =0时，S =1、R =1，触发器的状态将保持不变。 S =1、R =1时，S =0、R =0，使Q =1、Q =1，破坏了输出信号互补的原则，而随后S =0、R =0时，输出状态可能是1也可能是0，出现了不定状态，这在触发器工作时是不允许出现的。 R 、S 控制输出状态转换，CP 控制何时发生状态转换。时钟RS 触发器是在CP =1时发生状态转换，称为高电平触发。 3．功能表示方法 （1）功能表 时钟RS 触发器的功能表如表8.3。其功能与基本RS 触发器功能相似，但在CP =1到 Q ＆ ＆ G 1 G Q S R ＆ G 3 ＆ G 4 S R
来时状态才能变化。Q n 为CP 脉冲到来前触发器的状态，称为现态，Q n+1为CP 脉冲到来后触发器的状态，称为次态。 表8.3 RS 触发器的功能表 （2）特征方程 表示触发器次态与触发器输入及现态的逻辑关系式称为触发器的特征方程。 根据功能表画出卡诺图，如图8.10，经过化简，得到时钟RS 触发器在CP =1时的特征方程： n n Q R S Q +=+1；RS =0约束条件 RS =0为约束条件，表示S 、R 不能同时为1。 图8.10 时钟RS 触发器卡诺图 （3）状态转换图 用两个圆表示触发器的两种稳态0和1。箭头表示由现态到次态的转换方向，箭尾表示原态，箭头线上的数字标注出了原态转换成次态所需的触发条件。如图8.11所示。 图8.11 时钟RS 触发器状态转换图 （4）波形图 触发器的功能可以通过输入输出波形表示。图8.12为RS 触发器的波形图。 R S Q n Q n+1 功能说明 0 0 0 0 0 1 0 1 保持 0 0 1 1 0 1 1 1 置1 1 1 0 0 0 1 0 0 置0 1 1 1 1 0 1 不定 不定 禁止 Q n RS 0 1 10 11 00 01 0 1 × 0 1 1 × ×0 01 10 0× 1
施密特触发器简单介绍 本文来自: https://www.doczj.com/doc/9815187487.html, 原文网址：https://www.doczj.com/doc/9815187487.html,/sch/test/0083158.html 我们知道，门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。在输入信号从低电平上 升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压（），在输入信号从 高电平下降到低电平的过程中使电路状态发生变化的输入电压称为负向阈值电压（）。正向 阈值电压与负向阈值电压之差称为回差电压（）。普通门电路的电压传输特性曲线是单调的，施密特触发器的电压传输特性曲线则是滞回的[图6.2.2(a)(b)]。 图6.2.1 用CMOS反相器构成的施密特触发器 （a）电路（b）图形符号
图6.2.2 图6.2.1电路的电压传输特性 （a）同相输出（b）反相输出 用普通的门电路可以构成施密特触发器[图6.2.1]。因为CMOS门的输入电阻很高，所以 的输入端可以近似的看成开路。把叠加原理应用到和构成的串联电路上，我们可以推导出 这个电路的正向阈值电压和负向阈值电压。当时，。当从0逐渐上升到时， 从0上升到，电路的状态将发生变化。我们考虑电路状态即将发生变化那一时刻的情况。 因为此时电路状态尚未发生变化，所以仍然为0，， 于是，。与此类似，当时，。当从逐渐下降到 时，从下降到，电路的状态将发生变化。我们考虑电路状态即将发生变化那一时刻 的情况。因为此时电路状态尚未发生变化，所以仍然为， ，于是， 。通过调节或，可以调节正向阈值电压和反向阈值电压。不过，这个 电路有一个约束条件，就是。如果，那么，我们有及
主从型RS触发器 教学目的：1、让学生掌握主从型RS触发器的工作原理 2、培养学生的分析能力 教学重点：主从工作过程的分析 教学难点：主从RS触发器电路的真值表 教学方法：讲授 教学时间：2课时 教学过程： 一、复习： RS触发器的逻辑功能 二、新授：主从RS触发器 1. 电路形式 首先学生要从电路形式上来认识主从型RS触发器，然后才能从原有的RS 触发器入手来进行分析，有利于学生知识的系统化，能够有层次感。 先从同步RS触发器的缺点开始，分析电路的问题所在，担出解决问题有办法。以提高学生的学习兴趣。 2. 工作原理 CP=1期间，主触发器状态随R 、S翻转，从触发器状态保持不变。
CP从1变成0时，从触发器的状态随此时主触发器状态翻转。 CP=0期间，主触发器和从触发器状态均保持不变。 因此，主从RS触发器是一个边沿触发器 然后由工作原理推出真值表。以利于学生有序的掌握知识。由于电路的结构比较复杂，学生在平时使用的过程在中会有较多的不便，故引出主从型RS触发器的逻辑符号，以便在平时画图时使用。 3. 功能表、表达式和逻辑符号 真值表不能够死记硬背，要讲究机巧，这里要引用RS触发器的规则，这里是输入高电平有效，只有当输入有一个为1时，输出才可能发生变化，当RS为00时则输出不变。当两个现时有效时则输出不能确定。由于R像0则当RS为10时则输出为0，又由于S像1，则当RS输入为01时，则输出为1。这样学生就会较深的记住主从型RS触发器的真值表了。又能够让学生区分同步RS触发器的逻辑功能。 4. 波形图 主从RS触发器的状态只在时钟信号的下降沿翻转，抗干扰能力较强！克服
斯密特触发器 斯密特触发器波形图 [1] 斯密特触发器又称斯密特与非门，是具有滞后特性的数字传输门。该器件既可以像普通“与非”门那样工作， 也可以接成斯密特触发器来使用。斯密特触发器具有如下两个特点： 1、电路具有两个阈值电压，分别称为正向阈值电压和负向阈值电压； 2、与双稳态触发器和单稳态触发器不同，斯密特触发器属于“电平触发型”电路，不依赖于边沿陡峭的脉冲。 它是一种阈值开关电路，具有突变输入——输出特性的门电路。这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-时，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的。 斯密特触发器原理图 [2] 而从IC内部的逻辑符号和“与非”门的逻辑符号相比就略有不同，它增加了一个类似方框的图形，该图形正是代表斯密特触发器一个重要的滞后特性。滞后特性是指当把输入端并接成非门时，它们的输入、输出特
性是：当输入电压V1上升到VT＋电平时，触发器翻转，输出负跳变；过了一段时间输入电压回降到VT＋电平时，输出并不回到初始状态而需输入V1继续下降到VT－电平时，输出才翻转至高电平（正跳变），用公式：VT＋—VT－=△VT 表示，△VT称为斯密特触发器的滞后电压。△VT与IC的电源电压有关，当电源电压提高时，△VT略有增加，一般△VT值在3V左右。因斯密特触发器具有电压的滞后特性，常用它对脉冲波形整形，使波形的上升沿或下降沿变得陡直；有时还用它作电压幅度鉴别，在数字电路中它也是很常用的器件。 电路结构斯密特触发器 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只
基本触发器的设计 预备知识：RS触发器是一种基本的触发器 一触发器 1触发器的概念 触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。 触发器有二个基本特性： （ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态； 触发器的两个稳定状态 ①Q=1，通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。 （ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。 （3 ）触发器的分类：根据 逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同：电平触发器、边沿触发器和主从触发器等。 电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。 二、RS触发器的知识 1 基本RS触发器原理 图2-1是由两个“与非”门构成的基本R-S触发器。RD、SD是两个输入端，Q及Qn是两个输出端。 图2-1 RS触发器
2 稳定状态 正常工作时，触发器的Q和Qn应保持相反，因而触发器具有两个稳定状态： ①Q=1，Qn=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Qn=1。Q端处于低电平，就说触发器是0状态； Q端称为触发器的原端或1端，Qn端称为触发器的非端或0端。 3 真值表 R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 ①当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为 状态，R D为置0端 ②当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn为0。称触发器为1状态，SD置1端。 ③当RD =1，SD =1时，如前所述，Q及Qn 态不变。 4 当RD =0，SD =0时，显然，在此条件下，两个与非门的输 出端Q,Qn全为1，若RD、SD同时由0变成1 完全一致的情况下, Q及Qn究竟哪一个为1，哪一个为0是不 定的，因此称这种情况为不定状态，在应用时不允许RD和SD同时为0。归纳：由上面的分析我们得出如表2-1的真值表 5 RS触发器逻辑表达式 为约束条件 该逻辑表达式也称为触发器的特性方程
施密特触发器原理图解详细分析 重要特性：施密特触发器具有如下特性：输入电压有两个阀值VL、VH，VL 施密特触发器通常用作缓冲器消除输入端的干扰。 施密特波形图 施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阀值电压。 门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平的过程中使电路状态发生变化的输入电压称为负向阈值电压。正向阈值电压与负向阈值电压之差称为回差电压。 它是一种阈值开关电路，具有突变输入——输出特性的门电路。这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。 利用施密特触发器状态转换过程中的正反馈作用，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。输入的信号只要幅度大于vt+，即可在施密特触发器的输出端得到同等频率的矩形脉冲信号。 当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电 压Vi由高变低，到达V-，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的. 从传感器得到的矩形脉冲经传输后往往发生波形畸变。当传输线上的电容较大时，波形的上升沿将明显变坏；当传输线较长，而且接受端的阻抗与传输
CD4047BE 单稳态触发器原理及应用 多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开始多谐振荡器处于0状态，那么它于0状态停留一段时间后将自动转入1状态，于1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。 图6.4.1对称式多谐振荡器电路 对称式多谐振荡器是一个正反馈振荡电路[图6.4.1，]。和是两个反相器，和是两个耦合电容，和是两个反馈电阻。只要恰当地选取反馈电阻的阻值，就可以使反相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压和均为0。假设某种扰动使有微小的正跳变，那么经过一个正反馈过程，迅速跳变为，迅速跳变为，迅速跳变为，迅速跳变为，电路进入第一个暂稳态。电容和开始充电。的充电电流方向与参考方向相同， 正向增加；的充电电流方向与参考方向相反，负向增加。随着的正向增加，从逐渐上升；随着的负向增加，从逐渐下降。因为经和两条支路充电而经一条支路充电，所以充电速度较快，上升到时还没有下降到。上升到使跳变为。理论上，向下跳变，也将向下跳变。考虑到输入端钳位二极管的影响，最多跳变到。下降到使跳变为，这又使从向上跳变，即变成，电路进入第二个暂稳态。经一条支路反向充电（实际上先放电再
反向充电），逐渐下降。经和两条支路反向充电（实际上先放电再反向充电），逐渐 上升。的上升速度大于的下降速度。当上升到时，电路又进入第一个暂稳态。此后，电路 将于两个暂稳态之间来回振荡。 非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。这个电路只有一个反馈电阻和一个耦合电容。反馈电阻使的静态工作点位于电压传输特性的转折区，就是说，静态时，的输入电 平约等于，的输出电平也约等于。因为的输出就是的输入，所以静态时也被迫工 作于电压传输特性的转折区。 图6.4.6非对称是多谐振荡器电路 环形振荡器[图6.4.10]不是正反馈电路，而是一个具有延迟环节的负反馈电路。 图6.4.10最简单的环形振荡器
课程设计任务书 学生姓名：王志强专业班级：电子1101班 指导教师：刘金根工作单位：信息工程学院 题目: 主从RS触发器电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对主从RS触发器电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
摘要 (1) 1 绪论 (2) 2 设计内容及要求 (3) 2.1 设计的目的及主要任务 (3) 2.2 设计思想 (3) 3软件介绍 (4) 3.1 OrCAD简介 (4) 3.2 L-Edit简介 (5) 4 主从RS触发器电路介绍 (6) 4.1 主从RS触发器的组成 (6) 4.2 主从RS触发器电路真值表 (7) 5 Cadence中主从RS触发器电路的设计 (8) 5.1 主从RS电路原理图的绘制 (8) 5.2 主从RS触发器电路的仿真 (9) 6 L-EDIT中主从RS触发器电路版图的设计 (11) 6.1 版图设计的基本知识 (11) 6.2 与非门的绘制 (12) 6.3主从RS触发器版图设计 (14) 7课程设计总结 (15) 参考文献 (16)
基本RS触发器工作原理 基本RS触发器工作原理 基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图1 基本RS触发器电路图和逻辑符号 定义A门的一个输入端为R d端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时S d端应为高电平；B门的一个输入端为S d端，称为直接置“1”端，或直接置位端（Set），此时R d端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定，R d和S d端就随之确定，再不能任意更改。 2 两个稳态 这种电路结构，可以形成两个稳态，即 Q=1，Q=0，Q=0，Q =1 当Q=1时，Q=1和R d=1决定了A门的输出，即Q=0 ，Q=0反馈回来又保证了Q=1 ；当Q=0时，Q=1，Q=1和S d=1决定了B门的输出，即Q=0，Q=0又保证了Q =1 。 在没有加入触发信号之前，即R d和S d端都是高电平，电路的状态不会改变。 3 触发翻转 电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。
R d和S d是一次信号，只能一个一个的加，即它们不能同时为低电平。 在R d端加低电平触发信号，R d =0，于是Q =1 ，Q =1和S d=1决定了Q=0 ，触发器置“0”。R d是置“0”的触发器信号。 Q=0以后，反馈回来就可以替代R d=0的作用，R d=0就可以撤消了。所以，R d不需要长时间保留，是一个触发器信号。 在S d端加低电平触发信号，S d=0，于是Q=1 ，Q=1和R d=1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来，S d=0才可以撤消，S d是置“1”的触发器信号。 如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。 4 真值表和特征方程 以上过程，可以用真值表来描述，见上表。表中的Q n和Q n表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。 上表真值表表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当R d =0、S d=0时，Q 的状态为任意态。这是指当R d、S d同时撤消时，Q端状态不定。若当R d=0、S d =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和Q端状态必须相反的规定，是不正常的工作状态。若R d、S d不同时撤消时，Q端状态是确定的，但若R d、S d同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。 把上表所列逻辑关系写成逻辑函数式，则得到
课程设计任务书 学生班级：学生姓名：学号 设计名称：应用555定时器组成施密特触发器 起止日期：指导教师：
摘要 施密特触发器是一种用途十分广泛的脉冲单元电路。利用它所具有的电位触发特性，可以进行脉冲整形，把边沿不够规则的脉冲整形为边沿陡峭的矩形脉冲(图4)；通过它可以进行波形变换，把正弦波变换成矩形波；另一个重要用途就是进行信号幅度鉴别，只要信号幅度达到某一设定值，触发器就翻转，所以常称它为鉴幅器。用施密特触发器还能组成多谐振荡器和单稳态触发器。施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阀值电压。为此，同学们通过书籍查阅了解到有多种方法可以组成施密特触发器，然后通过比较各种方案后，用555定时器组成施密特触发器，并通过去实验室实验和老师的指导了解到⑴施密特触发器有两个稳定状态，其维持和转换完全取决于输入电压的大小。⑵电压传输特性特殊，有两个不同的阈值电压（正向阈值电压和负向阈值电压。⑶状态翻转时有正反馈过程，从而输出边沿陡峭的矩形脉冲 关键词：施密特触发器，555定时器，阈值电压。
目录 一：绪论 (4) 二：555定时器组成施密特触发器 2.1设计任务、要求及目的 (5) 2.2 555定时器 (5) 2.3 设计施密特触发器的方案 (7) 2.4 主要参数 (8) 2.5 制作原理图 (8) 2.6制作PCB版 (9) 2.6.1 制作步骤 2.6.2 制作过程中遇到的问题、原因及解决办法 三：结论 (10) 四：参考文献 (11) 五：附录 (11)
施密特触发器电路及工作原理详解 什么叫触发器 施密特触发电路（简称）是一种波形整形电路，当任何波形的信号进入电路时，输出在正、负饱和之间跳动，产生方波或脉波输出。不同于比较器，施密特触发电路有两个临界电压且形成一个滞后区，可以防止在滞后范围内之噪声干扰电路的正常工作。如遥控接收线路，传感器输入电路都会用到它整形。 施密特触发器 一般比较器只有一个作比较的临界电压，若输入端有噪声来回多次穿越临界电压时，输出端即受到干扰，其正负状态产生不正常转换，如图1所示。 图1 (a)反相比较器(b)输入输出波形
施密特触发器如图2 所示，其输出电压经由R1、R2分压后送回到运算放大器的非反相输入端形成正反馈。因为正反馈会产生滞后（Hysteresis）现象，所以只要噪声的大小在两个临界电压（上临界电压及下临界电压）形成的滞后电压范围内，即可避免噪声误触发电路，如表1 所示 图2 (a)反相斯密特触发器 (b)输入输出波形
表1施密特触发器的滞后特性 反相施密特触发器 电路如图2 所示，运算放大器的输出电压在正、负饱和之间转换: νO = ±Vsat 。输出电压经由R1 、R2 分压后反馈到非反相输入端：ν+= βνO ， 其中反馈因数= 当νO 为正饱和状态（+Vsat ）时，由正反馈得上临界电压 当νO 为负饱和状态（- Vsat ）时，由正反馈得下临界电压 V TH 与V TL 之间的电压差为滞后电压： 2R1
图3 (a)输入、输出波形 (b)转换特性曲线 输入、输出波形及转换特性曲线如图3(b)所示。 当输入信号上升到大于上临界电压V TH时，输出信号由正状态转变为负状态即：νI ＞V TH→νo = - Vsat 当输入信号下降到小于下临界电压V TL时，输出信号由负状态转变为正状态即：νI ＜V TL→νo = + Vsat
电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。 3.当RS端均无效时，触发器状态保持不变。 触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当RS端均有效时，触发器状态不确定 在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态 不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另
施密特触发器设计 成绩评定表 学生姓名班级学号专业课程设计题目 评 语 组长签字: 成绩 日期 20 年月日 I 课程设计任务书 学院专业电子科学与技术学生姓名班级学号课程设计题目施密特触发器设计实践教学要求与任务: 完成施密特触发器电路设计。 (1)电路面积最优; (2)注意设计CMOS工艺实现; (3)回差不限; (4)输出状态切换时间0.1ns; (5)采用gpdk0.18 通用工艺模型库; (6)完成全部流程:设计规范文档、原理图输入、功能仿真、基本单元版图、整体版图、物理验证等。 工作计划与进度安排: 第 1-2 天:讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备;
第3 天:完成设计与验证方案，经指导老师验收后进入模块电路设计; 第4-5 天:完成电路设计，并完成功能仿真; 第 6 天:单元版图设计并物理验证 ; 第7-8 天:布局布线，完成版图; 第9 天:物理验证、后仿真，修改设计; 第10 天:整理设计资料，验收合格后进行答辩。 指导教师: 专业负责人: 学院教学副院长: 201 年月日 201 年月日 201 年月日 II 摘要 施密特触发器(Schmitt Trigger)是脉冲波形变换中经常使用的一种电路。利 用它所具有的电位触发特性，可以进行脉冲整形，把边沿不够规则的脉冲整形为边沿陡峭的矩形脉冲;通过它可以进行波形变换，把正弦波变换成矩形波;另一个重要用途就是进行信号幅度鉴别，只要信号幅度达到某一设定值，触发器就翻转。本次课程设计是在cadence公司的全定制平台IC5141下，完成了施密特触发器的全定制电路设计。根据施密特触发器在性能上的特点以及设计要求，采用180nmpdk工艺库并用CMOS工艺实现。实现施密特触发器的关键是反馈电路的构建，最简单的方法是采用电阻反馈的方式。首先，根据电路图进行原理图的绘制，然后进行电路测试。在版图部分要对N管和P管进行例化。最后，进行DRC和LVS验证。 IC5141工具主要包括集成平台design frame work II、原理图编辑工具virtuoso schematic editor、仿真工具spectre、版图编辑工具virtuoso layout editor、以及物理验证工具diva。 关键字:施密特触发器;全定制;物理验证; III
施密特触发器电路原理 什么叫触发器?施密特触发电路是一种波形整形电路，当任何波形的信号进入电路时，输出在正、负饱和之间跳动，产生方波或脉波输出。不同于比较器，施密特触发电路有两个临界电压且形成一个滞后区，可以防止在滞后范围内之噪声干扰电路的正常工作。如遥控接收线路，传感器输入电路都会用到它整形。 施密特触发器:一般比较器只有一个作比较的临界电压，若输入端有噪声来回多次穿越临界电压时，输出端即受到干扰，其正负状态产生不正常转换，如图1所示。新艺图库 图1 (a)反相比较器(b)输入输出波形 施密特触发器如图2 所示，其输出电压经由R1、R2分压后送回到运算放大器的非反相输入端形成正反馈。因为正反馈会产生滞后（Hysteresis）现象，所以只要噪声的大小在两个临界电压（上临界电压及下临界电压）形成的滞后电压范围内，即可避免噪声误触发电路，如表1 所示
图2 (a)反相斯密特触发器 (b)输入输出波形 表1施密特触发器的滞后特性 反相施密特触发器 电路如图2 所示，运算放大器的输出电压在正、负饱和之间转换: νO= ±Vsat。输出电压经由R1 、R2分压后反馈到非反相输入端：ν+= βνO，
其中反馈因数= 当νO为正饱和状态（+Vsat）时，由正反馈得上临界电压 （- Vsat）时，由正反馈得下临界电压当νO为负饱和状态
V TH与V TL之间的电压差为滞后电压：2R1 图3 (a)输入、输出波形 (b)转换特性曲线 输入、输出波形及转换特性曲线如图3(b)所示。 当输入信号上升到大于上临界电压V TH时，输出信号由正状态转变为负状态即： νI ＞V TH→νo = - Vsat 当输入信号下降到小于下临界电压V TL时，输出信号由负状态转变为正状态即： νI ＜V TL→νo = + Vsat 输出信号在正、负两状态之间转变，输出波形为方波。
苏州市职业大学实习(实训)说明书名称主从D触发器0.35μm工艺版图设计2014年9月1日至2014年9月5日共1 周 院部电子信息工程学院 班级12微电子技术1班 姓名陈冬丽 院长张欣 系主任陈伟元 指导教师吴尘 校外指导教师徐静
目录 第一章绪论 (1) 1.1 版图设计基础知识 (1) 1.1.1设计流程 (1) 1.1.2设计步骤 (1) 1.1.3 设计规则及验证 (2) 1.2 标准单元版图设计 (2) 1.2.1标准单元版图设计简介 (2) 1.2.2标准单元版图设计的意义 (2) 1.2.3标准单元版图设计的优点 (2) 第二章D触发器介绍 (3) 2.1 D触发器简介 (3) 2.1.1 触发器的分类 (3) 2.2主从D触发器的介绍 (4) 第三章0.35um工艺主从D触发器的设计 (6) 3.1 主从D触发器电路图的设计步骤及电路图 (6) 3.2 主从D触发器版图的设计步骤及电路图 (7) 3.3 DRC及LVS验证方法及结果 (8) 第四章心得体会 (9) 参考文献 (10)
第一章绪论 1.1 版图设计基础知识 版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小，各层拓扑定义等有关器件的所有物理信息。集成电路制造厂家根据版图来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。版图在设计过程中要进行定期的检查，避免错误的积累而导致难以修改。很多集成电路的设计软件都有设计版图的功能。 1.1.1设计流程 版图设计是创建工程制图的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。 1.1.2设计步骤 1、首先市场部通常会详细说明需要开发的产品。 2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场需求。 3、系统仿真由一组设计师完成。这组设计师会对将要集成在最终芯片中的各个单独模块进行定义和验证。 4、版图设计由版图设计师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线等。拿去大规模生产的最终设计是整个芯片的版图。 5、在第一块晶圆制造出来后，测试工程师组成就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。