课程设计任务书
学生姓名：王志强专业班级：电子1101班
指导教师：刘金根工作单位：信息工程学院
题目: 主从RS触发器电路设计
初始条件：
计算机、ORCAD软件、L-EDIT软件
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
1、课程设计工作量：2周
2、技术要求：
（1）学习ORCAD软件、L-EDIT软件。
（2）设计一个CMOS四输入与非门电路。
（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。
时间安排：
2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。
2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。
2013.11.28-12.5对主从RS触发器电路进行设计仿真工作，完成课设报告的撰写。
2013.12.6 提交课程设计报告，进行答辩。
指导教师签名：年月日
系主任（或责任教师）签名：年月日
摘要 (1)
1 绪论 (2)
2 设计内容及要求 (3)
2.1 设计的目的及主要任务 (3)
2.2 设计思想 (3)
3软件介绍 (4)
3.1 OrCAD简介 (4)
3.2 L-Edit简介 (5)
4 主从RS触发器电路介绍 (6)
4.1 主从RS触发器的组成 (6)
4.2 主从RS触发器电路真值表 (7)
5 Cadence中主从RS触发器电路的设计 (8)
5.1 主从RS电路原理图的绘制 (8)
5.2 主从RS触发器电路的仿真 (9)
6 L-EDIT中主从RS触发器电路版图的设计 (11)
6.1 版图设计的基本知识 (11)
6.2 与非门的绘制 (12)
6.3主从RS触发器版图设计 (14)
7课程设计总结 (15)
参考文献 (16)
主从RS触发器由两个同样的同步RS触发器组成，本文详细介绍了主从RS触发器电路设计仿真及版图布局设计验证。通过正向设计的思想从逻辑设计、电路设计、版图设计和工艺设计封面出发，实现了电路指标明确化、功能电路化、逻辑明确化的工业版图制作标准，同时本设计还通过TSPICE仿真验证了设计的正确性。
关键词：主从RS触发器、TSPICE
1 绪论
集成电路工艺加工能力基本是按照摩尔定律的规则不断提高的，目前90nm 加工工艺已经成为量产的主流工艺。集成电路加工能力每年的平均增长率可以达到58%，但设计方面生产力的提高与制造能力之间一直存在差距，根据统计数据，集成电路设计效率每年的增长率约为21%，与加工能力的增长率之间存在着较大的差距。为了能有效利用制造能力，需要从各个层面来提高设计效率。
从历史上看，集成电路设计技术大约每10 年都会有一次方法学上的突破。二十世纪70 年代开始出现了版图输入（LE）技术，发展到二十世纪80年代出现了布局布线（P&R）技术，再发展到二十世纪90年代的综合（Synthesis）技术直到目前的SoC设计技术，每次技术突破都带来了设计效率上的飞跃，这种影响如图2 所示。同时，集成电路工艺水平已越来越受到半导体器件的物理限制，从而带来了许多新的器件结构、新工艺和新材料的极限，加工线宽不断缩减也产生了很多寄生效应问题。这种变化对设计技术的影响是多方面的，它不仅使得集成电路的特征尺寸减少，同时也使工作时钟频率升高，设计复杂度变高，电源电压降低，功耗变大，而且很多过去可以不关心的寄生效应和参数等已经成为现代设计中必须处理的因素。为了保证设计技术能够跟上制造工艺发展的需要，必须从多个方面入手来研究新工艺条件下的设计技术问题。
未来的集成电路设计过程中要考虑的因素越来越多，而且这些因素之间相互影响，很多情况下所使用的设计步骤和工具、设计流程等是紧密相关的。在过去的设计过程中，综合、时序分析和部分布局的工作是结合在一起的，以便解决布局对综合和连线延迟的影响。目前采用的设计流程中通过对模块进行分析和优化来保证芯片可以满足多种指标要求，包括性能、功耗、噪声、面积以及可测性和可制造性等；在将来的设计流程中，对设计要实现的软件/硬件部分需要进行协同分析、协同设计与协同优化等，以便达到要求的性能指标。这对设计方法、工具、流程等都提出了新的挑战，需要以新的方法来解决实际问题。集成电路系统的设计更多的是体现在设计方法学上，而不是设计工具的支持上。
CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可等比例缩小、以及可适应较宽的环境温度和电源电压等一系列优点，成为现在IC 设计的主流技术。在CMOS集成电路设计中，异或电路的设计与应用是非常重要的。IC 设计者可以根据芯片的不同功能和要求采用各种不同结构的异或电路，从而实现电路的最优化设计。
2 设计内容及要求
2.1 设计的目的及主要任务
（1）学习ORCAD软件，L-EDIT软件。
（2）设计一个主从RS触发器电路。
（3）利用ORCAD软件，L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。
2.2 设计思想
本设计首先在ORCAD中进行主从RS触发器电路电路图的绘制，然后运用其中的仿真功能对电路予以仿真调试，接着在L-EDIT软件中制定规则、绘制版图、DRC检查。整个设计的核心是版图的设计，充分了解设计的基本原理、设计的规则。仿真检验是否达到最初的设计要求。
3软件介绍
3.1 OrCAD简介
OrCAD Capture(以下以Capture代称)是一款基于Windows操作环境下的电路设计工具。利用Capture软件，能够实现绘制电路原理图以及为制作PCB和可编程的逻辑设计提供连续性的仿真信息。Cadence OrCAD Captur e是一款多功能的PCB原理图输入工具。OrCAD Capture作为行业标准的PCB原理图输入方式，是当今世界最流行的原理图输入工具之一，具有简单直观的用户设计界面。OrCAD Capture CIS具有功能强大的元件信息系统，可以在线和集中管理元件数据库，从而大幅提升电路设计的效率。OrCAD Capture提供了完整的、可调整的原理图设计方法，能够有效应用于PCB的设计创建、管理和重用。将原理图设计技术和PCB布局布线技术相结合，OrCAD能够帮助设计师从一开始就抓住设计意图。不管是用于设计模拟电路、复杂的PCB、FPGA和CPLD、PCB改版的原理图修改，还是用于设计层次模块，OrCAD Capture都能为设计师提供快速的设计输入工具。此外，OrCAD Capture原理图输入技术让设计师可以随时输入、修改和检验PCB设计。
OrCAD软件系统的功能及特点：
1.不仅可以对模拟电路进行直流、交流、瞬态等基本电路特性分析，而且可进行噪声分析、温度分析、优化设计等复杂的电路特性分析。
2.不仅可以对模拟电路进行计算机辅助分析，而且可对数字电路、数/模混合电路进行计算机模拟。
3.科研在WINDOWS环境下，以人机交互方式运行。绘制好电路图以后，即可直接进行电路模拟，无需用户编制繁杂的输入文件。再模拟过程中，可以随时分析观察模拟结果，从电路图上修改设计。
4.OrCAD软件集成了电路原理图绘制、印制电路板设计、数字/模拟电路仿真、可编程逻辑器建设计等等功能，它的元器件库也是所有EDA软件中最丰富的，再世界上它一只是EDA软件的首选。
OrCAD软件系统中主要包括OrCAD/Capture CIS、OrCAD/PSpice A/D、
OrCAD/Layout Plus等，其中每一部分可以根据需要单独使用，也可以共同组成完整的EDA 系统。
3.2 L-Edit简介
Tanner Pro的设计流程很简单。将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，则回到S-Edit检查电路图，如果T-Spice模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit 或S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作整个电路所需的掩膜板。
4.1 主从RS触发器的组成
主从RS触发器由两个同样的同步RS触发器组成。其中一个同步RS触发器接受输入信号，其状态直接由输入信号决定，称为“主触发器”，主触发器的输出和另一个同步RS 触发器的输入连接，该触发器为从触发器，其状态由主触发器的状态决定。两个同步RS 触发器的时钟信号反相，主从RS触发器的逻辑图如下图1所示。
图1 主从RS触发器逻辑图
在CP=0时，主触发器被封锁、从触发器被打开，主触发器的状态决定从触发器的状态。由于CP=0，主触发器被封锁，所以R、S信号变化不能直接影响到输出。在CP=1时，主触发器打开、从触发器被封锁，Q维持不变，R、S信号决定主触发器的状态。因此无论CP为高还是为低，主、从触发器总是一个打开，另一个被封锁，R、S状态的改变不能直接影响输出状态，从而解决了空翻现象。
图2 主从RS触发器真值表
5 Cadence中主从RS触发器电路的设计
5.1 主从RS电路原理图的绘制
CaptureCIS的Project用来管理相关文件及属性。在菜单栏中选择file>new>Project，进行原理图设计时，选中“Schematic”。在“Name”中输入工程名称，在“Location”中填写工程所在的路径。
填写完成后点击确定，Capture就会自动生产该工程的原理图文件目录。同时，Capture 会自动创建*.dsn、*.opj等相关文件。接下来，点击进入Schematic窗口，进行原理图绘制，其编辑窗口如下图3所示：
图3 Cadence的原理图编辑窗口
点击工具箱的元器件按钮，使其选中，再点击对象选择器左边中间的置P按钮，出现“Pick Devices”对话框，在元器件库中选择需要的合适元器件摆好后，接下来进行线路连接，完成原理图的绘制，绘制好的原理图如下图4所示：
图4 主从RS触发器电路原理图
5.2 主从RS触发器电路的仿真
完成主从RS触发器原理图的绘制后，下面进行电路的仿真测试，观察电路的输出的波形如下图6所示：
图
图5 仿真波形图
根据主从RS触发器的真值表可知，，仿真结果与主从RS触发器真值表结果一致，所以电路设计正确。
6 L-EDIT中主从RS触发器电路版图的设计
6.1 版图设计的基本知识
版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。以下是版图设计步骤：
1、首先，市场部通常会详细说明需要开发的产品。
2、下一步是规定设计的结构或者行为。电路设计工程师规定芯片的结构来满足市场和/或IDEA功能需求。
3、系统仿真由一组工程师完成。这组工程师会对将要集成在最终芯片中的各个单独模块进行定义和验证。
4、电路设计组完成所有的数字和模拟仿真，来验证电路的方案和门的连通性，以及门的尺寸（为了满足时序规范）。这些组需要和版图设计组进行交互，版图设计组会使电路适合芯片的版图布局。
5、版图设计由版图设计工程师完成。他们的工作包括放置多边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线（使用1至6层金属）等。拿去大规模生产的最终设计是整个芯片的版图。
6、在第一块晶圆制造出来后，测试工程师组就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。
7、在改正所有的错误（工艺上的和/或逻辑上的）后,芯片就要开始批量生产并流入市场。
版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。只有通过版图验证的芯片设计才进行制版和工艺流片。
根据错误报告的提示, 修改版图的步骤为：
(1) 将错误文件导入Virtuoso 界面。
(2) 找到错误层, 根据错误提示进行修改。
(3) 更新gds II, 编译规则文件, 进行DRC 验证, 重复上述(1) , (2) 操作, 直至版图完全通过DRC 验证。
整套的标准单元库包括版图库、符号库、电路逻辑库等。包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。
标准单元库的设计主要包括电路设计和版图设计记忆文档的提取。其中电路设计环节要确定库容量的确定和时序曲线的优化，在这一设计中要最终确定所需的单元类型和驱动能力，电路设计完毕后进行版图的设计，往往通过全定制的人工设计进行。不过也有一些自动化的工具进行，如CELLERITY和CLIP。
6.2 与非门的绘制
按照上述步骤在L-EDIT中分别绘制与非门、非门逻辑单元，绘制完成的逻辑门电路如下图7、8所示：
图7 与非门逻辑单元
图8 非门逻辑单元
在完成NMOS、PMOS基本结构单元的绘制后，需要分别对两结构单元进行电器规则的检查，在检查无误后才能调用到整体的电路设计中，如果电气规则检查有错误，必须根据错误提示对其进行修改，电器规则检查如下图9所示：
图9 电气规则检查
6.3主从RS触发器版图设计
完成与非门和非门逻辑单元的绘制后，下面进行主从RS触发器版图设计，可以直接调用与非门和非门逻辑单元，然后完成器件的布局与线路的连接，得到完成后的版图如下图10所示：
图10 主从RS触发器版图
对比主从RS触发器电路原理图下图11所示:
图11主从RS触发器电路原理图
7课程设计总结
通过这次Cadence、L-edit软件的训练，我已经初步的掌握了Cadence、L-edit软件的基本操作方法，并能够独立的运用这设计原理图及版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。
这次版图设计我做的是用与非门和非门完成主从RS触发器的设计。在我做集成电路版图设计过程中的困难之一是分不清楚集成器件的工艺层次结构。第一次使用L-edit软件设计版图设计的过程中，对于工艺部分的尺寸调节这个环节是个相当繁琐的工作。不过在后来的摸索中我熟悉使用了调节规则，方便了我后来的版图设计与调节。
尽管在集成电路版图设计的过程中遇到了很多问题，但是通过这次集成电路版图设计让我再次认识到英语以及自我学习能力的重要性。
通过这次课程设计，使我受益颇多，既巩固了课堂上学到的理论知识，又掌握了设计方法，在此基础上“集成电路设计”设计的基本思想和方法，学会了科学地分析实际问题，通过查资料，分析资料及请教老师和同学等多种途径，独立解决问题，同时，也培养了我认真严谨的态度
参考文献
[1] 高勇.集成电路设计技术.科学出版社,2011
[2] 高德远.超大规模集成电路--系统和电路的设计原理.高等教育出版社,2003
[3] 贾新章等.ORCAD/Capture9实用教程.西安电子科技大学出版社,1999
[4] 邓红辉等.CMOS集成电路版图--概念、方法与工具.电子工业出版社,2006
[5] 高保嘉.MOS VLSI分析与设计.电子工业出版社,2002
本科生课程设计成绩评定表
指导教师签字：
年月日
基本RS 触发器原理 图4-1(a)是由两个“与非”门构成的基本R-S 触发器,(b)是其逻辑符号。RD 、SD 是两个输入端，Q 及y 是两个输出端。 正常工作时，触发器的Q 和y 应保持相反，因而触发器具有两个稳定状态： 1）Q=1，y=0。通常将Q 端作为触发器的状态。若Q 端处于高电平，就说触发器是1状态； 2）Q=0，y=1。Q 端处于低电平，就说触发器是0状态；Q 端称为触发器的原端或1端，y 端称为触发器的非端或0端。 由图4-1可看出，如果Q 端的初始状态设为1，RD 、SD 端都作用于高电平（逻辑 1），则y 一定为0。如果RD 、SD 状态不变，则Q 及y 的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q 为0而y 为1，在RD 、SD 为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。 输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。 图4 （一）真值表 R-S 触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 1、当RD =0，SD=1时，不论触发器的初始状态如何，y 一定为1,由于“与非”门2的输入全是1，Q 端应为0。称触发器为0状态，RD 为置0端。 2、当RD =1，SD=0时，不论触发器的初始状态如何，Q 一定为1,从而使y 为0。称触发器为1状态，SD 置1端。 3、当RD =1，SD =1时，如前所述，Q 及y 状态保持原状态不变。 4、当RD =0，SD =0时，不论触发器的初始状态如何，Q=y=1，若RD 、SD 同时由0变成1，在两个门的性能完全一致的情况下, Q 及y 哪一个为1，哪一个为0是不定的，在应用时不允许RD 和SD 同时为0。 综合以上四种情况，可建立R-S 触发器的真值表于表1。应注意的是表中RD = SD =0的一行中Q 及y 状态是指RD 、SD 同时变为1后所处的状态是不定的，用Ф表示。 由于RD =0，SD =1时Q 为0，RD 端称为置0端或复位端。相仿的原因，SD 称置
题目：基本RS触发器教案学科：电子技术姓名：封士江 第一节基本RS触发器 [教学内容]：基本RS触发器。 [教学目标]：（1）了解基本RS触发器的电路组成。 （2）掌握基本RS触发器符号、含义及真值表。 （3）理解基本RS触发器的逻辑功能。 [教学重点]：（1）基本RS触发器符号、含义。 （2）基本RS触发器的真值表。 （3）基本RS触发器的逻辑功能。 [教学难点]：基本RS触发器的逻辑功能。 [课型]：新授课。 [教法]：讲述法。 [课时]：二课时。 教学过程 [组织教学]：精神饱满，维持纪律，开始上课。 [回顾总结]：上节课的最后我们对集成触发器做了简单的介绍，我们已经知道触发器是数字逻辑电路中的另一类基本单元电路。触发具备两种稳定 状态，这两种稳定状态可以分别代表二进制数码0和1。如果外加合 适的触发信号，触发器的状态可以相互转化。这种电路的特点是具 有记忆功能。 [引入课题]：利用集成门电路，可以组成各种触发器。今天我们就从基本RS触发器着手，着重学习触发器的组成和逻辑功能。 [板书]：基本RS 触发器 一．电路组成 将两个与非门的输入、输出交叉相连，组成一个基本RS触发器。 [口述]：如下图中（a）所示，图中G1的输出连到G2的输入端，门G2的输出又反过来送到门G1的输入端。其中/R、/S是两个输入端，Q、 /Q是两个输出端。 [板书]： （a）（b） 通常规定Q端的状态为触发器状态。
Q=0 /Q=1时，称触发器处于“0”态： Q=1 /Q=0时，称触发器处于“1”态。 逻辑功能（工作原理） /R=1，/S=1，触发器保持原来状态不变 [口述]：设电路原来状态为Q=0，/Q=1，既触发器为0态。因为G1的一个输入端Q=0，根据与非门“有0出1”的功能，它的输出/Q=1。而门G2 的二个输入端/S、/Q均为1，由与非门“全1出0”的功能，其输出 Q=0。触发器保持原来状态不变。 [互动]：下面我请一位同学来分析一下若原来状态是Q=1，/Q=0，触发器会出现什么样的状态？（学生互动环节过程省略） 结论：不论触发器原来是什么状态，基本RS触发器在/R=1 /S=1时总 保持原来的状态不变。这就是触发器的记忆功能。 [板书]：2．/R =0，/S=1，触发器为0态 [口述]：此时，因/R=0，G1的输出/Q=1，而G2的两个输入端/S、/Q全为1，则输出Q=0。触发器为0态，并且与原来状态无关。（从电路组成图 上分析过程省略） [板书]：3．/R=1，/S=0，触发器为1态 [口述]：由于/S=0，G2的输出Q=1。这时G1的两个输入端均为1，所以/Q=0。 触发器为1态，同样与原来的状态无关。（从电路组成图上分析过程 省略） [板书]：4．/R=0，/S=0，触发器状态不定 [口述]: 这时，Q=1，/Q=1。破坏了前述有关Q与/Q互补的约定，是不允许的。 而且，当/R、/S的低电平触发信号消失后，Q与/Q的状态将是不确 定的。这种情况应当避免。 三．真值表 1．基本RS触发器的电路组成。 2．基本RS触发器的工作原理。 ○1/R=1，/S=1，触发器保持原来状态不变 ○2/R =0，/S=1，触发器为0态 ○3/R=1，/S=0，触发器为1态 ○4/R=0，/S=0，触发器状态不定 3．基本RS触发器的真值表。 五．作业 1．简述RS触发器的逻辑功能。（写到作业本上） 2．预习同步RS触发器的有关知识。
同步RS 触发器电路结构、工作原理及功能表示 1．电路结构 主从RS 触发器是时钟触发器的一种。由与非门构成的时钟RS 触发器电路结构如图8.9所示，CP 为时钟脉冲输入端。 1S C1S CP Q Q 1R R (a)同步RS 触发器电路 （b ）逻辑符号 图8.9 同步RS 触发器 2．功能分析 当CP =0时，G 3、G 4门关闭，不论R 、S 如何变化，触发器输出保持不变。 而CP =1时，R 、S 端的信号经与非门反相后引到基本RS 触发器的输入端，此时触发器输出由R 、S 及CP 决定。S =0、R =1时，S =1、R =0，Q =1，反馈到G 1门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为0；S =1、R =0时，S =0、R =1，Q =1，反馈到G 2门使Q =0，即不论触发器原态是0态还是1态，电路的输出一定为1；S =0、R =0时，S =1、R =1，触发器的状态将保持不变。 S =1、R =1时，S =0、R =0，使Q =1、Q =1，破坏了输出信号互补的原则，而随后S =0、R =0时，输出状态可能是1也可能是0，出现了不定状态，这在触发器工作时是不允许出现的。 R 、S 控制输出状态转换，CP 控制何时发生状态转换。时钟RS 触发器是在CP =1时发生状态转换，称为高电平触发。 3．功能表示方法 （1）功能表 时钟RS 触发器的功能表如表8.3。其功能与基本RS 触发器功能相似，但在CP =1到 Q ＆ ＆ G 1 G Q S R ＆ G 3 ＆ G 4 S R
来时状态才能变化。Q n 为CP 脉冲到来前触发器的状态，称为现态，Q n+1为CP 脉冲到来后触发器的状态，称为次态。 表8.3 RS 触发器的功能表 （2）特征方程 表示触发器次态与触发器输入及现态的逻辑关系式称为触发器的特征方程。 根据功能表画出卡诺图，如图8.10，经过化简，得到时钟RS 触发器在CP =1时的特征方程： n n Q R S Q +=+1；RS =0约束条件 RS =0为约束条件，表示S 、R 不能同时为1。 图8.10 时钟RS 触发器卡诺图 （3）状态转换图 用两个圆表示触发器的两种稳态0和1。箭头表示由现态到次态的转换方向，箭尾表示原态，箭头线上的数字标注出了原态转换成次态所需的触发条件。如图8.11所示。 图8.11 时钟RS 触发器状态转换图 （4）波形图 触发器的功能可以通过输入输出波形表示。图8.12为RS 触发器的波形图。 R S Q n Q n+1 功能说明 0 0 0 0 0 1 0 1 保持 0 0 1 1 0 1 1 1 置1 1 1 0 0 0 1 0 0 置0 1 1 1 1 0 1 不定 不定 禁止 Q n RS 0 1 10 11 00 01 0 1 × 0 1 1 × ×0 01 10 0× 1
斯密特触发器 斯密特触发器波形图 [1] 斯密特触发器又称斯密特与非门，是具有滞后特性的数字传输门。该器件既可以像普通“与非”门那样工作， 也可以接成斯密特触发器来使用。斯密特触发器具有如下两个特点： 1、电路具有两个阈值电压，分别称为正向阈值电压和负向阈值电压； 2、与双稳态触发器和单稳态触发器不同，斯密特触发器属于“电平触发型”电路，不依赖于边沿陡峭的脉冲。 它是一种阈值开关电路，具有突变输入——输出特性的门电路。这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-时，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的。 斯密特触发器原理图 [2] 而从IC内部的逻辑符号和“与非”门的逻辑符号相比就略有不同，它增加了一个类似方框的图形，该图形正是代表斯密特触发器一个重要的滞后特性。滞后特性是指当把输入端并接成非门时，它们的输入、输出特
性是：当输入电压V1上升到VT＋电平时，触发器翻转，输出负跳变；过了一段时间输入电压回降到VT＋电平时，输出并不回到初始状态而需输入V1继续下降到VT－电平时，输出才翻转至高电平（正跳变），用公式：VT＋—VT－=△VT 表示，△VT称为斯密特触发器的滞后电压。△VT与IC的电源电压有关，当电源电压提高时，△VT略有增加，一般△VT值在3V左右。因斯密特触发器具有电压的滞后特性，常用它对脉冲波形整形，使波形的上升沿或下降沿变得陡直；有时还用它作电压幅度鉴别，在数字电路中它也是很常用的器件。 电路结构斯密特触发器 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只
第5章基本RS触发器 5.同步触发器（同步RS触发器） 目的与要求： 1 掌握时序电路的定义、分类、触发器的特点。 2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 3 掌握同步RS触发器的工作原理、逻辑功能。 4 掌握触发器逻辑功能的表示方法。 5 掌握时序电路的一些基本概念。 重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。 2 基本RS触发器的逻辑功能、触发方式。 5.1概述 一、触发器的概念 复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？ 门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。 触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。 （3）有两个互补输出端，分别用Q和Q 二、触发器的逻辑功能描述： 特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图） 三、触发器的分类：根据 逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同：电平触发器、边沿触发器和主从触发器等。 电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.2 触发器的基本形式 5.2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1．电路结构 电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。 逻辑符号如图（b）所示。
基本触发器的设计 预备知识：RS触发器是一种基本的触发器 一触发器 1触发器的概念 触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。 触发器有二个基本特性： （ 1 ）有两个稳态，可分别表示二进制数码 0 和 1 ，无外触发时可维持稳态； 触发器的两个稳定状态 ①Q=1，通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或1端，端称为触发器的非端或0端。 （ 2 ）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。 （3 ）触发器的分类：根据 逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。 触发方式不同：电平触发器、边沿触发器和主从触发器等。 电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器。 二、RS触发器的知识 1 基本RS触发器原理 图2-1是由两个“与非”门构成的基本R-S触发器。RD、SD是两个输入端，Q及Qn是两个输出端。 图2-1 RS触发器
2 稳定状态 正常工作时，触发器的Q和Qn应保持相反，因而触发器具有两个稳定状态： ①Q=1，Qn=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； ②Q=0，Qn=1。Q端处于低电平，就说触发器是0状态； Q端称为触发器的原端或1端，Qn端称为触发器的非端或0端。 3 真值表 R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 ①当RD=0，SD=1时，不论触发器的初始状态如何，Qn 为1,由于“与非”门2的输入全是1，Q端应为0。称触发器为 状态，R D为置0端 ②当RD =1，SD =0时，不论触发器的初始状态如何，Q 为1,从而使Qn为0。称触发器为1状态，SD置1端。 ③当RD =1，SD =1时，如前所述，Q及Qn 态不变。 4 当RD =0，SD =0时，显然，在此条件下，两个与非门的输 出端Q,Qn全为1，若RD、SD同时由0变成1 完全一致的情况下, Q及Qn究竟哪一个为1，哪一个为0是不 定的，因此称这种情况为不定状态，在应用时不允许RD和SD同时为0。归纳：由上面的分析我们得出如表2-1的真值表 5 RS触发器逻辑表达式 为约束条件 该逻辑表达式也称为触发器的特性方程
基本RS触发器工作原理 基本RS触发器工作原理 基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图1 基本RS触发器电路图和逻辑符号 定义A门的一个输入端为R d端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时S d端应为高电平；B门的一个输入端为S d端，称为直接置“1”端，或直接置位端（Set），此时R d端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定，R d和S d端就随之确定，再不能任意更改。 2 两个稳态 这种电路结构，可以形成两个稳态，即 Q=1，Q=0，Q=0，Q =1 当Q=1时，Q=1和R d=1决定了A门的输出，即Q=0 ，Q=0反馈回来又保证了Q=1 ；当Q=0时，Q=1，Q=1和S d=1决定了B门的输出，即Q=0，Q=0又保证了Q =1 。 在没有加入触发信号之前，即R d和S d端都是高电平，电路的状态不会改变。 3 触发翻转 电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。
R d和S d是一次信号，只能一个一个的加，即它们不能同时为低电平。 在R d端加低电平触发信号，R d =0，于是Q =1 ，Q =1和S d=1决定了Q=0 ，触发器置“0”。R d是置“0”的触发器信号。 Q=0以后，反馈回来就可以替代R d=0的作用，R d=0就可以撤消了。所以，R d不需要长时间保留，是一个触发器信号。 在S d端加低电平触发信号，S d=0，于是Q=1 ，Q=1和R d=1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来，S d=0才可以撤消，S d是置“1”的触发器信号。 如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。 4 真值表和特征方程 以上过程，可以用真值表来描述，见上表。表中的Q n和Q n表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。 上表真值表表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当R d =0、S d=0时，Q 的状态为任意态。这是指当R d、S d同时撤消时，Q端状态不定。若当R d=0、S d =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和Q端状态必须相反的规定，是不正常的工作状态。若R d、S d不同时撤消时，Q端状态是确定的，但若R d、S d同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。 把上表所列逻辑关系写成逻辑函数式，则得到
电路结构 把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。 工作原理 基本RS触发器的逻辑方程为： 根据上述两个式子得到它的四种输入与输出的关系: 1.当R端无效，S端有效时，则Q=0,Q=1,触发器置1。 2.当R端有效、S端无效时，则Q=1,Q=0,触发器置0。 如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。 同理，称R端为置0端或复位端。若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。这里所加的输入信号（低电平）称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在S和R的作用下置0和置1，所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图7.2.1(b)所示。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。 3.当RS端均无效时，触发器状态保持不变。 触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，要求在某一输入端加一负脉冲，例如在S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能。 4.当RS端均有效时，触发器状态不确定 在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态 不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。从另
实训九基本R-S触发器功能测试 一、实训目的 1．通过实训熟悉基本RS触发器的逻辑功能和特点； 2．通过实训掌握基本RS触发器的测试方法； 3．通过实训熟悉异步输入信号RD、SD、RD、SD的作用； 4．通过实训掌握基本RS触发器的典型应用； 二、实训原理 基本RS触发器是由两个与非门交叉耦合组成，它是最基本的触发器，也是构成其它复杂触发器电路的一个组成部分。当R D＝S D＝1时，两个与非门的工作都尤如非门，Q接至与非门G2的输入，使G2输出为Q；Q接至与非门G1的输入，使G1的输出为Q。从而使触发器维持输出状态不变。 三、实训仪器和设备 S303-4型（或其它型号）数字电路实训箱一只； SR8（或其它型号）双踪示波器一只； 直流稳压电源一台； 74LS00 二输入四与非门 1片。 四、实训内容和步骤 1．两个TTL与非门首尾相接构成的基本R-S触发器的电路如图7-2-1所示逻辑电路。 图 9-1 基本R-S触发器功能测试 2．按表9-1所示的顺序在Sd、Rd两端信号，观察并记录R-S触发器Q端的状态，并将结果填入表9-1中 表9-1
3．Sd 4．Sd端接高电平，Rd端加脉冲。 5．令Sd=Rd，在 Sd端加脉冲。 6．记录并观察2、3、4三种情况下，Q，Q n+1端的状态。从中总结基本R-S触发器的Q 端的状态改变和输入端的关系。 五、实训思考题 试根据基本R-S触发器给定的输入信号波形画出与之对应的输出端的波形； 试写出基本R-S触发器的约束方程，并说明哪个是复位端、哪个是置位端 六、训注意事项 接线时要注意电路图中各引脚的编号，连接时不要接错； 手动施加0、1输入电平时要注意开关动作的稳定性和可靠性，要避免开关的抖动； 用双踪示波器观察输出波形时，要注意选择一个较为合适的输入信号的频率。 实训十. 计数器的功能测试 一、实训目的 1．掌握计数器的工作原理； 2．通过实训熟悉计数器的功能特点和典型应用； 3．通过实训掌握如何利用现有集成计数器来构成N进制计数器的方法。 二、实训原理 计数器是一种含有若干个触发器、并按预定顺序改变各触发器的状态来累计输入脉冲个数的数字电路，被广泛应用于定时、分频及各种数字电路中。用JK触发器设计一个四位异