第八章输入输出系统
8.1输入输出设备的编址方式
8.2 总线结构
8.2.1 概述
总线是传送信息的通路，在计算机系统中使用的总线可分成3类：
(1)计算机系统中各部件内部传送信息的通路。例如：运算器内部寄存器与寄存器之间、寄存器与算术逻辑运算单元(ALU)之间的传送通路，通常称之为内部总线。
(2)计算机系统中各部件之间传送信息的通路。例如CPU与主存储器之间，CPU与外设端口之间传送信息的通路，通常称之为“系统总线”。
(3)计算机多机系统内部各计算机之间传送信息的通路，通常称之为“机间总线”或“多机总线”。
本节中讨论的主要是CPU与外设接口之间的系统总线，又可称作输入输出总线，简称I／O总线。
提到总线，人们马上会想到它由许多条传输线构成，这些传输线的总条数称作总线的宽度，连接在一条总线上常常有多个设备或部件，因此常被称作共享总线或分时总线。因为不管一条总线上连接了多少个设备，任何时候只能有两个设备利用总线进行通信，一是信息发送者，一是信息接收者。于是就应该有一个部件来确定当前总线由哪两个设备来使用。如果有多个部件申请使用总线时，还应该由它根据申请者的优先级别来确定使用总线的优先次序，所有这些功能要由总线控制逻辑来完成。因此总线应该是由一定数量的传输线和总线控制器两部分构成。总线控制器可以是集中式的，集中在某个部件内部，也可以是分散式的，分散在共享总线的多个部件中。
8.2.2总线的控制方式
以集中式总线控制方式为例来说明常用的3种总线控制与仲裁方式。
1．串行链式查询方式
采用串行链式查询方式来实现判优功能的连接图如图8－3所示。
从图8-3中可以看出，该总线上连接着多个部件，对各个部件来说，除了共享数据总线和地址总线外，还有3条控制线(构成控制总线)：总线请求信号线(BR)、总线忙信号线(BS)和总线认可信号线(BG)。由于总线认可信号线对共享总线的多个部件来说形成了一条串行的链，故串行链式查询方式因此而得名。平时，BR、BS和BG线均无效，当某个或多个部件要求使用总线时，各部件通过BR线向总线控制器发出总线请求信号，总线控制器得到请求后置BG线有效，并首先进入“部件0”，若“部件0”有请求，则BG线将终止向后传送，由“部件0”发出总线忙(BR＝1)信号，表示当前总线由“部件0”占用；若“部件0”无请求，则BG线继续往后传送，一直传送到某个有总线请求的部件为止，这时总线控制器将总线使用权交给该部件。从上述查询过程中可以看出，离总线控制器最近的部件具有最高的优先权，最远的部件只有在它前面所有部件均不请求使用总线时，才有可能得到总线的使用权，这种不公平的待遇将保持不变。这种查询方式控制简单，控制线数量少，总线上要增、删部件很容易，但是对串行查询链上的电路故障非常敏感，如果某个部件的查询链出了故障，那么该部件之后的所有部件都将无法得到总线的使用权。
2.计数定时查询方式
计数定时查询方式连接图如图8-4所示
从图8-4中可以看出，共享总线的多个部件除共享地址总线和数据总线之外，还需要两条控制线BR和BS。在总线不忙的情况下(BS＝0)，任何部件需要使用总线时，通过BR线向总线控制器发出总线请求，总线控制器收到该请求信号时立即启动计数器开始计数，计数值作为地址通过设备地址线传送到各部件去，各部件内部都设有地址符合线路。当计数值与本部件地址符合时，立即停止计数，并产生总线忙信号(BS＝1)，表示当前本部件取得总线使用权。
采用这种查询方式，若计数器每次从“0”开始计数，则像链式查询方式一样，使用总线的优先权由高到低，总是地址号最小的部件具有最高的优先权。但是如果每次计数从中止值开始，那么各个部件使用总线的优先权将基本上相等。这种方式对于共享总线的是同一类设备时非常合适。此外，计数器的初值还可以用软件来设定，这样便可以灵活地改变总线上各部件的优先级别。
3.独立请求方式
独立请求方式连接图如图8-5所示。
从图8-5中可以看出，独立请求方式是以增加控制线数为代价的，共享总线的各个部件均分别有两条控制线BR i和BG i。任何部件要求使用总线时，通过自己的BR i线独立发出总线请求信号，总线控制器内部设有排队线路，根据既定的优先权策略决定允许哪一个部件当前使用总线，则给该部件发出总线认可信号(BG i＝1)。这种查询方式速度快、效率高，但是增加了控制线的数量，内部还需另设排队器。
8.2.3总线通信方式
共享总线的部件获得总线使用权后，相互通信的方式通常有同步方式和异步方式两种。
1．同步方式
同步通信方式指通信双方由定宽、定距的时标控制总线上数据的传送。
同步通信适用于总线较短、通信双方速率相等或比较接近的场合，这种情况下一般都具有较高的数据传送速率。
2．异步方式
异步通信方式是指通信的双方按照各自的时钟频率工作，在进行数据通信之前，双方必须通过联络信号(或称“握手”信息)取得联系后方可进行正常通信。根据联络信号的相互关联可分成非互锁、半互锁和全互锁
三种方式。
8.2.4总线上信息传送方式
主要由串行传送方式和并行传送两种。
串行传输：
并行传输：
8.2.5总线接口
总线接口又可称作输入输出接口，这是因为主机通过总线与各种类型的输入输出设备相连，并且相互交换信息，但是由于它们之间存在着很大的差异，它们的工作方式不同，传输速率不同，结构方式不同，使用器件不同，因此各种输入输出设备必须要通过相应的接口，通过输入输出总线方能与主机交换信息。
早期为各种输入输出设备配置各不相同的接口，这给操作带来很大的不便，现代计算机系统中都将其接口标准化。
接口与主机和外部设备之间的连接如图8—8所示。
1．接口的分类
根据接口的不同特点可有多种分类方法。
(1)根据数据传送的方式可分成并行接口和串行接口。
并行接口是指接口和外设之间并行传送数据，其传送宽度可以是一个字节或者是一个字，所以传送速率比较高，但需要的传送线比较多。
串行接口是指接口与外设之间一位一位地串行传送数据，传送速率较低，但只需要一条传送线。
(2)根据主机对I／O设备的访问方式可分成查询式接口，中断接口和DMA接口等。
查询式接口是指通过硬件或软件方式根据外设的优先级别由高到低顺序查询哪个设备当前要进行输入／输出操作。
中断接口是指哪个外设需要向主机输入／输出信息时，立即向主机发出中断请求，由中断接口来处理有关的事件。
DMA接口是由它代替CPU完成高速外设与主机之间成块交换信息。
(3)根据功能选择的灵活性可分为可编程接口和不可编程接口。
可编程接口是指接口的功能可由初始化程序来定义。这种接口，一般功能比较强。不可编程接口，一般只具有单一功能。
(4)根据输入输出信号的性质可分成数－模转换接口和模－数转换接口。
数－模转换接口(D/A)是能将计算机输出的数字信号变换成模拟信号。
模－数转换接口(A/D)是能将模拟信号转换成数字信号输入到计算机中。
除此之外，还可有其他的分类方式，不再一一列举。
2．接口的功能
接口种类繁多，功能各异，主要的功能可概括为以下几个方面：
(1)数据缓冲功能。在计算机主机与外部设备之间信息传送过程中，被传送数据可在接口中缓冲，以匹配两者之间的速度差别。
(2)数据转换功能。
在串行通信中，从CPU并行输出的数据应能转换成串行数据逐位输出到外部设备中去，反之，串行接收到的数据应能转换成并行数据输入到CPU中去。
(3)数据的装配与拆卸功能。许多外部设备的数据端口只有8位，对于字长比较长的主机，例如字长32位，接口应能将从主机获得的32位数据拆卸为4个字节，逐个字节传送到外部设备中去。反之，由外部设备逐字节接收到的数据应能装配成32位数据再向主机输入。
(4)接口中如果设置有地址寄存器和字节计数器，应能完成其修改功能。
(5)启停控制功能。接口应能根据CPU的要求，对所选定的外部设备实现启动和停止功能。
(6)命令、状态信息的传送功能。
接口应能将CPU发出的命令传送到外部设备中。外部设备在工作过程中的状态信息应能反馈到主机中去。
(7)与CPU之间取得联系。
如果CPU与外部设备之间以中断方式交换信息，那么应能及时向CPU发出中断请求，如果以DMA方式传送信息，那么应能及时向CPU发出请求。
3．接口芯片举例
输入输出接口构成方式多种多样，下面以几种常用的可编程接口为例作简要说明。
(1)可编程并行接口芯片8255A。
(2)可编程串行接口芯片8251A。
①8251A内部结构。
8251A内部结构框图如图8-13所示。
1)数据总线缓冲器
数据总线缓冲器是8251A与CPU之间的8位数据接口，就是说CPU向8251A写入的信息或从8251A读取的信息都是经过这个接口并行传输的。
2)读／写控制电路
读／写控制电路用来接收从CPU输入的一序列控制信号，也可以说是8251A与CPU之间的控制接口。由于8251A内部有两个端口：控制端口和数据端口。引线C／D就是用来选择内部端口的(C/D＝l选择控制端口，C/D＝0选择数据端口)。它实质上是与最低位端口地址A0相连。高位端口地址(A0～A1)经译码后作为选片信号与舀相连，与读写控制信号一起可定义8251A的操作方式。
3)发送器
发送器由发送缓冲器和发送控制电路构成。CPU需要输出的数据并行进入发送缓冲
器后经发送移位寄存器逐位由TXD线串行输出，完成“并→串”的变换功能。
由TXC输入发送时钟，确定8251A的串行发送速率。
TXRDY是发送器准备好信号，表示当前8251A已作好发送数据的准备工作，CPU可向8251A发出待发送数据，因此TXRDY可作为向CPU发送的中断请求信号。
4)接收器
接收器由接收缓冲器和接收控制电路构成。通过RXD线串行接收的数据经移位寄存器逐位输入后，由数据总线缓冲器并行向CPU输入，完成“串→并”的变换功能。
②8251A控制字
方式选择字：
操作命令控制字：
状态控制字：
(3)可编程计数/定时接口芯片8253A。
8．3 输入输出控制方式
8.3.1程序查询方式
8.3.2程序中断方式
8.3.1直接存储器访问方式（DMA）
注意：DMA方式与中断控制方式的比较
DMA是程序中断传送技术的发展。它在硬件逻辑机构的支持下，以更快的速度、更简便的形式传送数据。两者之间的明显区别有：
(1)中断方式通过程序实现数据传送，而DMA方式不使用程序，直接靠硬件来实现。
(2)CPU对中断的响应是在执行完一条指令之后，而对DMA的响应则可以在指令执行过程中的任何两个存储周期之间。
(3)中断方式不仅具有数据传送能力，而且还能处理异常事件；DMA只能进行数据传送。
(4)中断方式必须切换程序，要进行CPU现场的保护和恢复操作；DMA仅挪用了一个存储周期，不改变CPU 现场。
(5)DMA请求的优先权比中断请求高。CPU优先响应DMA请求，是为了避免DMA所连接的高速外设丢失数据。
8.3.4通道方式和IOP方式
1．通道的基本功能
(1)接受CPU的I／O指令，按要求启动外设。
(2)执行通道指令。
(3)组织外设与主存间的数据传送。
(4)向CPU报告外设的状态信息和中断信息。
2．通道的类型
(1)字节多路通道
字节多路通道主要用于连接大量的低速设备，这些设备的数据传输速率很低，而通道从设备接收或发送一个字节只需要几百纳秒，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务的。
(2)选择通道
选择通道又称高速通道，在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作，当这个设备的通道程序全部执行完毕后，才能执行其他设备的通道程序。
选择通道主要用于连接高速外围设备，如磁盘、磁带等，信息以成组方式高速传输。由于数据传输速率很高，通道在传送两个字节之间已很少空闲，所以在数据传送期间只为一台设备服务。
(3)数组多路通道
数组多路通道是对选择通道的一种改进，它的基本思想是当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等辅助性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。
由于数组多路通道既保留了选择通道高速传送数据的优点，又充分利用了辅助性操作的时间间隔为其他设备服务，使通道效率充分得到发挥，因此数组多路通道在实际系统中得到较多的应用。
3．通道的工作过程
通道的工作过程如图所示。
可以分为3个步骤：
①用户程序中调用访管指令进入管理程序，由CPU通过管理程序组织一个通道程序，并启动通道。
②通道处理机执行CPU为其组织的通道程序，完成指定的数据输入输出工作。当通道启动后，CPU可以退出操作系统的管理程序，返回用户程序中继续执行。
③通道程序结束后向CPU发中断请求。CPU响应此中断请求后，第二次进入操作系统，调用管理程序对输入输出中断进行处理。
4．通道方式与DMA方式的比较
DMA和通道控制方式最基本的相同点是把外设与主机交换数据过程控制权从CPU中接管，使外设能与主机并行工作。它们之间主要的不同在于如下几个方面。
(1)DMA与通道的工作原理不同
DMA完全采用硬件控制数据交换的过程，速度较快：而通道则采用软硬件结合的方法，通过执行通道程序控制数据交换的过程。
(2)DMA与通道的功能不同
通道是在DMA的基础上发展来的，因此，通道功能要比DMA的功能更强。在DMA中，CPU必须进行设备的选择、切换、启动、终止，并进行数据校验。CPU在输入输出过程中的开销较大，通道控制则把这些工作都接管，以减轻CPU的负担。
(3)DMA与通道所控制的外设类型不同
DMA只能控制速度较快、类型单一的外设，而通道则可支持多种类型的外设。
注：几种I／O方式的比较
在计算机系统中，CPU管理外围设备的方式有程序查询方式、程序中断方式、DMA方式、通道方式和外围处理机方式。其中前3种技术在现在的微型计算机系统中是非常常见的，后两种主要用于比较复杂的高档计算系统中，外围处理机方式可以看成是通道处理机的进一步扩展。图9．20所示是一个分类示意图。
习题及参考答案
1．计算机系统中，CPU与1]0设备交换信息的方式有哪几种?分别说明它们的主要特点。
解：一般有程序控制输入输出、中断输入输出、直接存储器访问(DMA)、I／O通道和外围处理机5种方式。
(1)程序控制输入输出方式
CPU控制何时对何设备进行输入输出操作；外围设备和CPU处于异步工作关系；数据的输入输出要经过CPU；用于连接低速外围设备，如终端和打印机。
其特点在于：
①灵活性好：
②一般说来不能实现处理机与外围设备的并行工作。
(2)中断输入输出方式
主要是为克服程序控制输入输出方式中处理机与外围设备不能并行工作的缺点而设置的。它的定义是：当出现来自处理机以外的任何现行程序不知道的事件时，CPU暂停现行程序，转去处理这些事件，然后再返回原来执行程序的方式。
它有4个特点：
①CPU与外围设备可以并行工作；
②能够处理异常事件；
③数据的输入输出要经过CPU,
④一般用来连接低速设备。
(3)直接存储器访问(DMA)方式
主要用来连接高速外设；由外部设备直接访问系统存储器空间，无须CPU的参与。
它有以下特点：
①主存储器既可以被CPU访问也可以被外设访问；
②在外围设备与主存储器之间不需要执行程序，所以不需要作现场保存与恢复，使其工作速度加快；
③DMA控制器中需要设置数据缓冲寄存器、设备状态寄存器和控制寄存器之外，还需要设置主存储器地址寄存器、设置各地址寄存器和数据交换计数器；
④在DMA开始之前需要对DMA控制器进行初始化；
⑤在此方式下，CPU不仅可以和外围设备并行工作，并且整个数据的传送过程不需CPU的干预。
(4)通道方式
通道是一个特殊功能的处理机，它有自己的指令和程序，专门负责数据输入输出的传输控制，而CPU将传输控制功能交给通道后只负责数据处理功能。这样CPU和通道同时使用内存，实现了CPU运算与I／0设备的并行工作。
它有以下特点：
①根据CPU要求选择某一指定的外设与系统相连，向该外设发出操作命令，并进行初始化；
②指出外设读／写信息的位置以及与外设交换信息的主存缓冲区的地址：
③控制外设与主存之间的数据交换，并完成数据字分析与装配；
④指定数据传送结束时的操作内容，并检验外设的状态。
(5)外围处理机方式
外围处理机结构更接近于一般处理机，或者就是选用已有的通用机，外围机基本上是独立于主处理机工作的，应用于大型高效率的计算机系统中。
2．向量中断和非向量中断有何区别?
答：向量中断和非向量中断的区别在于向量中断是指在提出中断请求的同时，能通过硬件向CPU提供中断服务程序入口地址；而非向量中断，中断源不提供中断服务程序入口地址，而由CPU自行预先确定，并用程序查询中断源。
3．什么叫中断嵌套?CPU中断处理周期完成哪些工作?
解：中断嵌套：当已经有中断发生并转入中断服务程序，而且并不禁止其他中断发生时，此时又有别的高级中断源发生请求，因而被迫停止当前的中断服务程序，转去响应更高优先权的中断请求，这就形成中断的嵌
套。
CPU中断处理周期要完成的工作：
①关中断，防止保存现场不完整。
②保存断点和现场，保证今后能正确返回中断点。
③判断中断源，转向中断服务程序。多个中断源同时请求，选择最高优先权的中断源，并转入相应的服务程序入口。
④开中断，允许更高级中断响应。
⑤执行中断服务程序。
⑥关中断，防止恢复现场不完整。
⑦恢复现场。
⑧开中断，此次中断响应结束后，允许各种中断响应。
⑨恢复断点，返回中断点。
4．由外部设备引起的中断称为外中断。试问：
(1)CPU响应外中断应具备哪些条件?在条件满足时，CPU何时响应外中断?
(2)在中断响应周期CPU要做哪些工作?这些操作由谁完成?
解：(1)CPU响应外中断的条件：
接口中的中断允许触发器为中断允许状态；
CPU中的中断屏蔽触发器为非屏蔽状态，即中断是开放的；中断源发出中断请求。当满足以上所述的中断响应条件时，CPU在执行完当前指令后即响应外中断请求。
(2)CPU响应中断请求，进入中断响应周期。在中断响应周期，CPU要做的工作有：关中断、保护断点、识别中断源、转到中断服务程序，这些操作是由硬件完成的。
第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。
第一章 1.说明计算机系统的层次结构。 第一级是微程序级， 第二级是传统机器级， 第三级是操作系统级， 第四级是汇编语言级， 第五级是高级语言级， 第六级是应用语言级 2.冯诺依曼计算机的特点 计算机由运算器、存储器、控制器、输入输出设备五大部分组成 指令和数据以同等地位存放在存储器，并可按地址寻访 指令和数据均用二进制数表示 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置 指令在存储器内按顺序存放，通常指令是顺序执行的，在特定条件下，可根据运算结果或根据设定条件改变执行顺序 机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。 3.计算机的工作步骤 （1）上机前的准备：建立数学模型、确定计算方法、编制解题程序 （2）上机运行 4.指令和数据都存储于存储器中，计算机如何区分他们？ 计算机区分指令和数据有以下2种方法： 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址取出的是操作数。 第三章 1、什么是总线，特点，为了减轻总线的负载，总线上的部件都应具备什么特点 总线是链接多个部件的信息传输线，是各部件共享的传输介质 特点：某一时刻只能有一路信息在总线上传输 总线上的部件应通过三态驱动缓冲电路与总线连通 2、总线的分类：片内总线；系统总线（数据总线，地址总线）；控制总线；通信总线 3、总线的特性：机械特性，电气特性，功能特性，时间特性 4、总线的性能指标：总线宽度，总线带宽，时钟同步/异步，总线复用，信号线数，总线控
计算机组成原理第八章课后部分答案
8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。
8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：
指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：
MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：
SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断
第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？ DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。 2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。 2．简述CPU的主要功能。 CPU主要有以下四方面的功能：(1)指令控制程序的顺序控制，称为指令控制。 (2)操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而 控制这些部件按指令的要求进行动作。 (3)时间控制对各种操作实施时间上的控制，称为时间控制。 (4)数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。 3．举出CPU中6个主要寄存器的名称及功能。 CPU有以下寄存器： (1)指令寄存器（IR）：用来保存当前正在执行的一条指令。 (2)程序计数器（PC）：用来确定下一条指令的地址。 (3)地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。
第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.doczj.com/doc/9311646359.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个
合肥学院 课程论文 题目计算机类课程综述类论文 系部计算机科学与技术 专业计算机科学与技术 班级10计本（2）班 学生姓名王仲秋 2012 年 5 月10 日 计算机类课程综述
内容摘要 计算机组成原理是计算机专业人员必须掌握的基础知识。显而易见《计算机组成原理》是计算机科学与技术专业的一门核心的专业必修课程。本课程侧重于讲授计算机基本部件的构造和组织方式、基本运算的操作原理以及部件和单元的设计思想等。但计算机硬件技术的发展十分迅速，各类新器件、新概念和新内容不断涌现，这就要求我们要与时俱进，自主学习新知识。计算机是一门应用广泛、使用面积广、技术含量高的一门学科和技术，生活中的任何一个角落都离不开计算机的应用，生活中的无处不在需要我们了解和清楚计算机的相关知识。本文从《计算机组成原理》基础课程的各个方面对计算机组成原理做了详细的解释。 关键字：构造组织方式基本运算操作原理设计思想 （一）、计算机组成原理课程综述 随着计算机和通信技术的蓬勃发展，中国开始进入信息化时代，计算机及技术的应用更加广泛深入，计算机学科传统的专业优势已经不再存在。社会和应用对学生在计算机领域的知识与能力提出了新的要求。专家们指出，未来10～15 年是我国信息技术发展的窗口期、关键期。 《计算机组成原理》是计算机科学与技术专业必修的一门专业主干课程。课程要求掌握计算机系统各部件的组成和工作原理、相互联系和作用，最终达到从系统、整机的角度理解计算机的结构与组成，并为后续课程的学习奠定基础。因此掌握计算机的组成原理就显得尤为重要，这就要求课程的编写要深入浅出、通俗易懂。本课程在体系结构上改变了自底向上的编写习惯，采用从外部大框架入手，层层细化的叙述方法。这样便更容易形成计算机的整体观念。 该课程总共分为四篇十章，第一篇（第1、2章）主要介绍计算机系统的基本组成、应用与发展。第二篇（第3、4、5章）详细介绍了出CPU外的存储器、输入输出系统以及连接CPU、存储器和I/O之间的通信总线。第三篇（第6、7、8、章）详细介绍了CPU（除控制单元外）的特性、结构和功能，包括计算机的基本运算、指令系统和中断系统等。第四篇（9、10章）专门介绍控制单元的功能，以及采用组合逻辑和微程序方法设计控制单元的设计思想和实现措施。 （二）、课程主要内容和基本原理
一、选择题 1、EPROM是指___D___。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2、计算机系统中的存贮器系统是指__D__。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 3、存储单元是指__B__。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 4、相联存贮器是按__C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 5、存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6、外存储器与内存储器相比，外存储器___B___。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 7、一个256K×8的存储器，其地址线和数据线总和为___C___。 A.16 B.18 C.26 D.20 8、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A 64，16 B 16，64 C 64，8 D 16，16 。 9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 10、存储器是计算机系统中的记忆设备,它主要用来__C___。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。 A. 64K B.32K C. 64KB D. 32KB 12、存储单元是指__A__。 A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。 A． 1M B． 1MB C． 4M D． 4MB
《计算机组成原理》第10章在线测试 剩余时间： 59:56 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、Amdahl 提出的系统结构定义中的程序设计是为＿＿＿＿＿＿＿＿设计者所看到的计算机属性。D A、机器语言 B、C++ C、Java D、机器语言或编译程序设计者 2、Cache ，多模块交叉技术是属于＿＿＿＿＿＿＿＿层次技术。A A、存储器 B、控制器 C、运算器 D、总线 3、＿＿＿＿＿＿＿＿主要表现为时间重叠、资源重复和资源共享。C A、并发性 B、同时性 C、并行性 D、共享性
4、不属于RISC的特点的是＿＿＿＿＿＿＿＿。B A、流水线结构 B、寻址种类多 C、指令长度固定 D、指令格式种类少 5、Intel公司制成的80386使得X86微处理器进入第＿＿＿＿＿＿＿＿代。C A、一 B、二 C、三 D、四 第二题、多项选择题（每题2分，5道题共10分） 1、计算机并行性主要表现为哪些方面？ABC A、时间重叠 B、资源重复 C、资源共享 D、集中控制 2、并行性包含哪些方面的含义？AC A、同时性 B、稳定性 C、并发性 D、高效率
3、计算机系统结构、计算机组成和计算机实现三个概念之间的关系怎样？ABCDE A、系统结构是计算机系统的软、硬件的界面 B、计算机组成是计算机系统结构的逻辑实现 C、计算机实现是计算机组成的物理实现 D、一种计算机系统结构可以有多种组成实现 E、一种组成也可以有多种物理实现 4、按照指令流和数据流的不同组织方式，指令流和数据流的多重性，将计算机系统分为哪些类别？ABCD A、单指令流单数据流（SISD）计算机系统 B、单指令流多数据流（SIMD）计算机系统 C、多指令流单数据流（MISD）计算机系统 D、多指令流多数据流（MIMD）计算机系统 5、计算机更新换代的标志有哪些？AB A、计算机的器件 B、系统结构的特点 C、指令系统的复杂程度 D、CPU执行指令的速度 第三题、判断题（每题1分，5道题共5分） 1、遵循同一标准，具有开放系统特点的计算之间具有良好的“可移植性”和“互操作性”
第3章习题解答 1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思? 解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。 解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。 3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少? 解：X= (24一K)×26一[L/26] 双操作数指令的最大指令数：24一1。 单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。 无操作数指令的最大指令数：216一212一26。其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。此时双操作数和单操作数指令各仅有1条。 4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。 解：4条三地址指令 000 XXX YYY ZZZ ． ． 011 XXX YYY ZZZ 8条二地址指令 100 000 XXX YYY ． ． 100 111 XXX YYY 180条单地址指令 101 000 000 XXX ． ． 111 110 011 XXX 5．指令格式同上题，能否构成： 三地址指令4条，单地址指令255条，零地址指令64条?为什么? 解：三地址指令4条 000 XXX YYY ZZZ
《计算机组成原理》第10章在线测试 《计算机组成原理》第10章在线测试剩余时间：59:55 答题须知：1、本卷满分20分。 2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。 3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。 第一题、单项选择题（每题1分，5道题共5分） 1、Amdahl 提出的系统结构定义中的程序设计是为＿＿＿＿＿＿＿＿设计者所看到的计算机属性。 A、机器语言 B、C++ C、Java D、机器语言或编译程序设计者 2、Cache ，多模块交叉技术是属于＿＿＿＿＿＿＿＿层次技术。 A、存储器 B、控制器 C、运算器 D、总线 3、＿＿＿＿＿＿＿＿主要表现为时间重叠、资源重复和资源共享。 A、并发性 B、同时性 C、并行性 D、共享性 4、不属于RISC的特点的是＿＿＿＿＿＿＿＿。 A、流水线结构 B、寻址种类多 C、指令长度固定 D、指令格式种类少 5、Intel公司制成的80386使得X86微处理器进入第＿＿＿＿＿＿＿＿代。 A、一 B、二 C、三 D、四 第二题、多项选择题（每题2分，5道题共10分） 1、计算机并行性主要表现为哪些方面？ A、时间重叠 B、资源重复 C、资源共享 D、集中控制
2、并行性包含哪些方面的含义？ A、同时性 B、稳定性 C、并发性 D、高效率 3、计算机系统结构、计算机组成和计算机实现三个概念之间的关系怎样？ A、系统结构是计算机系统的软、硬件的界面 B、计算机组成是计算机系统结构的逻辑实现 C、计算机实现是计算机组成的物理实现 D、一种计算机系统结构可以有多种组成实现 E、一种组成也可以有多种物理实现 4、按照指令流和数据流的不同组织方式，指令流和数据流的多重性，将计算机系统分为哪些类别？ A、单指令流单数据流（SISD）计算机系统 B、单指令流多数据流（SIMD）计算机系统 C、多指令流单数据流（MISD）计算机系统 D、多指令流多数据流（MIMD）计算机系统 5、计算机更新换代的标志有哪些？ A、计算机的器件 B、系统结构的特点 C、指令系统的复杂程度 D、CPU执行指令的速度 第三题、判断题（每题1分，5道题共5分） 1、遵循同一标准，具有开放系统特点的计算之间具有良好的“可移植性”和“互操作性” 正确错误 2、只要是开放系统的计算机，其操作系统和应用程序即可互相交换使用，而不必作任何修改。
第五章 1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期 流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信 号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图， 其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出 时序产生器逻辑图。 解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ， T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：
T1 = C1·， T2 = ， T3 = 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指 令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为
第八章输入输出系统 8.1输入输出设备的编址方式 8.2 总线结构 8.2.1 概述 总线是传送信息的通路，在计算机系统中使用的总线可分成3类： (1)计算机系统中各部件内部传送信息的通路。例如：运算器内部寄存器与寄存器之间、寄存器与算术逻辑运算单元(ALU)之间的传送通路，通常称之为内部总线。 (2)计算机系统中各部件之间传送信息的通路。例如CPU与主存储器之间，CPU与外设端口之间传送信息的通路，通常称之为“系统总线”。 (3)计算机多机系统内部各计算机之间传送信息的通路，通常称之为“机间总线”或“多机总线”。 本节中讨论的主要是CPU与外设接口之间的系统总线，又可称作输入输出总线，简称I／O总线。 提到总线，人们马上会想到它由许多条传输线构成，这些传输线的总条数称作总线的宽度，连接在一条总线上常常有多个设备或部件，因此常被称作共享总线或分时总线。因为不管一条总线上连接了多少个设备，任何时候只能有两个设备利用总线进行通信，一是信息发送者，一是信息接收者。于是就应该有一个部件来确定当前总线由哪两个设备来使用。如果有多个部件申请使用总线时，还应该由它根据申请者的优先级别来确定使用总线的优先次序，所有这些功能要由总线控制逻辑来完成。因此总线应该是由一定数量的传输线和总线控制器两部分构成。总线控制器可以是集中式的，集中在某个部件内部，也可以是分散式的，分散在共享总线的多个部件中。 8.2.2总线的控制方式 以集中式总线控制方式为例来说明常用的3种总线控制与仲裁方式。 1．串行链式查询方式 采用串行链式查询方式来实现判优功能的连接图如图8－3所示。
从图8-3中可以看出，该总线上连接着多个部件，对各个部件来说，除了共享数据总线和地址总线外，还有3条控制线(构成控制总线)：总线请求信号线(BR)、总线忙信号线(BS)和总线认可信号线(BG)。由于总线认可信号线对共享总线的多个部件来说形成了一条串行的链，故串行链式查询方式因此而得名。平时，BR、BS和BG线均无效，当某个或多个部件要求使用总线时，各部件通过BR线向总线控制器发出总线请求信号，总线控制器得到请求后置BG线有效，并首先进入“部件0”，若“部件0”有请求，则BG线将终止向后传送，由“部件0”发出总线忙(BR＝1)信号，表示当前总线由“部件0”占用；若“部件0”无请求，则BG 线继续往后传送，一直传送到某个有总线请求的部件为止，这时总线控制器将总线使用权交给该部件。从上述查询过程中可以看出，离总线控制器最近的部件具有最高的优先权，最远的部件只有在它前面所有部件均不请求使用总线时，才有可能得到总线的使用权，这种不公平的待遇将保持不变。这种查询方式控制简单，控制线数量少，总线上要增、删部件很容易，但是对串行查询链上的电路故障非常敏感，如果某个部件的查询链出了故障，那么该部件之后的所有部件都将无法得到总线的使用权。 2.计数定时查询方式 计数定时查询方式连接图如图8-4所示
第三章课后习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 作为片内地址，用A 15 A 14 经2：4译码 器产生片选信号，逻辑框图如下所示：
（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行； 所以采用分散式刷新方式： 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为： t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍) 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为t MAX ＝15.5×2－0.5＝30.5 (μS) t MAX 对全部存储单元刷新一遍所需时间为t R ＝0.5×128=64 (μS) t R 4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。问： (1)总共需要多少DRAM芯片？ (2)设计此存储体组成框图。 (3)设DRAM芯片存储体结构为512行，每行为256×8个存储元。采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？
第八章输入输出系统 一、填空题； 1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。 2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。 3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。 4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。 5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。 6.DMA控制器按其A 结构，分为B 型和C 型两种。 7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。 8.通道有三种类型：A 通道、B 通道、C 通道。 9. 二、选择题： 1.下面有关“中断”的叙述，______是不正确的。 A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 C.中断方式一般适用于随机出现的服务 D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程 序，必须进行现场保存操作 2.中断向量地址是______。 A. 子程序入口地址 B. 中断服务例行程序入口地址 C. 中断服务例行程序入口地址的地址 D. 主程序返回地址 3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。 A. 移位寄存器 B. 数据寄存器 C. 锁存器 D. 指令寄存器 4.下述I/O控制方式中，主要由程序实现的是______。 A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式 5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。 A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期 6.发生中断请求的条件是______。 A. 一条指令执行结束 B. 一次I/O操作开始 C. 机器内部发生故障 D. 一次DMA操作开始 7.中断向量地址是______。 A．子程序入口地址B．中断服务例行程序入口地址 C．中断服务例行程序入口地址的指示器D．中断返回地址 8.下述I/O控制方式，哪种主要由程序实现______。 A. PPU（外围处理机） B. 中断方式 C. DMA 方式 D. 通道方式 9.为了便于实现多级中断，保存现场最有效的方法是采用______。
第1章计算机组成原理考试大纲 第一章 计算机体系结构和计算机组成 冯。诺伊曼体系的特点 Amdahl定律 第二章 数制和数制转换 各种码制的表示和转换 浮点数的表示 补码加减法 布思算法 浮点数的加减法 海明码的计算 练习：5，6，7，8，10 1、已知X=19，Y=35，用布思算法计算X×Y和X×(-Y)。 2、使用IEEE 754标准格式表示下列浮点数：-5，-1.5，1/16，-6，384，-1/32。 3、已知X=-0.1000101×2-111，Y=0.0001010×2-100。试计算X+Y，X-Y，X×Y和X/Y。 4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均 用补码表示。它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？ 5、求有效信息位为01101110的海明码校验码。 第三章 练习：5 解释下列概念：PROM，EPROM，E2PROM，Flash memory，FPGA，SRAM和DRAM。 第四章 总线的分类 总线操作周期的四个传输阶段 总线仲裁的概念及其分类 异步通信方式的种类 总线的最大传输率 第五章 存储器的分类 存储容量的扩展 RAID的概念、特点以及分类 Cache的地址映射 Cache的写策略 Cache的性能分析 3C 练习：4，5，7 1．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?用下列存储芯片时，各需要多少片? 1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位 2．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。 (1)实现该存储器所需的芯片数量?
第三章 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1）每个模块板为1024K×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷=64 (块) (2). 每个模块板内有DRAM芯片数为n: n=(/) ×(64/16)=16 (片) (3) 主存共需DRAM芯片为：16×64=1024 (片) 每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块 板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过 6：64译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（）主机与设备是串行工作的；（）主机与设备是并行工作的；（）主程序与设备是并行运行的。 A．程序查询方式 B. 程序中断方式 C. DMA方式 A C B解：2．中断向量地址是_____。 A．子程序入口地址 B. 中断服务程序入口地址 C．中断服务程序入口地址指示器 C. 例行程序入口地址 C解：3．利用微型机制作了对输入数据进行采样处理的系统。在该系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接受采样的数据，将其放到主存的缓冲区内。该中断处理需时x秒，另一方面缓冲区内每存储n个数据，主程序就将其取出进行处理，这种处理需时y秒。因此该系统可以跟踪到每秒_____次的中断请求。 A．N/(n×x+y) B. N/(x+y)×n C. Min(1/x, n/y) A解：4．采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。 A．指令周期 B. 机器周期 C. 存储周期 D. 总线周期 C解：5．通道的功能是：（1）________，（2）______。按通道的工作方式分，通道有______通道、_______通道和______通道三种类型。 解：（1）执行通道指令，组织外围设备和内存进行数据传输； （2）执行CPU的I/O指令，以及向CPU报告中断。 选择通道、字节多路通道、数组多路通道 6．在教科书图8.7中，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？ 解：（1）CPU不能响应中断 （2）因为同级中断不能嵌套，而A、B设备属于同级中断 （3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将，处于最高优先级。级IR单独接至 B3 设备 8．设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次 之，L4最低。现在要求将中断处理次序改为L1→L3→L0→L4→L2，试问： 1 / 3 （1）下表中各级中断处理程序的各中断级屏蔽值如何设置（每级对应一位，该位 为ぜ表示允许中断，该位为?表示中断屏蔽）？ （2）若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。 解：（1） ）（2
内存 三组信号：控制信号、地址信号、数据信号 控制信号：主要是存储器的读和写，存储器芯片的片选信号 容量：以字节为单位 4G的内存可以是两个2G的内存条。 1G的内存条中有不同的存储器芯片。 存储器扩展的设计。 存储器芯片的容量通常用它能存储多少二进制位来描述。 存储器的组织形式 可以知道地址总线的宽度和数据总线的宽度。 存储器的访问速度 SRAM（静态RAM） 每个存储单元都用一个锁存器或一个触发器来构造的存储器。 DRAM（动态RAM） 每个存储单元都是用电容来构造的存储器 把地址信号拆分为行地址和列地址，根据行和列来找到对应的单元。 行地址信号和列地址信号是共用相同的引脚的。 分成行列的目的是刷新的时候，每次能刷新一行或者一列，而不是刷新一个单元，这样能使刷新更快。 内存与cache对比，内存更注重容量，用动态RAM，cache更注重速度，使用静态RAM。 因为静态RAM的每个存储单元需要用一个锁存器和一个触发器来构造，锁存器和触发器是由多个逻辑门来设计的，每个逻辑门是由多个二极管来实现的，所以容量较小。 动态RAM由于是由电容来设计的，存在电荷泄露的问题，可能会导致1变成0，故要设计刷新电路，防止存储的数据改变，而刷新时是无法访问内存的，所以访问速度较慢。 低位的直接与地址总线相连，高位的地址信号通过一个地址译码器来作为片选信号来选中对应的存储器芯片。 存储器芯片的数据总线直接与系统的数据总线连接，因为存储器芯片已经把三态给设计进去了，如果存储器芯片没有选中，则该芯片的数据总线已经处于高阻态了。 IBM PC的存储器映射表 HMA(high memory area)：高端存储器，286以上的芯片工作在实模式下访问的超过1M 的存储器的范围。 Extended Memory：扩充存储器，在上端存储器（384KB的部分）中，没有被使用的空间可以被用户使用，这部分就称为扩充存储器。 数据的完整性 写入数据后读出来的数据要是一样的。 通过数据本身是无法知道数据是否准确的，需要增加一些额外的冗余信息来作为判断依据，增加了信息传递的可靠性。 信息传递的有效性：信息传递的过程中，单位时间内占用单位资源时传输的有效信息的多少。