基于单片机的锁相环频率合成器设计毕业设计
目录
摘要 ...................................................................................................... 错误！未定义书签。Abstract ..................................................................................................... 错误！未定义书签。1绪论 .. (1)
1.1 设计背景及意义 (3)
1.2 锁相环频率合成器综述 (3)
2基于单片机的锁相环频率合成器方案设计与论证 (4)
2.1 课题研究的内容与要求 (4)
2.2 方案的设计与选择 (4)
2.3 设计原理 (5)
2.3.1 锁相环基本原理 (6)
2.3.2 锁相频率合成器的基本原理 (8)
3 基于单片机的锁相环频率合成器设计方案 (10)
3.1 硬件系统的设计 (10)
3.1.1 74HC4046 (10)
3.1.2 CD4522 (15)
3.1.3 LCD1602 (16)
3.1.4 AT89C51单片机 (18)
3.2 软件系统设计 (22)
3.2.1 软件系统主程序流程图 (22)
3.2.2 键盘扫描流程图 (23)
3.2.3 脉冲计数流程图 (24)
4 电路仿真 (25)
4.1 仿真软件介绍 (25)
4.1.1 proteus (25)
4.1.2 Keil编译软件 (26)
4.2 硬件电路仿真 (27)
4.2.1 锁相环模块 (27)
4.2.2 4522分频器模块 (28)
4.2.3 单片机模块 (29)
4.2.4 显示及按键模块 (30)
结论 (31)
致谢 (32)
参考文献 (33)
附录 (34)
附录A High Speed Digital Hybrid PLL Frequency Synthesizer (34)
Abstract (34)
INTRODUCTION (34)
DH-PLL synthesizer (35)
Simulation results and discussion (36)
Conclusion (37)
REFERENCES (37)
附录B 高速数字混合锁相环频率合成器 (37)
摘要 (38)
1简介 (38)
2.DH-PLL合成器 (38)
3 仿真结果与讨论 (39)
4 结论 (39)
参考文献 (40)
附录C 程序代码 (40)
附录D 仿真结果 (44)
1绪论
锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器和解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。70 年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。
锁相原理在数学理论方面，早在 30 年代无线电技术发展的初期就己出现。1930 年己建立了同步控制理论的基础。1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述，用锁相环路提取相干载波来完成同步检波。到了 40 年代，电视接收机的同步扫描电路中开始广泛地应用锁相技术，使电视图像的同步性能得到很大改善。进入50年代，随着空间技术的发展，由杰斐(Jaffe)和里希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。在 60 年代，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题,并发表“相干通信原理”一书。到70年代林特塞(Lindscy)和查利斯(Charles) 进行了有噪声的一阶、二阶及高阶锁相环路的非线性理论分析，并作了大量实验以充实理论分析。
当前，随着数字技术的发展及微控制器在电子系统中的广泛应用，在很大程度上改变了传统的设计方法，数字频率合成技术的应用也日益广泛。数字频率合成器应用于通信设备中，使得工作频率的选择变得极为简单而又精确。并且随着大规模集成电路（LSI）技术和单片微机技术的迅速发展，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求。特别适合某些特殊场合的应用。
AT89C51 单片机是一种带4K 字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，
高性能 CMOS8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，AT89C51 单片机与工业标准的 MCS-51 指令集和输出管脚相兼容。由于将多功能8位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 单片机是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
锁相环路具有许多优良特性，它可用于频率合成与交换、自动频率调谐、模拟和数字信号的相干解调、AM 波信号的同步检波、数字通信中的位同步提取、锁相稳频、锁相倍频与分频、锁相测速与测距、锁相 FM (PM)调制与解调、微波锁相频率源及微波锁相功率放大器等。目前，锁相环路的理论研究正日臻完善，应用范围遍及整个电子技术领域。现在锁相环路正向着集成化、数字化、多用途、系列化、高速度、高性能方向迅速发展且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。
本系统环路输入端由高稳定度和高准确度的晶体振荡器经参考分频器分频后,输出基准频率,然后利用锁相环路良好的窄带跟踪特性,使压控振荡器的输出频率准确地稳定在参考频率或某次谐波上,环路芯片CD4046设有程序分频器和参考分频器,可由单片机AT89C51来编程控制,并可通过改变单片机程序,利用所提供的N,R值,来求高性能的输出频率fo。当环路锁定时，输出频率可由正式计算出。
本锁相环频率合成技术主要以模拟电路形式出现，已经成为一种成熟的频率合成技术，出现了大量的可编程控制的高集成度产品，所以在频率合成器的设计中，环路滤波器的设计成为重点，这样，对环路滤波器的分析变得重要。通过对设计产品的输出频率相位噪声、杂散输出和转换时间的理论分析，可以尽可能地设计出高质量的产品。随着数字技术的发展，直接数字频率合成技术(DDS)越来越受到重视，和模拟的技术相比较，DDS 具有高分辨率和快速频率转换时间的优势，但在高频输出和对寄生噪声、杂波的抑制方面还有不足，所以，目前出现了 DDS 和 PLL混合设计的频率合成技术。
基于锁相环的间接频率合成技术，又称锁相式频率合成技术，是在四十年代初根据控制理论的线性伺服环路发展起来的，它利用锁相技术实现频率的加、减、乘、除，即把一个或多个基准频率源，通过谐波发生器、混频和分频等一系列非线性器件，产生大量的谐波或组成频率，然后用锁相环把压控振荡器的频率锁定在某一组合频率上，由压控振荡器间接产生所需要的频率输出。
1.1 设计背景及意义
锁相环的用途是在收、发通信双方建立载波同步或位同步。因为它的工作过程是一个自动频率（相位）调整的闭合环路，所以叫环。锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。20世纪50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调；第二信号的调频和解调；第三信号频率合成电路。
频率合成器是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。频率合成器是电子系统的心脏,是决定电子系统性能的关键设备。随着现代战争电子系统地位的与日俱升，现代雷达、现代通信、制导武器和电子对抗等系统对频率合成器提出了愈来愈高的要求。海湾战争后各国专家普遍评论：现代战争是争夺电子频谱控制权的战争。世界各国都非常重视频率合成器的发展，低相位噪声、高速捷变频率合成器发展迅速，系列化产品不断涌现，并得到广泛应用。频率合成器作用是给微波扫频信号提供一定分辨力的频率参考信号，并对微波信号输出频率进行逐点锁定，以得到高准确度和稳定度的扫频输出信号。
1.2 锁相环频率合成器综述
锁相环是指一种电路或者模块，它用于在通信的接收机中，其作用是对接收到的信号进行处理，并从其中提取某个时钟的相位信息。或者说，对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的（或者说，相干的）。由于锁定情形下（即完成捕捉后），该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差，所以很形象地称其为锁相器。
锁相环路处于正常工作状态时，有如下基本特点:
1.可以实现理想的频率控制。由于锁相环路包含有一个固定积分环节、环路输出无剩余稳态频差存在。
2.良好的窄带载波跟踪特性。当压控振荡器输出频率锁定在输入频率上时，位于信号频
率附近的干扰成分将以低频干扰的形式进入环路，而绝大部分干扰会受到环路滤波器的低通特性的抑制，就相当于一个窄带的高频带通滤波器。
3.良好的调制跟踪特性。锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化，表现了良好的调制跟踪性能。
4.门限性能好。锁相环路不像一般的非线性器件那样，门限取决于输入信噪比，而是由环路信噪比决定，较高的环路信噪比可取得较低的门限性能。
5.易于集成化。环路集成化与数字化为减小体积、降低成本、增加可靠性、多用途提供了条件。
2基于单片机的锁相环频率合成器方案设计与论证
2.1 课题研究的内容与要求
以PLL集成芯片74HC4046为核心，通过单片机对74HC4046进行控制来实现锁相频率合成器的设计，能够手动设置分频比。主要包括以下几个内容：
1.输入信号为1KHz的方波信号。
2.合成的频率范围为1KHz~999KHz。
3.可设置分频比为1~999。
4.采用LCD显示。
5.单片机控制电路，信号源电路、显示电路、等硬件电路设计；
6.单片机主程序
2.2 方案的设计与选择
实现频率合成的方法很多，总的可分为相干合成和非相干合成两大类。非相干合成就是利用多个独立无关的晶体振荡器作参考频率源来产生所需的频率。相干合成就是由一个高稳定度和准确度的标准信号源产生若干具有同一稳定度和准确度的频率，这些频率与基准频率之间是完全相关的，各输出频率之间也是完全相关的。相干合成按其型式分为三种: 直接式频率合成，锁相式频率合成和直接数字式频率合成，这三种不同的频率合成型式既体现了频率合成技术的发展过程，又各有优缺点。
直接合成法是最早被采用的频率合成法。它利用倍频(即乘法)、分频(即除法)、混频(即加法和减法)及滤波，从单一参考频率源产生多个所需的输出频率。优点是不同频率间的转换时间很短(<100μs)和具有很好的频率分辨率?缺点是不能产生大量的输出频率，杂散分量多，对滤波和屏蔽的要求很高，功率相当大。这种方法现在很少使用。直接数字式频率合成是一种近年发展起来的新的频率合成技术，是从相位的概念出发进行频率合成的。它采用了数字取样技术，将参考信号的频率、相位、幅度等参数转变为一组取样函数，然后直接运算出所需要的频率信号，并把数字量形式的信号通过数/模转换器转换成模拟量形式，在时域中完成频率合成。其主要优点是:转换频率的时间短(可达μs 级)，频率、相位和幅度均可实现程控?缺点是输出信号的频率上限不够高，使其在高频段应用受限。
锁相式频率合成是一种将锁相环原理应用于频率合成的方法。其优点是:由于锁相环相当于一窄带跟踪滤波器，它具有良好的窄带跟踪特性，能很好地选择所需频率的信号，抑制寄生分量，而且避免了大量使用滤波器，有利于集成化和小型化。此外，一个设计良好的LC 压控振荡器具有较高的短期频率稳定度，而高精度标准晶体振荡器则具有很好的长期频率稳定度，利用锁相环路把二者的优点结合在一起，就使锁相式频率合成法能够提供长期稳定度和短期稳定度都比较高的信号输出。
鉴于以上分析软硬件结合的方法可以设计出性能更优、功能扩展灵活、频率的稳定性良好、精度准确性高的新一代频率合成器。
2.3 设计原理
本系统由单片机控制、频率合成及压控 LC 振荡模块组成，其中频率合成器、压控振荡器产生高稳定度的正弦波形，而单片机部分是用来控制系统的各种功能及频率的可编程程序分频比并输出给数码管显示读数。系统方框图如图 2-1 所示:
图2.1 系统方框图
模块说明：
（1）单片机模块。包含单片机、键盘、LED 显示屏。它的工作原理是根据用户操作信息通过键盘输入数据，然后通过程序使单片机输出相对应的信息到频率合成模块，进而控制系统的各种功能，频率的合成及各种参数，输入的数据还可通过数码显示。（2）频率合成模块。包括与单片机连接的并行接口、频率合成器、低通滤波器、压控振荡器。它的工作原理是用一个高稳定的参考振荡器即晶振作为参考频率 fr，然后信号通过集成锁相频率合成模块进行锁定和合成，合成频率又经过低通滤波器进行环路参数调整再输出到压控振荡器，这时的输出频率为 Nfr，压控振荡器又反馈信号回该集成锁相频率合成模块，在这过程中加入单片机传输串行码来控制该集成模块的分频比。
2.3.1 锁相环基本原理
锁相环路是一个相位差自动调节系统，首先给出图2-2所示的最基本的锁相环方框图。它包括三个基本部件，压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF）。
图 2-2 基本锁相环方框图
鉴相器是相位比较装置，所以有时也叫做相位比较器或相敏检波器。它把输出信号u2(t)和参考信号 u1(t)的相位进行比较，产生对应于两个信号相位差θe 的误差电压ud(t)。
环路滤波器的作用是滤除误差电压 ud(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压uc(t)的控制，使压控振荡器的频率向参考信号的频率接近，也就是使差拍频率越来越低，直到消除频率差而锁定。
整个锁相环的工作原理，首先假设输入信号 u1(t)的角频率ω1 等于ω0，而ω0 为 VCO 的中心频率，也即控制电压uc(t)=0时的频率。此时相位差θe 为零，那么鉴相器输出也为零，环路滤波器输出也必定为零。因此 VCO 输出频率必然为其中心频率ω0。
如果输入信号 u1(t)的角频率不等于ω0，那么鉴相器会产生非零输出ud(t)，环路滤波器也将产生输出信号 uc(t)，这将使VCO的中心频率朝着相差θe 消失的方向变化。现在假设输入信号频率在 t0 时刻突变△ω，如图 3-2 所示，输入信号的相位则开始偏离输出信号相位，两者之间产生相位差，并随时间而增大。这时，鉴相器产生输出信号 ud(t)也随时间而增大，经环路滤波延迟后 uc(t)也增大，这就使得 VCO 的频率提高，相位差减小，经一段时间之后 VCO 的频率将精确地等于输入信号的频率，其最终相位差将根据所使用的环路滤波器类型可能减小到零或很小的有限值。
显然，此时 VCO 的工作频率ω2 比其中心频率ω0 高△ω。那么，环路滤波器输出 uc(t)最终应为 uc(t)= △ω/K0，K0 是 VCO 的压控增益。
如果输入信号是一个低频调制的调频信号，则环路滤波器输出就是解调出来的低频信号，因此锁相环可用作调频信号解调器。锁相环的一种奇特功能是可以抑制叠加在输入端的噪声，把深埋于噪声中的有用信号检测出来。锁相环的这些功能，就在于它是控制输出信号 u2(t)相位的伺服系统。如图2-3所示：
图 2-3 输出相位偏移图
2.3.2 锁相频率合成器的基本原理
锁相频率合成器是由锁相环路（PLL）构成的，锁相环是一种相位负反馈系统。锁相环实质是个相位误差控制系统。通过比较输入信号和压控振荡器输出信号之间的相位差, 从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，相位差势必一直在变化，鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控振荡器输出信号之间的频差为零,相差不再随时间变化，误差电压为一固定值，环路就进入“锁定”状态。它利用环路的窄带跟踪与同步特性，将鉴相器一端 VCO 的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能。同时可得到和
参考源相同的频率稳定度。一个典型的锁相频率合成器的原理框图如图 3-3 所示 设晶振的输出频率为 fr ，VCO 的输出频率为 f0，则它们满足公式
R N f f r *0= （3.1）
其中 R 和 N 分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、 相位噪声小、电路简单易集成、易编程等特点。如图2-4所示
:
图 2-4 锁相环频率合成器的原理框图
锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或基本方程就可以获得环路的完整性能。根据图 2-4，设θi 为晶振经 R 分频器分频之后的相位,θo 为 VCO 输出相位, 为 VCO 经 N 分频器分频之后的相位，θe 为鉴相器的输出相位，环路的基本函数可以表示为:
(1) 闭环传递函数
)
()(1)()(s H s G s G S Hc +==θιθο (3.2) (2) 开环传递函数 )()()（'s H s G e
o s Ho ==θθ (3.3) 其中
G(s) = KPDKVCOF(s)/ s 称做前向传递函数
H(s) =1/ N 称做后向传递函数
KPD 为鉴相器的鉴相增益
KVCO 为VCO 的压控灵敏度
F(s)为环路滤波器的传递函数
3 基于单片机的锁相环频率合成器设计方案
3.1 硬件系统的设计
3.1.1 74HC4046
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），
输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属
微功耗器件。
1、74HC4046引脚功能介绍
如图3-1所示：
图 3-1 4046引脚图
CD4046的引脚排列，采用16脚双列直插式，各管脚功能：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
2、74HC4046内部电路原理图
如图3-2所示：
图 3-2 4046内部电原理框图
图4-2是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器Ⅰ的输入和输出信号的波形（如图3-3所示）。
图3-3 比较器Ⅰ的输入和输出信号的波形图
由图可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。从图中还可知，fout不一定是对称波形。对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50%（即方波），这样才能使锁定范围为最大。
相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输入信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器Ⅱ输出的正、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。
CD4046锁相环采用的是RC型压控振荡器，必须外接电容C1和电阻R1作为充放电
元件。当PLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。由于VCO是一个电流控制振荡器，对定时电容C1的充电电流与从9脚输入的控制电压成正比，使VCO 的振荡频率亦正比于该控制电压。当VCO控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。VCO振荡频率的范围由R1、R2和C1决定。由于它的充电和放电都由同一个电容C1完成，故它的输出波形是对称方波。一般规定CD4046的最高频率为1。2MHz(VDD=15V），若VDD<15V，则
fmax要降低一些。
3、 74HC4046工作原理
输入信号 Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与Ui进行相位比较，最后使得f2=f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。
4.1.4 74HC4046典型应用
如图3-4所示：
图3-4 74HC4046的VCO组成的方波发生器
上图是用74HC4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻
R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。如图3-5所示：
图3-5 100倍频电路
图3-5用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1，假定f2 3.1.2 CD4522 图3-6 CD4522引脚图 CF反馈输入端 CP时钟输入端 D0~D3并行数据输入端 INH禁止端 ID置数控制端 Q0~Q3计数器输出端 QZ计数器零输出端 VDD正电源 VSS地 CD4522是可预置数的二一十进制1/N减计数器。其引脚见上图。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下： PE（3）=“1”时D1—D4值置进计数器；EN（4）=“0”且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=“1”且计数器（Q1—Q4）减到“0”时，QC(12)=“1”；Cr(10) =“1”时，计数器清零。 单片4522分频器如下图3-7所示： 图3-7 单片4522分频器 拨盘开关为BCD码开关，如当数据窗口显示“3”时则A和“1”“2”相连；当显示“5”时，则A和“1”“4”相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到“N”，当某时刻PE（3）=“1”，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF（13）=“1”，所以QC（12）=“1”，也即PE（3）=“1”又恢复到开始状态，开始一个新的循环。很显然，每来N个CP，QC （12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。 3.1.3 LCD1602 工业字符型液晶，能够同时显示16x02即32个字符。如图3-8所示： 图3-8 LCD1602 1602液晶也叫1602字符型液晶，它是一种专门用来显示字母、数字、符号等的点 阵型液晶模块。它由若干个5X7或者5X11等点阵字符位组成，每个点阵字符位都可以显示一个字符，每位之间有一个点距的间隔，每行之间也有间隔，起到了字符间距和行间距的作用，正因为如此所以它不能很好地显示图形（用自定义CGRAM，显示效果也不好）。 1602LCD是指显示的内容为16X2,即可以显示两行，每行16个字符液晶模块（显示字符和数字）。 市面上字符液晶大多数是基于HD44780液晶芯片的，控制原理是完全相同的，因此 基于HD44780写的控制程序可以很方便地应用于市面上大部分的字符型液晶。 1、 1602LCD的基本参数及引脚功能 1602LCD主要技术参数： 显示容量:16×2个字符 芯片工作电压:4.5—5.5V 工作电流:2.0mA(5.0V) 模块最佳工作电压:5.0V 字符尺寸:2.95×4.35(W×H)mm 引脚功能说明: 表3-1 LCD1602 序列号 属性符号引脚说明编号符 号 引脚说明 1 VSS 电源地9 D 2 数据 2 VDD 电源正极10 D 3 数据 3 VL 液晶显示 偏压 11 D4 数据 4 RS 数据/命令 选择 12 D5 数据 5 R/W 读/写选择13 D 6 数据 6 E 使能信号14 D 7 数据 7 D0 数据15 BLA 背光源正极 8 D1 数据16 BLK 背光源负极 第1脚：VSS为地电源。 第2脚：VDD接5V正电源。 第3脚：VL为液晶显示器对比度调整端，接正电源时对比度最弱，接地时对比度最高，对比度过高时会产生“鬼影”，使用时可以通过一个10K的电位器调整对比度。 第4脚：RS为寄存器选择，高电平时选择数据寄存器、低电平时选择指令寄存器。 第5脚：R/W为读写信号线，高电平时进行读操作，低电平时进行写操作。当RS和R/W 共同为低电平时可以写入指令或者显示地址，当RS为低电平R/W为高电平时可以读忙信号，当RS为高电平R/W为低电平时可以写入数据。 第6脚：E端为使能端，当E端由高电平跳变成低电平时，液晶模块执行命令。 第7～14脚：D0～D7为8位双向数据线。 第15脚：背光源正极。 第16脚：背光源负极。 3.1.4 AT89C51单片机 AT89C51 单片机是一种带 4K 字节闪烁可编程可擦除只读存储器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，AT89C51 单片机与工业标准的 MCS-51 指令集和输出管脚相兼容。由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 单片机是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 安徽大学 本科毕业论文（设计、创作） 题目：全数字锁相环的研究与设计 学生姓名：郑义强学号：P3******* 院（系）：电子信息工程学院专业：微电子 入学时间：2011年9月 导师姓名：吴秀龙职称/学位：教授/博士 导师所在单位：安徽大学电子信息工程学院 完成时间：2015 年5月 全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间 Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time 基于51单片机课程设计报告 院系：电子通信工程 团组：电子设计大赛1组 姓名： 指导老师： 目录 一、摘要 (3) 二、系统方案的设计 (3) 三、硬件资源 (5) 四、硬件总体电路搭建 (13) 五、程序流程图 (14) 六、设计感想 (14) 七、参考文献 (16) 附录 (17) 附录 1 程序代码 (17) 一、摘要 本设计以STC89C51单片机为核心的温度控制系统的工作原理和设计方法。温度信号由温度芯片DS18B20采集，并以数字信号的方式传送给单片机。文中介绍了该控制系统的硬件部分，包括：温度检测电路、温度控制电路。单片机通过对信号进行相应处理，从而实现温度控制的目的。文中还着重介绍了软件设计部分，在这里采用模块化结构，主要模块有：数码管显示程序、键盘扫描及按键处理程序、温度信号处理程序、led控制程序、超温报警程序。 关键词：STC89C51单片机 DS18B20温度芯片温度控制 ,LED报警提示. 二、系统方案的设计 1、设计要求 基本功能： 不加热时实时显示时间，并可手动设置时间； 设定加热水温功能。人工设定热水器烧水的温度，范围在20～70度之间，打开开关后，根据设定温度与水温确定是否加热，及何时停止加热，可实时显示温度； 设定加热时间功能。限定烧水时间，加热时间内超过温度上限或低于温度下限报警，并可实时显示温度。 2、系统设计的框架 本课题设计的是一种以STC89C51单片机为主控制单元，以DS18B20为温度传感器的温度控制系统。该控制系统可以实时存储相关的温度数据并记录当前的时间。其主要包括：电源模块、温度测量及调理电路、键盘、数码管显示、指示灯、报警、继电器及单片机最小系统。 图1 系统设计框架 3 工作原理 温度传感器 DS18B20 从设备环境的不同位置采集温度，单片机STC8951获取采集的温度值，经处理后得到当前环境中一个比较稳定的温度值，再根据当前设定的温度上下限值，通过加热和降温对当前温度进行调整。当采集的温度经处理后超过设定温度的上限时，单片机通过三极管驱动继电器开启降温设备(压缩制冷器) ，当采集的温度经处理后低于设定温度的下时 , 单片机通过三极管驱动继电器开启升温设备 (加热器) ，这里采用通过LED1和LED2取代！！！ 当由于环境温度变化太剧烈或由于加热或降温设备出现故障，或者温度传感头出现故障导致在一段时间内不能将环境温度调整到规定的温度限内的时候，单片机通过三极管驱动扬声器发出警笛声，这里采用HLLED提示。 徐州工程学院 毕业设计（论文）开题报告 课题名称：基于单片机的住宅小区煤气 泄露实时报警器设计 学生姓名：学号： 指导教师：职称： 所在学院： 专业名称： 徐州工程学院 20 年月3日 说明 1．根据《徐州工程学院毕业设计(论文)管理规定》，学生必须撰写《毕业设计（论文）开题报告》，由指导教师签署意见、教研室审查，学院教学院长批准后实施。 2．开题报告是毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。学生应当在毕业设计（论文）工作前期内完成，开题报告不合格者不得参加答辩。 3．毕业设计开题报告各项内容要实事求是，逐条认真填写。其中的文字表达要明确、严谨，语言通顺，外来语要同时用原文和中文表达。第一次出现缩写词，须注出全称。 4．本报告中，由学生本人撰写的对课题和研究工作的分析及描述，没有经过整理归纳，缺乏个人见解仅仅从网上下载材料拼凑而成的开题报告按不合格论。 5. 课题类型填：工程设计类；理论研究类；应用（实验）研究类；软件设计类；其它。 6、课题来源填：教师科研；社会生产实践；教学；其它 课题 名称 基于单片机的住宅小区煤气泄露实时报警器设计 课题 来源 社会生产实践课题类型工程设计类 选题的背景及意义 近年来随着人民生活水平的提高，管道煤气和罐装煤气已深入到寻常百姓家。但由于使用不当或设备老化等原因导致的煤气泄漏极大地威胁着人们的生命财产安全。煤气泄漏而大量产生的一氧化碳是煤气中毒事件的根源，如采用煤气泄漏报警器就能得到及时的警示。单片机在日用电子产品中的应用越来越广泛，为现代人工作、科研、生活、提供更好的更方便的设施。为了防止中毒事件再次发生，提出利用单片机系统进行有效的预防对策。为此设计出家用煤气泄漏报警控制器。 煤气泄漏的危害 一氧化碳的浓度与健康成年人中毒的可能症状 50ppm 健康成年人在八小时内可以承受的最大浓度 200ppm 2-3小时后，轻微头痛、乏力 400ppm 1-2小时内前额痛；3小时后威胁生命 800ppm 45分钟内，眼花、恶心、痉挛；2小时内失去知觉；2-3小时内死亡1600ppm 20分钟内头痛、眼花、恶心；1小时内死亡 3200ppm 5-10分钟内头痛、眼花、恶心；25-30分钟内死亡 6400ppm 1-2分钟内头痛、眼花、恶心；10-15分钟死亡 12800ppm 1-3分钟内死亡 摘要 随着通信及电子系统的飞速发展，促使集成锁相环和数字锁相环突飞猛进。本次毕业设计的主要任务是，采用0.18μm CMOS 工艺，设计实现一个基于改进的鉴频鉴相器，压控振荡器，环路滤波器的全集成的CMOS PLL 锁相环电路，设计重点为PLL 锁相环电路的版图设计，设计工具为Laker。 本论文介绍了PLL 锁相环电路的基本原理以及其完整的版图设计结果。本次设计表明，采用该方案实现的锁相环电路主要功能工作正常，初步达到设计要求。 关键词：PLL 锁相环电路，鉴频鉴相器，压控振荡器，环路滤波器，版图设计， 0.18μm CMOS 工艺 Abstract With the development of the communications and electronic systems, the technology of the integrated PLL and digital PLL develops rapidly. The main task of graduation is to design and realize a fully integrated CMOS PLL circuit which is based on an improved phase detector, VCO, loop filter using the 0.18 μ m CMOS technolog. yThe design focus on the layout of the PLL circuit, and the design tools is the Laker. This paper introduces the basic principles of PLL phase locked loop circuit and its comprehensive layout results. This design shows that the program implemented by the main function of PLL circuit is working well, and it meets the design requirements. Key words: PLL phase locked loop circuits, popularly used phase detectors, discrimination, VCO loop filter, layout design, 0.18 全数字锁相环的设计 锁相环()技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环()与传统的模拟电路实现的相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需及转换。随着通讯技术、集成电路技术的飞速发展和系统芯片()的深入研究，必然会在其中得到更为广泛的应用。 这里介绍一种采用硬件描述语言设计的方案。 结构及工作原理 一阶的基本结构如图所示。主要由鉴相器、变模可逆计数器、脉冲加减电路和除计数器四部分构成。变模计数器和脉冲加减电路的时钟分别为和。这里是环路中心频率，一般情况下和都是的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门()鉴相器和边沿控制鉴相器()，本设计中采用异或门()鉴相器。异或门鉴相器比较输入信号相位和输出信号相位之间的相位差ФФФ，并输出误差信号作为变模可逆计数器的计数方向信号。环路锁定时，为一占空比的方波，此时的绝对相为差为°。因此异或门鉴相器相位差极限为±°。异或门鉴相器工作波形如图所示。 图异或门鉴相器在环路锁定及极限相位差下的波形 变模可逆计数器 变模可逆计数器消除了鉴相器输出的相位差信号中的高频成分，保证环路的性能稳定。变模可逆计数器根据相差信号来进行加减运算。当为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号给脉冲加减电路；当为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图所示。 图脉冲加减电路工作波形 除计数器 锁相环及其应用 所谓锁相环路，实际是指自动相位控制电路（APC）,它是利用两个电信号的相位 误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常 用PLL表示。 称VCO ）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来 PLL概念 设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成 由鉴相器（PD环路滤波器（LPF）压控振荡器（VCO组成的环路 通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器（简称PD）、环路滤波器（简称LPF或LF ）和压控振荡器（简 ejt 戶心(tAejt)谋差相檯 PLL 原理 从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的，经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由 VCO 产生 控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件 鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差，同时控制角频差为最大△ 3 Omax 基于51单片机简易电子琴 1 课题背景 单片微型计算机室大规模集成电路技术发展的产物，属于第四代电子计算机它具有高性能、高速度、体积小、价格低廉、稳定可靠、应用广泛的特点。他的应用必定导致传统的控制技术从根本上发生变革。因此，单片机的开发应用已成为高科技和工程领域的一项重大课题。 电子琴是现代电子科技与音乐结合的产物，是一种新型的键盘乐器。它在现代音乐扮演重要的角色，单片机具有强大的控制功能和灵活的编程实现特性，它已经溶入现代人们的生活中，成为不可替代的一部分。本文的主要内容是用AT89S52单片机为核心控制元件，设计一个电子琴。以单片机作为主控核心，与键盘扬声器等模块组成核心主控制模块，在主控模块上设有8个按键，和一个复位按键。 主要对使用单片机设计简易电子琴进行了分析，并介绍了基于单片机电子琴硬件的组成。利用单片机产生不同频率来获得我们要求的音阶，最终可随意弹奏要表达的音符。并且分别从原理图，主要芯片，个模块原理及各莫奎的程序的调试来详细阐述。 一首音乐是许多不同的音阶组成的，而每个音阶对应着不同的频率，这样我们就可以利用不同的频率的组合，构成我们想演奏的那首曲目。当然对于单片机来产生不同的频率非常方便，我们可以利用单片机的定时/计数器T0来产生这样的方波频率信号，因此，我们只要把一首歌曲的音阶对应频率关系编写正确就可以达到我们想要的曲目。 2 任务要求与总体设计方案 2.1 设计任务与要求 利用所给键盘的1，2，3，4，5，6，7，8八个键，能够发出7个不同的音调，而且有一个按键可以自动播放歌曲，要求按键按下时发声，松开延时一小段时间，中间再按别的键则发另外一音调的声音，当系统扫描到键盘按下，则快速检测出是哪一个按键被按下，然后单片机的定时器启动，发出一定频率的脉冲，该频率的脉冲经喇叭驱动电路放大滤波后，就会发出相应的音调。如果在前一个按下的键发声的同时有另一个按键被按下，则启动中断系统。前面的发音停止，转到后按的键的发音程序。发出后按的键的音调。 2.2 设计方案 2.2.1 播放模块 播放模块是由喇叭构成，它几乎不存在噪声，音响效果较好，而且由于所需驱动功率较小，且价格低廉，所以，被广泛应用。 2.2.2 按键控制模块 基于单片机的毕业论文题目有哪些 很多物联网专业的学生对单片机非常感兴趣，不光是对专业的热爱，另外由于单片机是集成电路芯片，是控制整个流程最基础的环节，大多数理科生对这种控制式设计充满着好奇，下面，我们学术堂整理了多个基于单片机的毕业论文题目，欢迎各位借鉴。 基于单片机的毕业论文题目一： 1、基于单片机的压电加速度传感器低频信号采集系统的设计 2、基于单片机的超声测距系统 3、基于C8051F005单片机的两相混合式直线步进电机驱动系统的设计 4、基于单片机的工业在线数字图像检测系统研究与实现 5、基于FPGA的8051单片机IP核设计及应用 6、基于单片机的军需仓库温湿度测控系统研究 7、单片机多主机通信模式在粮库温湿度监控系统中的应用 8、基于单片机的中小水电站闸门控制系统 9、基于单片机的正弦逆变电源研制 10、单片机实验教学仿真系统的设计与开发 11、基于单片机的温湿度检测系统的设计 12、基于单片机的蓝牙接口设计及数据传输的实现 13、基于单片机的多功能温度检测系统的设计与研究 14、基于单片机的温度控制系统的研究 15、行为导向教学策略在职校单片机课程教学中的应用研究 16、逻辑电路与单片机的虚拟实验系统设计与实现 17、基于单片机的LED显示系统 18、基于单片机的校园安防系统 19、基于MSP430单片机的红外甲烷检测仪设计及实现 20、基于高性能单片机的无线LED彩灯控制系统的设计与实现 21、基于AVR单片机教学实验板的设计 22、基于单片机的阀岛控制系统的研究 23、基于AT89S51单片机实验开发系统设计 24、基于单片机和GPRS数据传输技术的研究 25、基于HCS12单片机的智能车底层控制系统研究 26、单片机GPRS智能终端及远程工业监控技术研究 27、基于单片机的MODBUS总线协议实现技术研究 28、基于单片机的室内智能通风控制系统研究 29、基于单片机的通用控制器设计与实现 30、基于单片机控制的PTCR阻温特性测试系统的设计与实现 31、Proteus在单片机教学中的应用 32、基于单片机的变频变压电源设计 33、基于单片机的监控系统控制部分的设计 34、基于单片机的葡萄园防盗报警系统设计 35、基于单片机的温度智能控制系统的设计与实现 36、基于单片机的远程抄表系统的设计与研究 37、基于单片机的温度测控系统在温室大棚中的设计与实现 38、基于单片机的高精度随钻测斜仪系统开发 39、基于16位单片机MC9S12DG128B智能车系统的设计 基于单片机的毕业论文题目二： 40、基于单片机的压力/液位控制系统的设计研究 41、单片机与Internet网络的通信应用研究 42、基于单片机控制的温室环境测控装置研究 43、具有新型接口的MCS-51单片机实验系统设计 44、基于单片机控制的直流恒流源的设计 45、基于单片机的模糊控制方法及应用研究 46、基于AT89S52单片机的煤矿瓦斯监测系统的研制 47、基于AT89C51单片机的脉象信号采集系统研究 48、基于DTMF技术的单片机远程通信系统研究 49、基于单片机的GPRS无线数据采集与传输系统的设计 50、基于单片机控制的柴油机喷油泵数据采集系统的设计与实现 51、基于谐振技术及MK单片机的多路升压器研究设计 52、基于单片机的数据串口通信 53、基于单片机的智能寻迹系统设计 54、压电式阀门定位器与单片机实验装置研制 55、基于单片机的微型电子琴研究与实现 56、基于单片机的恒温恒湿孵化器系统设计 57、基于16位单片机MC9S12XS128的两轮自平衡智能车的系统研究与开发 全数字锁相环的设计 锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，DPLL必然会在其中得到更为广泛的应用。 这里介绍一种采用VERILOG硬件描述语言设计DPLL的方案。 DPLL结构及工作原理 一阶DPLL的基本结构如图1所示。主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器四部分构成。K变模计数器和脉冲加减电路的时钟分别为Mfc和2Nfc。这里fc是环路中心频率，一般情况下M和N都是2的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图1 数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门(XOR)鉴相器和边沿控制鉴相器(ECPD)，本设计中采用异或门(XOR)鉴相器。异或门鉴相器比较输入信号Fin相位和输出信号Fout相位之间的相位差Фe=Фin-Фout，并输出误差信号Se作为K变模可逆计数器的计数方向信号。环路锁定时，Se为一占空比50%的方波，此时的绝对相为差为90°。因此异或门鉴相器相位差极限为±90°。异或门鉴相器工作波形如图2所示。 图2 异或门鉴相器在环路锁定及极限相位差下的波形 K变模可逆计数器 K变模可逆计数器消除了鉴相器输出的相位差信号Se中的高频成分，保证环路的性能稳定。K变模可逆计数器根据相差信号Se来进行加减运算。当Se 为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号CARRY给脉冲加减电路；当Se为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号BORROW给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图3所示。 图3 脉冲加减电路工作波形 除N计数器 1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器 目录 前言 (2) 第1章基于51单片机的电子琴设计 (3) 1.1 电子琴的设计要求 (3) 1.2 电子琴设计所用设备及软件 (3) 1.3 总体设计方案 (3) 第2章系统硬件设计 (5) 2.1 琴键控制电路 (5) 2.2 音频功放电路 (6) 2.3 时钟-复位电路 (6) 2.4 LED显示电路 (6) 2.5 整体电路 (6) 第3章电子琴系统软件设计 (7) 3.1 系统硬件接口定义 (7) 3.2 主函数 (8) 3.2.1 主函数程序 (8) 3.3 按键扫描及LED显示函数 (9) 3.3.1 键盘去抖及LED显示子程序 (10) 3.4 中断函数 (11) 3.4.1 中断程序 (12) 第4章电子琴和调试 (12) 4.1 调试工具 (12) 4.2 调试结果 (13) 4.3 电子琴设计中的问题及解决方法 (14) 第5章电子琴设计总结 (15) 参考文献 (16) 附录 (17) 前言 音乐教育是学校美育的主要途径和最重要内容，它在陶冶情操、提高素养、开发智力，特别是在培养学生创新精神和实践能力方面发挥着独特的作用。近年来，我国音乐教育在理论与实践上都取得了有目共睹的成绩，探索并形成了具有中国特色的、较为完整的音乐教育教学体系。但我国音乐教育的改革力度离素质教育发展的要求还存在一定距离。如今，电子琴作为电子时代的新产物以其独特的功能和巨大的兼容性被人们广泛的接受和推崇。而在课堂教学方面，它拥有其它乐器无法比拟的两个瞬间：瞬间多元素思维的特殊的弹奏方法；瞬间多声部(包括多音色)展示的乐队音响效果的特点。结合电子琴自身强大的功能及独特的优点来进行音乐教育的实施，这样就应该大力推广电子琴进入音乐教室，让电子琴教学在音乐教育中发挥巨大的作用。现代乐器中，电子琴是高新科技在音乐领域的一个代表，体现了人类电子技术和艺术的完美结合。电子琴自动伴奏的稳定性、准确性，以及鲜明的强弱规律、随人设置的速度要求，都更便于人们由易到难、深入浅出的准确掌握歌曲节奏和乐曲风格，对其节奏的稳定性和准确性训练能起到非常大的作用。电子琴所包含的巨量的音乐信息和强大的音乐表现力可以帮助音乐教学更好地贯彻和落实素质教育，更有效地提高人们的音乐素质和能力。目前，市场上的电子琴可谓琳琅满目，功能也是越来越完备。以单片机作为主控核心，设计并制作的电子琴系统运行稳定，其优点是硬件电路简单、软件功能完善、控制系统可靠、性价比较高等，具有一定的实用与参考价值。这就为电子琴的普及提供了方便。 二、电子琴设计要求本设计主要是用AT89C51单片机为核心控制元件，设计一台电子琴。以单片机作为主控核心，与键盘、扬声器等模块组成核心主控制模块，在主控模块上设有7个按键和1个复位按键。本系统主要是完成2大功能：音乐自动播放、电子琴弹奏。关于声音的处理，使用单片机C语言，利用定时器来控制频率，而每个音符的符号只是存在自定义的表中。 单片机类 业设计 刷电子时钟的设计 刷全自动节水灌溉系统--硬件部 刷数 式温度计的设计 刷温度 控系统设计 刷基于单片机的语音提示测温系统的研究 刷简易无线电遥控系统 刷数 流 计 刷基于单片机的全自动洗衣机 刷水塔智能水 控 系统 刷温度箱模拟控 系统 刷超声波测距仪的设计 刷基于51单片机的L司号点阵显示屏系统的设计与实 16×16点阵显示屏 刷基于A切89分51单片机的数 电子时钟 刷基于单片机的步 电机的控 刷基于单片机的交流调 器设计 刷基于单片机的数 电压表的设计 刷单片机的数 钟设计 刷智能散热器控 器的设计 刷单片机打铃系统设计 刷基于单片机的交通信 灯控 电路设计 刷基于单片机的电话 程控 家用电器系统设计 刷基于单片机的安全 警器 刷基于单片机的 路抢答器设计 刷基于单片机的超声波测距系统的设计 刷基于MC分-51数 温度表的设计 刷电子体温计的设计 刷基于A切89C51的电话 程控 系统 刷基于A三R单片机幅度 调的号号分信 发生器 刷基于单片机的数控稳压电源的设计 刷基于单片机的室内一氧化碳 测及 警系统的研究 刷基于单片机的空调温度控 器设计 刷基于单片机的 编程多 能电子定时器 刷单片机的数 温度计设计 刷红外遥控密码锁的设计 刷基于61单片机的语音识别系统设计 刷家用 燃气体 警器的设计 刷基于数 温度计的多点温度检测系统 刷基于凌 单片机的语音实时采集系统设计 刷基于单片机的数 频率计的设计 刷基于单片机的数 电子钟设计 刷设施 境中温度测 电路设计 刷汽车倒车 撞 警器的设计 刷篮球赛计时记 器 刷基于单片机的家用智能总线式开关设计 刷设施 境中湿度检测电路设计 刷基于单片机的音乐合成器设计 刷设施 境中二氧化碳检测电路设计 刷基于单片机的水温控 系统设计 刷基于单片机的数 温度计的设计 刷基于单片机的火灾 警器 刷基于单片机的红外遥控开关设计 刷基于单片机的电子钟设计 刷基于单片机的红外遥控电子密码锁 刷大棚温湿度自动 控系统 刷基于单片机的电器遥控器的设计 刷单片机的语音 储与 放的研究 刷基于单片机的电 热炉温度控 系统设计 刷红外遥控电源开关 刷基于单片机的 频信 发生器设计 刷基于单片机的呼叫系统的设计 刷基于PIC16F876A单片机的超声波测距仪 刷基于单片机的密码锁设计 刷单片机步 电机转速控 器的设计 刷由A切89C51控 的太 能热水器 刷 盗与恒温系统的设计与 作 刷A切89分52单片机实验系统的开发与 用 刷基于单片机控 的数 气压计的设计与实 刷智能压力传感器系统设计 刷智能定时器 刷基于单片机的智能火灾 警系统 刷基于单片机的电子式转速 程表的设计 刷 交车汉 显示系统 刷单片机数 电压表的设计 刷精密三F转换器与MC分-51单片机的接口技术 刷基于单片机的居室安全 警系统设计 刷基于89C2051 IC卡读/写器的设计 刷PC机与单片机串行通信设计 刷球赛计时计 器设计 刷 系列PCL五层电 控 系统设计 刷自动起闭光控窗帘设计 刷单片机控 交通灯系统设计 刷基于单片机的电子密码锁 刷基于51单片机的多路温度采集控 系统 刷点阵电子显示屏-- 业设计 刷超声波测距仪-- 业设计 刷单片机对玩 小车的智能控 业设计论文 刷基于单片机控 的电机交流调速 业设计论文 一、主要内容与要求 1.掌握应用电子设计自动化（EDA）技术设计电子系统的方法； 2.采用超高速集成电路硬件描述语言（Verilog）设计一种基于数字锁相环的倍频器； 3.重点设计数字环路滤波器和数控振荡器； 4.利用计算机仿真技术进行验证； 5.阅读并翻译3000单词以上的英文资料。 二、主要技术要求 n倍频；2 1.系统能够实现输出信号为输入信号的2.改变系统参数可以得到不同的倍频信号，且始终能够使输出信号与输入信号保持同步； 3.用Verilog语言编写设计程序，利用计算机仿真予以验证。 三、研究方法 1.在查阅大量技术资料的基础上，进行设计方案的比较； 2.确定全数字锁相环系统的设计方案； 3.采用自顶向下的设计方法，进行系统模块的划分，并确定用Verilog设计各功能模块的算法； 4.编写系统设计程序，并进行仿真验证，经过反复修改使电路系统达到设计要求。 四、工作进度安排 1.2012年12月学习掌握Verilog设计技术，收集和整理与毕业设计有关的资料； 2.2013年1月在分析和整理资料的基础上写开题报告，确定设计方案和研究技术路线； 3.2013年3月完成环路滤波器和数控振荡器的设计与仿真； 4.2013年4月完成全数字倍频器的系统设计与仿真； 5.2013年5月撰写毕业设计说明书和准备毕业答辩稿； 6.2013年6月初毕业答辩。 指导教师 南华大学本科生毕业设计（论文）开题报告 设计（论文）题目基于数字锁相环的同步倍频器设计 省部级课题设计（论文）题目来源起止时工程设计2012.12013.6 设计（论文）题目类 一、设计（论文）依据及研究意义 锁相(phase-locked loop是一种反馈控制电路，作用是实现设备外部输入信号与内部的震荡信号同步其基本组成包括鉴相 phasedetector环路滤波器loopfilter）和压控振荡器 voltagecontroloscillato） 倍频器frequencymultiplie）是使输出信号频率等于输入信号频率整倍的电路利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍器倍频器也可由一个压控振荡器和控制环路构成它的控制电路产生一控制压，使压控振荡器的振荡频率严格地锁定在输入频f的倍乘fnf 因为非线性变换过程中产生的大量谐波使输出信号相位不稳定所以其构的倍频器，倍频噪声较大。倍频次数越高，倍频噪声就越大，使倍频器的应用到限制在要求倍频噪声较小的设备中可采用根据锁相环原理构成的锁相环步倍频器 模拟锁相环主要由相位参考提取电路压控振荡器相位比较器控制电等组成压控振荡器输出的是与需要频率很接近的等幅信号把它和由相位参提取电路从信号中提取的参考信号同时送入相位比较器用比较形成的误差通控制电路使压控振荡器的频率向减小误差绝对值的方向连续变化实现锁相而达到同步 数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器脉冲补抹门等组成分频器输出的信号频率与所需频率十分接近把它和从信中提取的相位参考信号同时送入相位比较器比较结果示出本地频率高了时就过补抹门抹掉一个输入分频器的脉冲相当于本地振荡频率降低相反若示本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲相当于本振荡频率上升，从而达到同步。． 目录 第一章绪论..................................... 错误！未定义书签。 1.1锁相环技术的发展及研究现状................................................ 错误！未定义书签。 1.2课题研究意义 ........................................................................... 错误！未定义书签。 1.3本课题的设计内容.................................................................... 错误！未定义书签。第二章 FPGA的设计基础............................ 错误！未定义书签。 2.1硬件设计语言－Verilog HDL.................................................. 错误！未定义书签。 2.2 FPGA的设计流程 ...................................................................... 错误！未定义书签。第三章锁相环的原理. (2) 3.1全数字锁相环基本结构 (3) 3.2全数字锁相环的工作原理 (4) 第四章数字锁相环的设计 (5) 4.1基于FPGA的数字锁相环总体设计方案 (5) 4.2数字鉴相器的设计 (6) 4.3 K变模可逆计数器的设计 (7) 4.4脉冲加减器的设计 (10) 4.5 N分频器的设计 (12) 第五章实验仿真与调试 (14) 5.1数字锁相环的仿真 (14) 5.2数字锁相环的系统实验 (15) 结束语 (19) 参考文献 (20) 附录 (21) 单片机课程设计报告 题目：温度监控系统设计 学院：能源与动力工程学院 专业：测控技术与仪器专业 班级： 2班 成员：魏振杰 二〇一五年十二月 一、引言 温度是工业控制中主要的被控参数之一，特别是在冶金、化工、建材、食品、机械、石油等工业中，具有举足重轻的作用。对于不同场所、不同工艺、所需温度高低范围不同、精度不同，则采用的测温元件、测方法以及对温度的控制方法也将不同；产品工艺不同、控制温度的精度不同、时效不同，则对数据采集的精度和采用的控制算法也不同，因而，对温度的测控方法多种多样。 随着电子技术和微型计算机的迅速发展，微机测量和控制技术也得到了迅速的发展和广泛的应用。利用微机对温度进行测控的技术，也便随之而生，并得到日益发展和完善，越来越显示出其优越性。 作为获取信息的手段——传感器技术得到了显著的进步，其应用领域较广泛。传感器技术已成为衡量一个国家科学技术发展水平的重要标志之一。因此，了解并掌握各类传感器的基本结构、工作原理及特性是非常重要的。 为了提高对传感器的认识和了解，尤其是对温度传感器的深入研究以及其用法与用途，基于实用、广泛和典型的原则而设计了本系统。本系统利用传感器与单片机相结合，应用性比较强，本系统可以作为仓库温度监控系统，如果稍微改装可以做热水器温度调节系统、实验室温度监控系统，以及构成智能电饭煲等等。课题主要任务是完成环境温度监测，利用单片机实现温度监测并通过报警信号提示温度异常。本设计具有操作方便，控制灵活等优点。 本设计系统包括单片机，温度采集模块，显示模块，按键控制模块，报警和指示模块五个部分。文中对每个部分功能、实现过程作了详细介绍。整个系统的核心是进行温度监控，完成了课题所有要求。 二、实验目的和要求 2.1学习DS18B20温度传感芯片的结构和工作原理。 2.2掌握LED数码管显示的原理及编程方法。 2.3掌握独立式键盘的原理及使用方法。 2.4掌握51系列单片机数据采集及处理的方法。 三、方案设计 大学 本科毕业论文（设计、创作） 题目：全数字锁相环的研究与设计 学生：义强学号：P3******* 院（系）：电子信息工程学院专业：微电子 入学时间：2011 年9 月 导师：吴秀龙职称/学位：教授/博士 导师所在单位：大学电子信息工程学院 完成时间：2015 年 5 月 全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间 Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time全数字锁相环毕业设计终稿
基于51单片机课程设计
基于单片机毕业设计(论文)开题报告
毕业设计论文：PLL锁相环电路
全数字锁相环的设计
锁相环基本原理及其应用
基于51单片机简易电子琴的课程设计
基于单片机的毕业论文题目有哪些
全数字锁相环的设计
锁相环的基本原理和模型
基于51单片机的电子琴设计课程设计
基于单片机的毕业设计题目
基于数字锁相环的同步倍频器设计
基于FPGA的数字锁相环的设计
单片机课程设计——基于51单片机的温度监控系统设计
全数字锁相环毕业设计终稿
相关主题
文本预览