四川师范大学本科毕业设计
基于数字式锁相环频率合成器的设计与实现
学生姓名
院系名称
专业名称
班级级班
学号
指导教师
完成时间年月日
基于数字式锁相环频率合成器的设计与实现
电子信息工程专业
学生姓名指导老师
摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！
基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！
数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。
关键词：锁相环频率合成晶体振荡器分频器锁相环路
The Design and Implementation of Digital Pll Frequency S
ynthesizer
Abstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field.
Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less!
Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance.
Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop
目录
摘要.......................................................................................................................... I ABSTRACT ............................................................................................................. I I 目录
1 绪论 (1)
1.1数字锁相环频率合成器的发展与背景 (1)
1.2设计的合理性 (1)
2系统理论知识 (4)
2.1 频率合成器的工作原理 (4)
2.2 锁相环工作原理 (4)
2.3 频率合成器的性能指标 (6)
2.4 锁相环的主要指标 (6)
3 各单元模块电路的设计与实现 (7)
3.1 系统原理框图 (7)
3.2 信号源产生电路的设计 (7)
3.3 分频器电路设计 (8)
3.4 可变分频器的电路设计 (9)
3.5 锁相环的电路设计 (11)
4 硬件电路的仿真与测试 (11)
4.1 protues仿真 (11)
4.2 protel画的PCB板 (13)
4.3 实验结果与数据 (17)
5 总结 (19)
参考文献 (20)
致谢 (20)
基于数字式锁相环频率合成器的设计与实现
1 绪论
1.1数字锁相环频率合成器的发展与背景
在当今信息时代，由于各项信息技术的不断发展和需要，一个频率源的稳定度，频谱的纯度，频率范围，输出频率个数等指标已经被广大设计者和市场需求者看的十分重要，是衡量一个电子产品频率稳定度的重要指标。以前设计者们为了使电子产品的频率更加稳定和精准，晶体振荡器经常被用来充当使频率更加稳定的一个角色，然而晶体振荡器输出的频率的个数不多，不能满足现在电子市场对频率输出个数多的要求，所以频率合成器被广大设计者日益看重并运用于通信，数字电视，导航，航天等技术领域！频率合成器是对频率经行一个简单处理，如加减乘除运算后，以一个稳定度和准确度都较高的基准频率为参照，产生许多不同频率，它们的稳定度和准确度相似！总之，数字式锁相环频率合成器就是以一个稳定度，纯度较高的基准频率为输入，输出多中稳定度，纯度较好的频率！在当今电子系统中是不可越少的！
1.2设计的合理性
实现数字式锁相环频率合成器，方法多种多样，各种方案都有各自的特点，作用效果也大不一样。下面有四种典型的设计方案，都能设计出锁相环频率合成器，然而我们可以通过比较，选出我们需要的更为简洁，功能却很完善，制作成本也较低的一种方案。
首先，对于方案一，如下图1 结构框图图所示：
图1 方案一的结构框图
方案二的电路结构框图如图2所示：
图2 方案二的结构框图方案三的结构框图如图3所示：
图3 方案三的结构框图方案四的结构框图如下图4所示：
图4 方案四的结构框图
在四种方案中，不难发现方案一，方案二，方案三都是硬件电路才能实现的。对于方案一，不难发现，其实是最易实现制作的，而且它能承担频率合成的，但是相位噪声和杂散的一些电路信号是对它影响比较大的！方案二呢，是一种DDS驱动PLL 的频率合成器。方案三是一种单片机控制频率合成器。显然方案一在性能上是劣于方案二和方案三的，但是方案二和方案三却是需要单片机控制的，较为复杂！方案四不同于前三种方案设计，它不是硬件电路来实现的，是需要EDA来控制设计的，还需要在EDA基础上的VHDL语言来编写，也包含了嵌入式的知识！技术是比较先进的，但是要实现频率合成，制作起来是很困难的，而且很复杂！
综上所诉，方案二，方案三性能上虽然优于方案一，但是需要计算机来控制单片机，对其进行频率合成。方案四，需要编程来实现，运用了嵌入式，EDA的知识，较为复杂。方案一虽然性能上是有些不足，但是完全能实现我的设计要求。所以我选择方案一来实现我的设计！
方案一，这种数字锁相环频率较为简单，组成部分是参考振荡器，参考分频器，PD（鉴相器），LF（低通滤波器），VCO（压控振荡器），可变分频器等构成！综合所述，就是锁相环，N分频器和输入信号构成的！锁相环模块中，我为了降低制作的难度和复杂度，于是鉴相器PD和VCO压控振荡器用的是集成芯片提供！PD鉴相器输入的误差相位误差电压是周期性的脉冲波形，这就需要一个环路低通滤波器使之输出一个直流控制电压，去控制压控振荡器的相位和频率，使它的误差电压减小，这样才能使相差和频差不能达到锁定模式，而且滤波器也可以滤掉电路中的高频噪声和交流谐波分量。而N分频器的作用就是使经过压控振荡器输出的信号经过N位可控计数器分频后进入PD鉴相器，这样就可以使之与参考频率信号作比较了！信号输入电路就是一个基准信号源，整个系统电路在此基础上对其经行频率合成，基准信号源的稳定度和精准度是会影响到输出频率的稳定度和精准度的！因此，我们队基准信号源的
稳定度和精准度的要求是蛮高的！
因此，选择方案一是合理的，能胜任本次设计的要求的!
2系统理论知识
2.1 频率合成器的工作原理
频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。20世纪50年代出现了间接频率合成技术。但在使用频段上，直到50年代中期仍局限于短波范围。60年代中期，带有可变分频的数字锁相式频率合成器问世。60年代后期，全晶体管化的微波频率合成技术已应用于通信设备。随着大规模集成电路的发展，新的全数字化的频率合成技术得以实现。80年代频率合成技术进入毫米波范围。频率合成技术广泛用于通信、导航、雷达和测量等设备中。测量设备采用频率合成技术能提高测量精度，并易于与微处理机相结合，实现测量的自动化。
2.2 锁相环工作原理
数字锁相环的组成：一个源极跟随器，一个齐纳二极管，一个压控振荡器，两个鉴相器（相位比较器）。鉴相器（相位比较器）的两个输入端是3和14脚，14脚可以直接与大小信号链接。鉴相器1（相位比较器1）的类型是异或门，鉴相器2（相位比较器2）的类型结构是4组边沿触发器。如下图5是CD4046内部结构框图：
图5 CD4046内部电路机构框图
CD4046的引脚排列如下图6所示：
图6 CD4046的引脚排列
CD4046的引脚排列，采用16脚双列直插式，各引脚功能：
1脚是相位输出端，环路入锁时为高电平，环路失锁时为低电平。
2脚相位比较器Ⅰ的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
6、7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器Ⅱ的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
过去的锁相环多采用模拟电路构成，现在却常使用集成电路的锁相环，CD4046是一种通用的CMOS锁相环集成电路，它的特点是把电源电压范围在3V到18V之间，
输入阻抗高，动态功耗很小，在中心频率为10kHz下功耗只有600uw左右，属于微功耗器件！
锁相环频率合成器是基于锁相环路的同步原理，是由一个高准度高稳定度的参考晶体振荡器合成多个离散频率！而且锁相环还有许多优点：
1）锁相环在锁定时无剩余频差；
2）锁相环具有良好的窄带载波跟踪性能；
3）锁相环具有良好的宽带调制跟踪性能；
4）门限性能好；
5）锁相环电路易于集成，已有大量的集成锁相环电路问世，许多行业都运用了锁相环来合成频率。
2.3 频率合成器的性能指标
在以下的性能指标中，转换时间在收发信机设计中将很大的程度上影响通信传输的有效性指标。每一次发送接收的改变，都要经历一次频率合成的跟踪锁定过程。频率合成器的性能需要一系列指标来表征，一般以下述基本指标衡量其优劣：频率范围、频率分辨力、频率转换时间、频率准确度和稳定度、频谱纯度、系列化、标准化及模块化的可实现性、成本、体积及质量。
1）频率范围：指频率合成器输出频率最高和最低之间的频段宽度。一般来说，频率范围决定于压控振荡器的频率范围。
2）频率间隔：指频率合成器2个相邻输出频率点之间的间隔，频率范围和频率间隔共同决定了信道数
3）转换时间：指频率值发生改变时完成转换并达到锁定所需的时间。
4）噪声：表征了输出信号的频率纯度，其中包括相位噪声和寄生电路干扰。
在以上性能指标中，转换时间在收发信机设计中将很大程度上影响通信传输的有效性指标。每一次发送接收频率的改变，都要经历一次频率合成的跟踪锁定过程，当频率转换间隔较大时可能用时也较多，这个过程不能进行有效的数据传输，因而降低了有效的信道容量。在锁相频率合成器设计中，尽量减小捕捉时间是本次设计需要注意的重点。
2.4 锁相环的主要指标
锁相环路有许多性能，如锁定，跟踪，失锁功能！
锁定：相位差接近于一个固定的字，频率调节变化为0，而且这种状态会一直保持下去。
跟踪：跟踪是相位和输入参考频率在一定的范围内，以一定的速率变化，并且是以相同的规律跟随变化，这时就把这一过程视为跟踪过程，这种过程是在锁定的情况
下才能进行的！
失锁：这种失锁是瞬时频差不能为0的状态下，原来的环路是失锁的，但是环路能通过自身调节进入锁定的！
3 各单元模块电路的设计与实现
3.1 系统原理框图
数字式锁相环频率合成器的整个原理图如下图7所示：
图7 系统原理框图
3.2 信号源产生电路的设计
这个设计中由套环式振荡器电路产生信号源，组成部分是晶体振荡器和非门组合而成！如图8所示：
图8 套环式振荡器电路
这个设计之所以选择这个电路作为信号源产生电路是因为该电路很容易产生振荡信号，前三级与非门电路组成无稳态振荡器，最后一个门电路用作缓冲输出，电阻R1，电容C1，电压U2，电阻R2，电容C2与Y1组成了一个可提供与晶体谐振频率相近的振荡频率，显出电容特性！
3.3 分频器电路设计
电路中锁相环鉴相器的鉴相频率有一定的范围，当晶体振荡产生一个稳定的频率的信号源后，需要一个分频器，使其进入锁相环的信号的频率在取值范围中，这样就
可以使其鉴相器能识别该输入信号的频率！分频器电路模块如下图9所示：
图9 分频器电路原理模块
3.4 可变分频器的电路设计
MC145152 是摩托罗拉公司生产的大规模集成电路 ,它是一块采用半行码输入方式置定、由14根并行输入数据编程的双模 CMOS - LSI 锁相环频率合成器, 该芯片内含参考频率振荡器、可供用户选择的参考分频器 (12乘以8ROM参考译码器和12bit 除以R计数器 )、双端输出的鉴相器、控制逻辑、10位可编程的10bit除以N计数器、6位可编程的6bit除以A计数器和锁定检测等部分。
MC145152 的管脚排列如图 10所示：
图10 MC145152引脚排列
MC145152是由两部分构成的：第一部分是可预置的十进制减计数器，第二部分是“0”
输出R-S触发器。MC145152有四个输出端Q
O -Q
3，
作为多级级联使用，并且它的输入端
也多，除了时钟端，时钟禁止端和清零端外，还有与Q
O -Q
3
相对应的四个预置数输入
端P
0-P
3
，以及预制控制端PE，为了完善电路的功能，还有个级联反馈输入端CF。其实MC145152就是由4个触发器和几个进位及反馈门电路组成。它的功能表如
下表1所示：
表1 MC145152功能表
输入输出
CP EN PE C P0 P1 P2 P3 ＆＆＆ 1 ＆＆＆＆＆＆ 1 0 d1 d2 d3 d4 0 0 0 0 ＆＆＆＆＆ 1 0 0 ＆＆＆＆Q0 Q1 Q2 Q3 0 0 0 0 d1 d2 d3 d4
不计数
不计数
表1就是1MC145152功能对照表
CF与Oc的关系对照表如表2所示：
表2 CF与Oc的关系对照表
输入输出
CF 1 0 Q0 Q1 Q2 Q3
0 0 0 0
0 0 0 0
Oc
1
表一直接体现了清零，预置与计数的功能。只要Cr为“0”点平或者正脉冲，那么计数器的输出端都置为“0”电平。只要Cr为“0”，PE为“1”那么P0到P4的数据对应到Q0到Q3的输出端上。在时钟上升沿使，计数器将做减计数。
表二是级联反馈段，计数器内部数据与Oc输出端的关系。当CF为“1”时，并且计数器内部Q0到Q3都置为“0“时，则R-S触发器置数，Oc输出端为”1“电平。这就是R-S触发器置数的唯一条件。若CF端置为“0”电平，计数器内部数据置为“0”电平，那么Oc端输出的电平就是“0”。
3.5 锁相环的电路设计
锁相环在整个系统中起着关键性的作用，为了使电路更加简单，我使用了锁相环CD4046集成芯片，芯片里面包含了晶体振荡器，分频器，鉴相器，环路滤波器！锁相环原理框图如下图11所示：
图11 锁相环原理框图
4 硬件电路的仿真与测试
4.1 proteus仿真
为了测试该设计的可行性，首先在电脑上用protues对其进行了电路功能的仿真，电路原理图如图12所示。仿真时，可用示波器读观察的数据，示意图13如下：
图12 protues仿真的实验电路图
图13 protues仿真时示波器观测实验数据
4.2 protel画的PCB板
仿真后，就要搭建实际电路，就要采用PCB板制作电路，然后打印电路板。现在
电路软件上画出电路PCB板图，PCB板所画电路原理图如下图14所示：
图14是整个系统的电路图，这个电路图在软件里面可以实现基本的数据测量。
图15 锁相环及其晶体振荡器部分电路图
综合课程设计 频率合成器的设计与仿真
前言 现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。 本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。 一、频率合成器简介 频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就成为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。其主要技术指标包括频率范围、频率间隔、准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。 频率合成器的合成方法有直接模拟合成法、锁相环合成法和直接数字合成法。直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快(小于100ns)，但是体积大、功耗大，成本高，目前已基本不被采用。锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。 本次实验设计的是锁相频率合成器。
锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：
锁相环（PLL）频率合成调谐器 调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。 调谐器（高频头）原理： 高频放大：把接收来的高频电视信号进行选频放大。 本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。 混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。 结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的） 一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。为了保证本机振荡器频率频率稳定，必须加上AFT系统。由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器 1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。 频率合成的方法有很多种。下图为混频式频率合成器方框图 以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。 输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。 2、锁相环频率合成器： 其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。当环路锁定时存在如下关系： ∵ fk=f0 / K 式中：fvco为压控振荡器输出信号频率。 fn=fvco / N f0 为晶振基准频率。 fk=fn K为分频系数。 ∴ fvco=N?fo / K N为可变分频器的分频系数（分频比） 彩色电视机幅载波恢复电路
第16卷 第6期V ol.16 N o.6重庆工学院学报 Journal of Chongqing Institute of T echnology 2002年12月 Dec.2002 文章编号:1671—0924(2002)06—0045—05 频率合成技术及其实现 Ξ 张 建 斌 (常州技术师范学院电信系,江苏常州 213001) 摘要:综述了两种频率合成技术的原理、特点、工程设计应注意的问题及各种实现方法。关键 词:频率合成;锁相环;直接数字频率合成;FPG A ;DSP 中图分类号:T N925+16 文献标识码:A 0 引言 高性能频率源是通信、广播、雷达、电子侦察和对抗、精密测量仪器的重要组成部分。现代通信技术的飞速发展对频率源提出了越来越高的要求。性能卓越的频率源均通过频率合成技术来实现。频率合成技术是指将一个高稳定度和高精确度的标准频率经过一定变换,产生同样稳定度和精确度的大量离散频率的技术。按频率合成技术的发展过程,可将频率合成的方法按其型式分为三大类:直接式频率合成器、锁相式频率合成器和直接数字式频率合成器。在直接式频率合成器中,基准信号直接经过混频、分频、倍频、滤波等频率变换,最后产生大量离散频 率的信号。这种方法虽然频率转换时间短、并能产生任意 小数值的频率间隔,但由于其频率范围有限,而更重要的是由于其中采用了大量的混频、分频、倍频、滤波等电路,使频率合成器不仅带来了庞大的体积和重量,耗电多、成本高,而且输出的谐波、噪声及寄生频率多且难以抑制,因而现在已很少使用。 1 频率合成器的原理 1.1 锁相频率合成器[1] 锁相频率合成器基于锁相环(P LL )进行工作,其基本组成如图1所示 : 图1 P LL 的基本组成 图1中,f r 为标准频率,发射系统中为晶体振荡器产生的标准频率信号,接收系统中为收到的标准频率信号。 f 0为锁相环路输出信号的频率。当环路锁定时,则有f 0=Nf r 。因此,通过频率选择开关改变分频比N ,可使压控振 荡器的输出信号频率被控制在不同的频道上,其频道间隔即频率分辨率为f r 。这便是锁相频率合成器的基本工作原理,图1所示也称为单环频率合成器。图1的单环频率合成器存在一些缺陷,以致于难于同时满足合成器在频带宽 度、频率分辨率和频率转换时间等多方面的性能要求。因此,实际常采用多环频率合成器、双模分频频率合成器或小数分频频率合成器等方法来解决这些矛盾。 1.2 直接数字频率合成器(Direct Digital Frequency Synthesis ———DDS )1. 2.1 DDS 的基本原理 直接数字式频率合成技术是根据周期信号的波形特点(一个周期内不同的相位处对应不同的电压幅度)、 Nyquist 取样定律及数字计算技术,把一系列事先对模拟周 Ξ收稿日期:2002-09-03 作者简介:张建斌(1966-),男(汉族),陕西人,副教授,主要从事频率合成、无线通信研究.
锁相频率合成器的设计 引言： 锁相频率合成器是基于锁相环路的同步原理，有一个高准确度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环的作用产生需要的频率。 一． 设计任务和技术指标 1. 工作频率范围：300kHz —700kHz 2. 电源电压：Vcc=5V 3. 通过原理图确定电路，并画出电路图 4. 计算元件参数选取电路元件（R1，R2，C1及环路滤波器的配置） 5. 组装连接电路，并测试选取元件的正确性 6. 调试并测量电路相关参数（测量相关频率点，输出波形，频率转换时间t c ） 7. 总结并撰写实验报告 二． 设计方案 原理框图如下： 由上图可知，晶体振荡器的频率f i 经过M 固定分频后得步进参考频率f REF ，将f REF 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出U d 正比于两路输入信号的相位差，U d 经环路滤波得到一个平均电压U c ，U c 控制VCO 频率f 0的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或某一直流电平。锁定后的频率为f i /M=f 0/N=f REF 即f 0=(N/M)f i =Nf REF 。当预置分频数N 变化时，输出信号频率f 0随着发生变化。 三． 电路原理与设计 （一） 晶体振荡器的设计 用2.5M 晶体和非门组成2.5MHz 振荡器。如下图所示： （二） M 分频电路
分频器选用74LS163，M=100 （三）锁相环的设计 CD4046压控振荡电路图如下： 数字锁相环CD4046有两个鉴相器、一个VCO、一个源极跟随器（本实验未用）和一个齐纳二极管组成。鉴相器有两个共用的输入端PCA IN和PCB IN，输入端PCA IN既可以与大信号直接匹配，又可间接与小信号相接。
四川师范大学本科毕业设计 基于数字式锁相环频率合成器的设计与实现 学生姓名 院系名称 专业名称 班级级班 学号 指导教师 完成时间年月日
基于数字式锁相环频率合成器的设计与实现 电子信息工程专业 学生姓名指导老师 摘要随着通信信息技术的快速发展，信号产生的方式多种多样，然而数字式锁相环频率合成器在信号产生技术中扮演了越来越重要的作用，数字式锁相环频率合成器在频率频率稳定度和频谱纯度上，频率输出个数上有着巨大的优势，是其他器件所不能代替的！因此在军用和民用雷达领域，各种导航器以及通信领域广泛运用！ 基于此，本人设计了一个由晶体振荡器和分频器，锁相环路（鉴相器，低通滤波器，压控振荡器）组成的数字式锁相环频率合成器，晶体振荡器的作用是产生一个固定的频率，然后通过分频器得到一个基准频率，锁相环路对基准频率进行频率合成，到最后，合成后的频率经过放大器，使不同的频率的幅度稳定在一定的范围内，这样的话不会是信号不会随着输出频率的变化而减少！ 数字式锁相环频率合成器是开环系统的，频率转换时间很短，分辨率也较高，结构相对简单，成本也不高，输出的频率在稳定度和精准度上也有很大的优势。但是，由于毕业在即时间紧张，本人经验有些不足，希望老师和同学们帮助与指导。 关键词：锁相环频率合成晶体振荡器分频器锁相环路
The Design and Implementation of Digital Pll Frequency S ynthesizer Abstract With the rapid development of communication technology, signal way is varied, but in signal digital phase locked loop frequency synthesizer technology plays an increasingly important role, digital phase locked loop frequency synthesizer on the frequency stability and frequency spectrum purity, frequency output factor has a huge advantage, is cannot replace by other device! So in the field of military and civilian radar, navigator, and widely used communication field. Based on this, I designed a by the crystal oscillator and a frequency divider, phase locked loop (phase discriminator, low-pass filter, a voltage controlled oscillator) consisting of digital phase locked loop frequency synthesizer, the effect of crystal oscillator is a fixed frequency, then a reference frequency is obtained by frequency divider, phase locked loop frequency synthesis was carried out on the fundamental frequency, in the end, after the synthesis of frequency through the amplifier, the size of the different frequency stability in a certain range, so not the signals are not as the change of output frequency and less! Digital phase locked loop frequency synthesizer is the open loop system, frequency conversion time is short, the resolution is higher also, structure is relatively simple, the cost is not high, the output frequency of the in stability and precision also has a great advantage. However, due to the graduation of time is tight, I experience some shortage, hope the teacher and the students help and guidance. Key words: Phase-locked loop Frequency synthesis Crystal oscillator Divider Phase locked loop
锁相环频率合成技术及其应用 在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。锁相环频率合成器成为固态调频发射机重要的组成部分。 锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。 将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。 控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。 频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。 固态调频发射机中的频率合成器采用间接合成法。间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。 1锁相环基本工作原理 一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。 当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。两个频率之间的相位差不随时间变化而是一个恒定的常数，这时环路就进入“锁定”状态。 当环路已处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。而环路不处于锁定和跟踪状态，这个动态过程称为“失锁”过程。 从上述分析可知，鉴相器有两个主要功能：一个是频率牵引，另一个是相位锁定。 2锁相环频率合成器工作原理 锁相环路总是有可编程分频器加在压控振荡器VCO和鉴相器PD之间。在锁相环路中加入可编程分频器可以起到两个很关键的作用：首先是不改变输入参考频率就可以改变压控振荡器VCO的输出频率，为实际应用提供了方便；其次是提高输出频率的分辨率和降低鉴相器的参考频率，进一步提高输出频率的精确度和稳定度。 但是，在目前的技术条件下，可编程分频器的最高工作频率约30MHz。而调频广播频段为87～108MHz，显然，工作频率太高而不能直接使用可编程分频器。在这种情况下，通常在可编程分频器前端加入一个前置固定分频模数为M的ECL分频器，如图2所示。ECL固定分频器的工作频率可高达几GHz。当环路锁定时，这种频率合成器的输出频率为f o=N（Mf i）
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。如图3-4所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制VCO，使它的频率改变； 5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N和R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz，通过内部固定数字频率分频器生成5KHz或6.25KHz的参考频率。VCO振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图3-5所示。 N=F VCO/F R N：分频次数 F VCO：VCO振荡频率
基于MC145152+MC12022+MC1648L+LM358 的锁相环电路 一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征： （1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。 （2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。 （3）它有一个参考振荡器，可外接晶体振荡器。 （4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。 （5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频 器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信 号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中 鉴相，输出的误差信号（φR、φV）经低通滤波器形成 直流信号，直流信号再去控制压控振荡器的频率。 当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和 准确度的任意频率。原理框图如右图：
PLL(Phase Locked Loop)锁相环 锁相环的基本组成 PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PL L,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phas e Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Control led Oscillator）三部分组成，锁相环组成的原理框图如图所示。 PLL原理框图 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 锁相环的工作原理 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。P LL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件 板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同
基于锁相环的频率合成电路设计 0 引言 锁相环简称PLL，是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。自从20 世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。 1 锁相环及频率合成器的原理 1．1 锁相环原理 PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。PLL通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，PLL组成的原理框图如图1所示。 PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。
锁相环的发展历史、运用和芯片介绍 摘要：本文分三个部分，主要介绍了锁相环的发展历程，以及频率合成器在现代数字电路系统中的运用，最后，介绍了两块锁相环芯片：集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。让我们对锁相技术有比较好的认识和理解。 关键字：锁相环频率合成器锁相环芯片 引言：在当今数字电路高速发展的时代，集成电路的规模越来越大，集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。所以，无论是哪一方面的电路设计，都离不开锁相技术，了解其基本的知识，能对我们理解电路有更好的帮助。 正文： （一）锁相环路的发展历史 锁相技术是通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用的一门重要的自动反馈控制技术。 锁相技术是实现相位自动控制的一门科学，是专门研究系统相位关系的新技术。从30年代发展开始，至今已逐步渗透到各个领域，早期是为了解决接收机的同步接收问题，后来应用在了电视机的扫描电路中，特别是空间技术的出现，极大推动了锁相技术的发展。近来，锁相技术的应用范围已大大拓宽了，在通信、导航、雷达、计算机直
至家用电器。与此同时，锁相技术的结构也从基本的两阶发展到了三阶甚至高阶，从单环发展到了复合强，其中鉴频鉴相器之所构成的锁相环路因其具有易于集成、锁定速度快、锁定范围宽等优点，成为如今广泛应用的一种结构。 对锁相原理的数学理论描述方面，可追溯到20世纪30年代。1932年，在已经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送载检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送送信号。而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。而要保持两个振荡信号频率相等，则必然要使这两个信号相位位差保持恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。但当时，这一理论并未得到普遍重视，直到1947年，锁相技术才第一次得到实际的应用，被运用在电视机的水平扫描线的同步装置中。50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，Lindsy和Charles在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线经理论分析，直到目前，各国学者仍在对锁相理论和运用进行着广泛而深入的研究。由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。
基于单片机的锁相环频率合成器设计毕业设计 目录 摘要 ...................................................................................................... 错误！未定义书签。Abstract ..................................................................................................... 错误！未定义书签。1绪论 .. (1) 1.1 设计背景及意义 (3) 1.2 锁相环频率合成器综述 (3) 2基于单片机的锁相环频率合成器方案设计与论证 (4) 2.1 课题研究的内容与要求 (4) 2.2 方案的设计与选择 (4) 2.3 设计原理 (5) 2.3.1 锁相环基本原理 (6) 2.3.2 锁相频率合成器的基本原理 (8) 3 基于单片机的锁相环频率合成器设计方案 (10) 3.1 硬件系统的设计 (10) 3.1.1 74HC4046 (10) 3.1.2 CD4522 (15) 3.1.3 LCD1602 (16) 3.1.4 AT89C51单片机 (18) 3.2 软件系统设计 (22) 3.2.1 软件系统主程序流程图 (22) 3.2.2 键盘扫描流程图 (23) 3.2.3 脉冲计数流程图 (24) 4 电路仿真 (25) 4.1 仿真软件介绍 (25) 4.1.1 proteus (25) 4.1.2 Keil编译软件 (26) 4.2 硬件电路仿真 (27) 4.2.1 锁相环模块 (27) 4.2.2 4522分频器模块 (28) 4.2.3 单片机模块 (29) 4.2.4 显示及按键模块 (30) 结论 (31) 致谢 (32) 参考文献 (33) 附录 (34) 附录A High Speed Digital Hybrid PLL Frequency Synthesizer (34) Abstract (34)
锁相环频率合成器的原理与设计 2.1 锁相环的基本原理和基本公式 对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性 将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。一个典型的频率合成器原理框图如图1所示。设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式： (1) 其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。 随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。 下面对锁相环同步状态下的线性性能进行分析。 锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ’o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为： (1)闭环传递函数：
2.2 锁相环的设计 (1)鉴相器 在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。它具有以下特点： ①环路的相位锁定性能具有理想二阶环的特性。 ②输出纹波小。 ③具有鉴频鉴相的功能，鉴相范围宽，捕捉带等于同步带。 ④便于集成，调整方便，性能可靠。 (2)环路滤波器 环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。具体电路如图2所示。 该滤波器是由C1、C2、R2组成的二阶滤波器和R3、C3组成的辅助滤波器所合成，可以将电流泵鉴相器输出的鉴相电流转换成控制电压。辅助滤波器的作用是抑制 鉴相频率的输出纹波，而对整个滤波器的极点没有影响，所以在推算环路方程时，可以不做考虑。
锁相环频率合成器的仿真设计 1任务 设计一个具有输出jhhug 频率等于N/M输入频率功能的锁相环频率合成电路，并用Proteus 完成仿真。电路示意图如下图所示。 2基本要求 分别用地址开关控制M分频和N分频，当输入信号频率10kHz时，使输出信号频率能在1kHz—200kHz范围内步进变化，步进值为0.5kHz和5kHz。 3提高要求 分别用“加”、“减”按钮开关控制M分频和N分频，当输入信号频率10kHz时，使输出信号频率能在1kHz—200kHz范围内步进变化，步进值为0.5kHz和5kHz。 RC有源滤波器的仿真设计 1任务 设计一组RC有源滤波器电路，它们分别为低通滤波器、高通滤波器、带阻滤波器、和全通滤波器，并用Proteus完成仿真。 2基本要求 二阶低通滤波器：截止频率f0=1kH z±10%，通带增益<3，Q<10； 二阶高通滤波器：截止频率f0=100H z±10%，通带增益<3，Q<10； 二阶带通滤波器：中心频率f0=3kH z±10%，通带增益<5，Q<10； 二阶带阻滤波器：中心频率f0=50H z±10%，Q<10； 一阶全通滤波器：频率f0=1kH z±10%，通带增益=1，相移=90°； 3提高要求 分别将上述电路进行组合，使之成为一些实用的电路。并综合出调整电路参数改变性能指标的方法。
图1 系统示意图 信号合成电路的仿真设计与制作 1任务 设计制作一个具有产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和三角波功能的电路。系统示意图如图1所示： 2基本要求 2.1方波振荡器的信号经分频与滤波处理，同时产生频率为1kHz 和3kHz 与5kHz 的正弦波信号，这三种信号应具有确定的相位关系；产生的信号波形无明显失真；幅度峰峰值分别为6V 与2V 和1.2V； 2.2制作一个由移相器和加法器构成的信号合成电路，将产生的1kHz 和3kHz 正弦波信号，作为基波和3次谐波，合成一个近似方波，波形幅度为5V，合成波形的形状如图2所示。 图2利用基波和3次谐波合成的近似方波 2.3再用5kHz 的正弦信号作为5次谐波，参与信号合成，使合成的波形更接近于方波，波形幅度为5V； 2.4根据三角波谐波的组成关系，设计一个新的信号合成电路，将产生的1kHz、3kHz、5kHz 各个正弦信号，合成一个近似的三角波形，波形幅度为5V； 3提高要求 合成波形的幅度与直流电平能数字设置和数控步进可调，步进值为0.5V 和0.05V； 1KHz 正弦波
通信专业课程设计——基于锁相环的频率合成器的设计 设 计 报 告 姓名：曾明 班级：通信工程2班 学号：2008550725 指导老师：粟建新
目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (4) （一）、振荡源的设计 (4) （二）、N分频的设计 (4) （三）、1KHZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、电路板制作 (7) 七、调试步骤 (8) 八、实验小结 (8) 九、心得体会 (9) 十、参考文献 (9) 附录：各芯片的管脚图 (10)
锁相环CD4046设计频率合成器 内容摘要： 频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用， 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 关键词：频率合成器CD4046 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 1kHz 2．频率稳定度f ≤1KHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO
摘要 在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域,都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好,但其频率单一，或只能在极小的范围内进行微调。 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。 本课题给出一种以单片集成PLL芯片74HC4046为核心，并通过AT89C51 单片机对74HC4046进行控制来实现锁相频率合成器的设计方法，设计一个由单片机、定时计数器及单片集成锁相环路组成的可编程控制频率合成器。本文在介绍了74HC4046芯片的内部功能结构的基础上，探讨了锁相频率合成器的基本原理和工作特性,给出了74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。该设计经仿真测试证明,锁相效果良好,结构精简，性能可靠。 关键词:74HC4046； AT89C51；频率合成器
Abstract In the design and development process of modern electronic technology, especially in communication, radar, aviation, aerospace, instrumentation and other fields, are needed to further improve the precision offrequency frequency source is a series of high precision, high stability. In this way, the oscillator has beenunable to meet the development requirements of various applications, while the performance of crystaloscillator is good, but the single frequency, or only in the context of minimal fine-tuning. Phase locked loop is a phase error control system. It compares the input signal and the output signal of the oscillator phase difference, thereby generating an error control signal to adjust the frequency of the oscillator, in order to achieve thesame frequency and phase with the signal input. This topic is to design a composed of single-chip, timing counter and monolithic integrated PLL Programmable control frequency synthesizer, so the design process will involve a phase locked loop, frequency synthesizer and the microcontroller knowledge. This paper presents a monolithic integrated PLL chip 74HC4046 as the core, and through the AT89C51 MCU to control 74HC4046 to realize the design method of PLL frequency synthesizer. In this paper the basicfunctional structure of chip of 74HC4046, discusses the basic principle and working characteristics of PLL frequency synthesizer, the hardware structure andsoftware design method of PLL Frequency Synthesizer Based on 74HC4046 is given. The design of the simulation test, the lock-in effect is good, simple structure, reliable performance. Key words:74HC4046; AT89C51; frequency synthesizer