第一章.认识半导体和测试设备（1 本章节包括以下内容,
晶圆（Wafers ）、晶片（Dice ）和封装（Packages ） 自动测试设备（ATE ）的总体认识 模拟、数字和存储器测试等系统的介绍 负载板（Loadboards ）、探测机（Probers ）、机械手（Handlers ）和温度控制单元
(Te mp erature un its )
、晶圆、晶片和封装
1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产 和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成 的电路形式，这就是半导体工业目前正在制造的称之为 "超大规模"（VLSI ，Very Large Scale Integration ）的集成电路，通常包含上百万甚至上千万门晶体管。
半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导 体的基础之
上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为 die （我前面翻译成"晶片"，不一定准确，大家还是称之为 die 好了），它的复数形式是 dice. 每个die 都是一个完整的电路，和其他的 dice 没有电路上的联系。
die 都必须经过测试。测试一片晶圆称为 "Circuit probing" （即我们常说的 CP 测试）、"Wafer porbi ng"或者"Die sort"。在这
个过程中，每个 die 都 被测试以确保它能基本满足器件的特征或设计规格书（ Specification ），通常包括电压、 >j fl r: ft
II y 专u ■ ■■车
i 二? ■ ? ■寸 、
r . ■ 'B e t ? ? T IT P ?■?
一F V 梓窖V 吓壽=-**卷
3|| 一Ff 静27-yvf B "VHVnv& H FlhvER 云9fflt ■版 4
豐?话 乔曹■牛 —卜站?左■ 10?*莺1?—卜舉 瞒口*送進力『住签产MiH 试 S4中**区寺辄- 當蛊上值业背写创锻毛* K ， 祈冑鼻回誘二《!^二苦览测 他R 一歯皐ggbjHT 摒甲解二艺 kM'业己酸4产界時 当制造过程完成，每个
9
电流、时序和功能的验证。如果某个 die 不符合规格书，那么它会被测试过程判为失效
（fail ），通常会用墨点将其标示出来（当然现在也可以通过 Ma ping 图来区分）。
在所有的die 都被探测（Probed ）之后，晶圆被切割成独立的
dice ，这就是常说 的晶圆锯解，所有被标示为失效的
die 都报废（扔掉）。图2显示的是一个从晶圆上锯解
下来没有被标黑点的die ，它即将被封装成我们通常看到的芯片形式。 Rj* iiL*a±Sirr.s?iSuE,f tf.H
Il ■帀rrc.
[li. dr* 毗 I Pu 呷 f?-
在一个Die 封装之后，需要经过生产流程中的再次测试。这次测试称为“
Final test ” （即我们常说的FT 测试）或“ Package test ”。在电路的特性要求界限方面， FT 测 试通常执行比CP 测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确 保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过
0C 、25C 和75C 条件
下的测试，而军事用途（军品）芯片则需要经过 -55C 、25C 和125C 。r-: ■ 一」*
骨車；.冊粒》业■: -1-rt tn I *占， （TH-狂牺軒iTiS 迄产主电 气淳棲■h sr -t-*, It 竄可e PtrAt 于 ?||画4岳庚禅桁需啕厨If ：
注：本标题系列连载内容及图片均出自《
Testi ng 》 The Fun dame ntals Of Digital Semic on ductor
第一章.认识半导体和测试设备
(2 I
「一' ——二奇-J G ￡
g
芯片可以封装成不同的封装形式，图
4显示了其中的一些样例。一些常用的封装形式如
下表：
Ceramic Dual In li ne Package 陶瓷
Plastic Dual In li ne Package 塑料
Multi Chip Modules (p ackages with more tha n 1 die (formerly called hybrids
PGA : Pin Grid Array 管脚阵列
BGA : Ball Grid Array 球栅阵列
SOP : Small Outli ne Package 小型外壳
TSOP : Thin Small Outli ne Package
TSSOP : Thi n Shrink Small Outli ne Package (this one is really getti ng
small!
SIP : Si ngle Inline Package 单列直插
SIMM : Sin gle In li ne Memory Modules (like the memory in side of a
computer
QFP : Quad Flat Pack (quad in dicates the p ackage has pins on four sides
TQFP : Thin vers ion of the QFP MQFP :
Metric Quad Flat Pack
DIP : 插式
Dual In li ne Package (dual in dicates the p ackage has pins on two sides 双列直 CerDIP : PDIP :
MCM :
第一章.认识半导体和测试设备（3
二、自动测试设备
随着集成电路复杂度的提高，其测试的复杂度也随之水涨船高，一些器件的测试成本甚至占到了芯片成本的大部分。大规模集成电路会要求几百次的电压、电流和时序的测试，以及百万次的功能测试步骤以保证器件的完全正确。要实现如此复杂的测试，靠手工是无法完成的，因此要用到自动测试设备（
ATE, Automated Test Equipment )。
ATE是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试程序的指令来控制测试硬件。测试系统最基本的要求是可以快速且可靠地重复一致的测试结果，即速度、可靠性和稳定性。为保持正确性和一致性，测试系统需要进行定期校验，用以保证信号源和测量单元的精度。
当一个测试系统用来验证一片晶圆上的某个独立的Die的正确与否，需要用
ProbeCard来实现测试系统和Die之间物理的和电气的连接，而ProbeCard和测试系统内
部的测试仪之间的连接则通过一种叫做“Load board ”或“ Performanee board "的接口
电路板来实现。在CP测试中，Performanee board和Probe card 一起使用构成回路使电信号得以在测试系统和Die之间传输。
当Die封装出来后，它们还要经过FT测试，这种封装后的测试需要手工将一个个这
些独立的电路放入负载板（Load board ）上的插座（Socket）里，这叫手工测试（hand test）。一种快速进行FT测试的方法是使用自动化的机械手（Handler），机械手上有一
种接触装置实现封装引脚到负载板的连接，这可以在测试机和封装内的Die之间提供完整
的电路。机械手可以快速的抓起待测的芯片放入测试点（插座），然后拿走测试过的芯片并根据测试Pass/fail的结果放入事先定义好的相应的Bin区。
三、半导体技术
有一系列的方法被用来生产和制造数字半导体电路，这些方法称为半导体技术或工
艺，常用的技术或工艺包括：TTL (Tra nsistor-Tra nsistor Logic a.k.a. bipo lar logic, ECL (Emitter Coup led Logic, SOS (Silicon on Sapp hire, and CMOS (Co mp lime ntary Metal-
Oxide Semiconductor。不管什么技术或工艺，出来的产品都要经过测试，这里我们关注数字TTL和CMOS 电路。
第一章.认识半导体和测试设备（4
四、数字和模拟电路
过去，在模拟和数字电路设计之间，有着显著的不同。数字电路控制电子信号，表现为逻辑电平“ 0”和“ 1”，它们被分别定义成一种特殊的电压分量，所有有效的数字电路数据都用它们来表示，每一个“0”或“ T表示数据的一个比特（bit ）位，任何数值都
可以由按照一定顺序排列的“ 0”“1”比特位组成的二进制数据来表示，数值越大，需要的比特位越多。每8个比特一组构成一个Byte，数字电路中的数据经常以Byte为单位进
行处理。
不同于数字信号的“ 0”“1 ”界限分明（离散），模拟电路时连续的一一在任何两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来表示数值，我们常见的也是最常用的模拟电路实例就是运算放大器，简称运放。
为帮助理解模拟和数字电路数值的基本差别，我们可以拿时钟来比方。“模拟”时钟上的指针连续地移动，因此所有的任一时间值可以被观察者直接读出，但是所得数值的准确度或者说精度取决于观察者认知的程度。
而在“数字”时钟上，只有最小增量以上的值才能被显示，而比最小增量小的值则无法显示。如果有更高的精度需求，则需要增加数据位，每个新增的数据位表示最小的时间增量。
有的电路里既有数字部分也有模拟部分，如AD转换器（ADC）将模拟信号转换成数
字信号，DA转换器（DAC）贝相反，我们称之为“混合信号电路” （Mixed Signal Devices）。另一种描述这种混合电路的方法则基于数字部分和模拟部分占到电路的多少：数字部分占大部分而模拟部分所占比例较少归于数字电路，反之则归于模拟电路。
第一章.认识半导体和测试设备（5
五、测试系统的种类
一般认为测试系统都是通用的，其实大部分测试系统的设计都是面向专门类型的集成 电路，这些专门的电路包括：存储器、数字电路、模拟电路和混合信号电路；每种类型下 还可以细分成更多种类，我们这里只考虑这四种类型。
5.1存储器件类
Uli b* mr
我们一般认为存储器是数字的，而且很多 DC 测试参数对于存储类和非存储类的数
字器件是通用的，虽然如此，存储器的测试还是用到了一些独特的功能测试过程。带内存 的自动测试系统使用一种算法模式生成器( APG algorithmic pattern generator )去生 成功能测试模型，使得从硬件上生成复杂的功能测试序列成为可能，这样我们就不用把它 们当作测试向量来保存。存储器测试的一些典型模型包括：棋盘法、反棋盘法、走
1、蝶形法，等等” APG 在器件的每次测试时生成测试模型，而不带内存的测试系统 将预先生成的模型保存到向量存储区，然后每次测试时从中取出数据。存储器测试通常需 要很长的测试时间去运行所要求的测试模型，为了减少测试成本，测试仪通常同时并行测 试多颗器件。
5.2 模拟或线形器件类 —「ik
模拟器件测试需要精确地生成与测量电信号，经常会要求生成和测量微伏级的电 压和纳安级的
电流。相比于数字电路，模拟电路对很小的信号波动都很敏感， DC 测试参 数的要求也和数字电路不一样，需要更专业的测试仪器设备，通常会按照客户的选择在设 计中使用特殊的测试仪器甚至机架。模拟器件需要测试的一些参数或特性包括：增益、输 入偏移量的电压和电流、线性度、通用模式、供电、动态响应、频率响应、建立时间、过
冲、谐波失真、信噪比、响应时间、窜扰、邻近通道干扰、精度和噪声。
5.3混合信号器件类
0、走
■T nl u_ -I "ra I F <■
混合信号器件包括数字电路和模拟电路，因此需要测试系统包含这两部分的测试
仪器或结构。混合信号测试系统发展为两个系列：大部分数字电路测试结构、少量模拟测试结构的系列，被设计成用于测试以数字电路为主的混合信号器件，它能有效地进行DC 参数测试和功能测试，但是仅支持少量的模拟测试；大部分模拟电路测试结构、少量数字测试结构的系列，相反，能够精确地测试模拟参数而在功能测试上稍逊风骚。
5.4数字电路器件类
仅含有数字逻辑的电路器件可使用数字电路测试系统来完成测试，这些测试系统之间在价格、性能、尺寸、可选项上有着明显的不同。
低端的测试机被用来测试低价格或者低性能的低端产品，通常是些管脚少、复杂度低的器件；一般运行于低于20MHz的时钟频率，且只能存储少量的测试向量；用于小规模（SSI）或中规模（MSI）集成电路的测试。
高端的测试机则是速度非常快（时钟频率高）、测试通道非常多的测试系统；时钟频率通常会达到400MHz并能提供1024个测试通道；拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模（VLSI）集成电路，但是昂贵的成
本阻碍了他们用于生产测试。
而半导体测试工业普遍使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑是非常重要的。这类测试设备多运行在50-100MHZ提供256个测试通道，通常带有一些可选的配置。
为了控制测试成本，谨慎地选择能满足器件测试需求的测试设备是非常重要的，选择功能相对于我们器件的测试要求过于强大的测试系统会使得我们的测试成本居高不下，而相反的选择会造成测试覆盖率不够；找到设备功能和成本之间的平衡是测试成本控制本质的要求。
第一章.认识半导体和测试设备（6
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。
更多企业学院： 《中小企业管理全能版》183套讲座+89700份资料 《总经理、高层管理》49套讲座+16388份资料 《中层管理学院》46套讲座+6020份资料 《国学智慧、易经》46套讲座 《人力资源学院》56套讲座+27123份资料 《各阶段员工培训学院》77套讲座+ 324份资料 《员工管理企业学院》67套讲座+ 8720份资料 《工厂生产管理学院》52套讲座+ 13920份资料 《财务管理学院》53套讲座+ 17945份资料 《销售经理学院》56套讲座+ 14350份资料 《销售人员培训学院》72套讲座+ 4879份资料 第一章.认识半导体和测试设备(1) 本章节包括以下内容， 晶圆（Wafers）、晶片（Dice）和封装（Packages） 自动测试设备（ATE）的总体认识
模拟、数字和存储器测试等系统的介绍 负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。
认识半导体和测试设备 本章节包括以下内容， ●晶圆（Wafers）、晶片（Dice）和封装（Packages） ●自动测试设备（ATE）的总体认识 ●模拟、数字和存储器测试等系统的介绍 ●负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温 度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die 都是一个完整的电路，和其他的dice没有电路上的联系。
当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die 都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。 注：本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》 第一章.认识半导体和测试设备(2)
半导体C-V测量基础 作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。 采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。
? 第一章.认识半导体和测试设备(1) 本章节包括以下内容， ●晶圆（Wafers）、晶片（Dice）和封装（Packages） ●自动测试设备（ATE）的总体认识
●模拟、数字和存储器测试等系统的介绍 ●负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温 度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。
第一章.认识半导体和测试设备(1) 本章节包括以下内容， ●晶圆（Wafers）、晶片（Dice）和封装（Packages） ●自动测试设备（ATE）的总体认识 ●模拟、数字和存储器测试等系统的介绍 ●负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温 度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。
当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。 注：本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》
半导体测试技术实践总结报告 一、实践目的 半导体测试技术及仪器集中学习是在课堂结束之后在实习地集中的实践性教学，是各项课间的综合应用，是巩固和深化课堂所学知识的必要环节。学习半导体器件与集成电路性能参数的测试原理、测试方法，掌握现代测试设备的结构原理、操作方法与测试结果的分析方法，并学以致用、理论联系实际，巩固和理解所学的理论知识。同时了解测试技术的发展现状、趋势以及本专业的发展现状，把握科技前进脉搏，拓宽专业知识面，开阔专业视野，从而巩固专业思想，明确努力方向。另外，培养在实际测试过程中发现问题、分析问题、解决问题和独立工作的能力，增强综合实践能力，建立劳动观念、实践观念和创新意识，树立实事求是、严肃认真的科学态度，提高综合素质。 二、实践安排（含时间、地点、内容等） 实践地点：西安西谷微电子有限责任公司 实践时间：2014年8月5日—2014年8月15日 实践内容：对分立器件，集成电路等进行性能测试并判定是否失效 三、实践过程和具体内容 西安西谷微电子有限责任公司专业从事集成电路测试、筛选、测试软硬件开发及相关技术配套服务，测试筛选使用标准主要为GJB548、GJB528、GJB360等。 1、认识半导体及测试设备
在一个器件封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。在电路的特性要求界限方面，FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过0℃、25℃和75℃条件下的测试，而军事用途（军品）芯片则需要经过-55℃、25℃和125℃。 芯片可以封装成不同的封装形式，图4显示了其中的一些样例。一些常用的封装形式如下表： DIP： Dual Inline Package (dual indicates the package has pins on two sides) 双列直插式 CerDIP：Ceramic Dual Inline Package 陶瓷 PDIP： Plastic Dual Inline Package 塑料 PGA： Pin Grid Array 管脚阵列
第一章.认识半导体和测试设备(1 本章节包括以下内容， ●晶圆（Wafers）、晶片（Dice）和封装（Packages） ●自动测试设备（ATE）的总体认识 ●模拟、数字和存储器测试等系统的介绍 ●负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die （我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、
电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。 注：本标题系列连载内容及图片均出自《The Fundamentals Of Digital Semiconductor Testing》 第一章.认识半导体和测试设备(2 在一个Die封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。在电路的特性要求界限方面，FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过0℃、25℃和75℃条件下的测试，而军事用途（军品）芯片则需要经过 -55℃、25℃和125℃。
半导体测试设备项目 可研报告 规划设计/投资方案/产业运营
半导体测试设备项目可研报告 半导体测试设备主要包括探针台、分选机、测试机等。其中测试功能由测试机实现，而探针台和分选机实现的则是机械功能，将被测晶圆/芯片拣选至测试机进行检测。探针台和分选机的主要区别在于，探针台针对的是晶圆级检测，而分选机则是针对封装的芯片级检测。 该半导体测试设备项目计划总投资20252.43万元，其中：固定资产投资15706.87万元，占项目总投资的77.56%；流动资金4545.56万元，占项目总投资的22.44%。 达产年营业收入42958.00万元，总成本费用33649.38万元，税金及附加393.69万元，利润总额9308.62万元，利税总额10986.26万元，税后净利润6981.47万元，达产年纳税总额4004.80万元；达产年投资利润率45.96%，投资利税率54.25%，投资回报率34.47%，全部投资回收期 4.40年，提供就业职位912个。 报告针对项目的特点，分析投资项目能源消费情况，计算能源消费量并提出节能措施；分析项目的环境污染、安全卫生情况，提出建设与运营过程中拟采取的环境保护和安全防护措施。 ......
半导体测试设备项目可研报告目录 第一章申报单位及项目概况 一、项目申报单位概况 二、项目概况 第二章发展规划、产业政策和行业准入分析 一、发展规划分析 二、产业政策分析 三、行业准入分析 第三章资源开发及综合利用分析 一、资源开发方案。 二、资源利用方案 三、资源节约措施 第四章节能方案分析 一、用能标准和节能规范。 二、能耗状况和能耗指标分析 三、节能措施和节能效果分析 第五章建设用地、征地拆迁及移民安置分析 一、项目选址及用地方案
半导体检测设备项目 初步方案 规划设计/投资分析/实施方案
摘要 该半导体检测设备项目计划总投资2034.58万元，其中：固定资产投 资1785.60万元，占项目总投资的87.76%；流动资金248.98万元，占项目总投资的12.24%。 达产年营业收入2487.00万元，总成本费用1982.55万元，税金及附 加37.32万元，利润总额504.45万元，利税总额611.35万元，税后净利 润378.34万元，达产年纳税总额233.01万元；达产年投资利润率24.79%，投资利税率30.05%，投资回报率18.60%，全部投资回收期6.88年，提供 就业职位48个。 提供初步了解项目建设区域范围、面积、工程地质状况、外围基础设 施等条件，对项目建设条件进行分析，提出项目工程建设方案，内容包括：场址选择、总图布置、土建工程、辅助工程、配套公用工程、环境保护工 程及安全卫生、消防工程等。 半导体检测设备是半导体设备的一个重要分支，占半导体设备比重在15%左右。半导体检测从设计验证到最终测试都不可或缺，贯穿整个半导体 制造过程。按照电子系统故障检测中的“十倍法则”，如果一个芯片中的 故障没有在芯片测试时发现，则在电路板（PCB）级别发现故障的成本为芯 片级别的十倍。 报告主要内容：总论、建设必要性分析、市场调研分析、投资方案、 项目建设地研究、工程设计可行性分析、项目工艺原则、环境影响分析、
项目安全规范管理、风险应对说明、项目节能评价、项目实施进度计划、项目投资方案分析、项目经济效益可行性、综合评估等。
半导体检测设备项目初步方案目录 第一章总论 第二章建设必要性分析 第三章投资方案 第四章项目建设地研究 第五章工程设计可行性分析 第六章项目工艺原则 第七章环境影响分析 第八章项目安全规范管理 第九章风险应对说明 第十章项目节能评价 第十一章项目实施进度计划 第十二章项目投资方案分析 第十三章项目经济效益可行性 第十四章项目招投标方案 第十五章综合评估
(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 201920249247.5 (22)申请日 2019.02.27 (73)专利权人 南通捷晶半导体技术有限公司 地址 226000 江苏省南通市通州区兴东街 道紫星村洋兴公路881号 (72)发明人 翁晓升 (74)专利代理机构 北京联瑞联丰知识产权代理 事务所(普通合伙) 11411 代理人 黄冠华 (51)Int.Cl. H01L 21/66(2006.01) (54)实用新型名称 一种半导体封装检测设备 (57)摘要 本实用新型公开了一种半导体封装检测设 备，包括检测台、半齿轮、手动伸缩杆和检测头， 所述检测台的上方安装有安装板，且安装板的下 侧设置有齿块，所述齿块的前后两侧均设置有第 一滑块，且第一滑块的外侧设置有第一滑槽，所 述半齿轮位于安装板的下方，且半齿轮的前侧安 装有伺服电机，所述手动伸缩杆安装在安装板的 上方，且手动伸缩杆的上方连接有放置板，所述 放置板的前后两侧均开设有第二滑槽。该半导体 封装检测设备设置有放置板、安装板、齿块和半 齿轮，半齿轮与齿块的相互啮合带动安装板间歇 性运动，使得安装板带动放置板间歇性运动，从 而延长放置板上的封装半导体的检测时间，便于 检测头对封装半导体进行充分检测。权利要求书1页 说明书3页 附图3页CN 209785881 U 2019.12.13 C N 209785881 U
权 利 要 求 书1/1页CN 209785881 U 1.一种半导体封装检测设备，包括检测台(1)、半齿轮(6)、手动伸缩杆(8)和检测头(15)，其特征在于：所述检测台(1)的上方安装有安装板(2)，且安装板(2)的下侧设置有齿块(3)，所述齿块(3)的前后两侧均设置有第一滑块(4)，且第一滑块(4)的外侧设置有第一滑槽(5)，所述半齿轮(6)位于安装板(2)的下方，且半齿轮(6)的前侧安装有伺服电机(7)，所述手动伸缩杆(8)安装在安装板(2)的上方，且手动伸缩杆(8)的上方连接有放置板(9)，所述放置板(9)的前后两侧均开设有第二滑槽(10)，且第二滑槽(10)的内部开设有定位孔 (12)，所述安装板(2)的前后两侧均安装有转杆(14)，且转杆(14)的外侧焊接有连接杆 (13)，所述连接杆(13)的上端连接有第二滑块(11)，所述转杆(14)的前侧设置有转盘(16)，所述放置板(9)内部的前后两侧均设置有固定板(18)，且固定板(18)的外侧连接有移动杆(17)，所述移动杆(17)的外侧连接有弹簧(19)，所述检测头(15)安装在检测台(1)的后上方。 2.根据权利要求1所述的一种半导体封装检测设备，其特征在于：所述安装板(2)的下侧等间距的分布有齿块(3)，且安装板(2)通过第一滑块(4)和第一滑槽(5)与检测台(1)滑动连接。 3.根据权利要求1所述的一种半导体封装检测设备，其特征在于：所述第一滑块(4)和第一滑槽(5)关于安装板(2)的中心线对称设置，且第一滑块(4)的侧剖面为“T”形结构。 4.根据权利要求1所述的一种半导体封装检测设备，其特征在于：所述放置板(9)的侧剖面为“U”形结构，且放置板(9)的最高点低于检测头(15)的最低点。 5.根据权利要求1所述的一种半导体封装检测设备，其特征在于：所述连接杆(13)的下端通过转杆(14)与安装板(2)构成转动机构，且连接杆(13)的上端与第二滑块(11)为铰接连接。 6.根据权利要求1所述的一种半导体封装检测设备，其特征在于：所述移动杆(17)设置有2组，且相邻2个移动杆(17)通过弹簧(19)构成弹性结构，并且移动杆(17)与放置板(9)和固定板(18)均为铰接连接。 2
半导体测试理论1 测量可重复性和可复制性(GR&R) GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。 从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。 如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。 当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响： 1、测试标准 2、测试方法 3、测试仪器 4、测试人员 5、环境因素 所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。 有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R 值。 Equipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。 Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。 GR&R的计算则是由上述两个参数综合得来。 必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。 现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。 TV = sqrt((R&R)**+ PV**) 在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此 %EV=(EV/TV)x100% %AV=(AV/TV)x100% %R&R=(R&R/TV)x100% %PV=(PV/TV)x100% %R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。 电气测试可信度（Electrical Test Confidence）
第一章.认识半导体和测试设备(1) 本章节包括以下内容， 晶圆（Wafers）、晶片（Dice）和封装（Packages） 自动测试设备（ATE）的总体认识 模拟、数字和存储器测试等系统的介绍 负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度操纵单元 （Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。往常许多单个的晶体管现在能够互联加工成一种复杂的集成的电路形式，这确实是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在那个半导体的基础之上，建立了许多独立的
单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大伙儿依旧称之为die好了），它的复数形式是dice.每个die差不多上一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须通过测试。测试一片晶圆称为"Circuit probing"（即我们常讲的CP测试）、"Wafer porbing"或者"Die sort"。在那个过程中，每个die都被测试以确保它能差不多满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。假如某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（因此现在也能够通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这确实是常讲的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下
4200-SCS半导体特性分析系统- 集成前沿的脉冲能力和精密DC测量，用于65nm节点及更小尺寸 Document Actions 型号：4200-SCS 主要特点及优点 直观的、点击式Windows?操作环境 独特的远端前置放大器，将SMU的分辨率扩展至0.1fA 新的脉冲和脉冲I-V能力用于先进半导体测试 新的示波器卡提供集成的示波器和脉冲测量功能 内置PC提供快速的测试设置、强大的数据分析、制图与打印、以及测试结果的大容量存储 独特的浏览器风格的软件界面，根据器件的类型来安排测试，可以执行多项测试并提供测试序列与循环控制功能
内置stress/measure、looping和数据分析用于点击式可靠性测试，包括五个符合JEDEC 的范例测试 支持多种LCR表、吉时利开关矩阵配置与吉时利3400系列和安捷伦81110脉冲发生器等多种外围设备 包括驱动软件，支持Cascade Microtech Summit12K 系列、 Karl Suss PA-200和PA-300、micromanipulator 的8860 自动和手动探针台 先进半导体支持包括吉时利提供的IC-CAP器件建模包驱动程序并支持Cadence BSIM ProPlus/Virtuoso 和Silvaco UTMOST器件建模工具 容易使用的4200-SCS型半导体特性分析系统用于实验室级的器件直流参数测试、实时绘图与分析，具有高精度和亚fA级的分辨率。它提供了最先进的系统集成能力，包括完整的嵌入式PC 机，Windows NT操作系统与大容量存储器。其自动记录、点击式接口加速并简化了获取数据的过程，这样用户可以更快地开始分析测试结果。更多特性使stress-measure能力适合广泛的可靠性测试。 相关应用 半导体器件 片上参数测试 晶圆级可靠性 封装器件特性分析 C-V/I-V 特性分析，需选件4200-590高频C-V分析器 高K栅电荷俘获 受自加热效应影响的器件和材料的等温测试 Charge pumping用于MOSFET器件的界面态密度分析 电阻性的或电容性的MEM驱动器特性分析 光电子器件
半导体测试设备项目 计划书 规划设计/投资方案/产业运营
半导体测试设备项目计划书 半导体测试设备主要包括探针台、分选机、测试机等。其中测试功能由测试机实现，而探针台和分选机实现的则是机械功能，将被测晶圆/芯片拣选至测试机进行检测。探针台和分选机的主要区别在于，探针台针对的是晶圆级检测，而分选机则是针对封装的芯片级检测。 该半导体测试设备项目计划总投资3935.32万元，其中：固定资产投资2728.79万元，占项目总投资的69.34%；流动资金1206.53万元，占项目总投资的30.66%。 达产年营业收入9753.00万元，总成本费用7753.70万元，税金及附加76.05万元，利润总额1999.30万元，利税总额2351.12万元，税后净利润1499.47万元，达产年纳税总额851.64万元；达产年投资利润率50.80%，投资利税率59.74%，投资回报率38.10%，全部投资回收期4.12年，提供就业职位218个。 重视环境保护的原则。使投资项目建设达到环境保护的要求，同时，严格执行国家有关企业安全卫生的各项法律、法规，并做到环境保护“三废”治理措施以及工程建设“三同时”的要求，使企业达到安全、整洁、文明生产的目的。 ......
半导体测试设备项目计划书目录 第一章申报单位及项目概况 一、项目申报单位概况 二、项目概况 第二章发展规划、产业政策和行业准入分析 一、发展规划分析 二、产业政策分析 三、行业准入分析 第三章资源开发及综合利用分析 一、资源开发方案。 二、资源利用方案 三、资源节约措施 第四章节能方案分析 一、用能标准和节能规范。 二、能耗状况和能耗指标分析 三、节能措施和节能效果分析 第五章建设用地、征地拆迁及移民安置分析 一、项目选址及用地方案
2018年半导体测试设备行业爱德万分析报告 2018年1月
目录 一、聚焦测试的半导体设备龙头 (4) 1、电子测量仪器厂商的华丽升级之路 (4) 2、聚焦三大业务领域板块，产品枝繁叶茂 (7) （1）半导体和器件测试系统 (7) （1）SoC测试系统 (11) （2）机电一体化系统 (13) （3）服务、支持与新兴业务领域 (15) 二、因势择市，拾级而上 (17) 1、成长历史回顾：循行业发展，顺势而为 (17) 2、战略布局：迎产业转移，谋全局而动 (20) 3、存储器领域：从抢占先机到与时俱进 (23) 4、SoC 领域：依靠技术实现弯道超车 (25) 三、周期波动，何以抵御 (30) 1、投资冲击，龙头也非一帆风顺 (30) 2、重组改革，加强内部治理 (32) 3、外延扩张，收购谋求多元布局 (33) 4、持续研发，构筑持续的技术壁垒 (37)
爱德万：执全球牛耳，半导体测试设备行业领军企业。六十多年来，爱德万测试致力研发、不断追求创新，凭借其优秀的经营理念和尖端的技术，已成为全球最大的集成电路自动测试设备供应商之一。公司产品能够覆盖存储器、SoC、LCD 芯片、MCU 以及传感器IC 等几乎所有芯片的测试。公司业务遍布亚洲、欧洲和北美洲，并在日本、美国、德国和中国设立研发中心。根据公司年报披露，从市场份额看，近7 年来公司测试设备收入均为行业第一，2016 年公司在测试设备行业的市占率达38.98%。 自身成长的逻辑：前瞻性地调整产品和市场布局，因势择市，拾级而上。爱德万的成长历程与全球半导体产业紧密相连，主要体现在产品和市场布局两个维度。从产品布局维度看，公司抓住了半导体产业驱动力变化带来的机遇，其每一个阶段的产品特点均与时代需求紧密相关。在PC 崛起催生的存储器时代，公司抢先布局并长期深耕存储器测试机领域，数十年来形成了多项技术优势和丰富的客户资源，市场份额遥遥领先。在消费电子带动的SoC 时代，公司紧跟时代潮流推出相应的测试系统，并率先推出首台开放式架构SoC测试机，市场份额逐渐稳步上升；从市场布局维度看，公司充分把握了半导体产业转移时机，完成了从崛起到海外扩张的一系列成长过程。在美国向日本的第一次产业转移中，公司凭借产业中心的区位优势跨足半导体测试领域，并迅速崛起。在接下来的两次产业转移中，公司富有预见性地在相应的产业中心设立子公司，第一时间将业务拓展至海外新市场，为奠定日后的市场地位打下基础。自2011 财年以来，公司海外
第一章.认识半导体和测试设备（1 本章节包括以下内容, 晶圆（Wafers ）、晶片（Dice ）和封装（Packages ） 自动测试设备（ATE ）的总体认识 模拟、数字和存储器测试等系统的介绍 负载板（Loadboards ）、探测机（Probers ）、机械手（Handlers ）和温度控制单元 (Te mp erature un its ) 、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产 和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成 的电路形式，这就是半导体工业目前正在制造的称之为 "超大规模"（VLSI ，Very Large Scale Integration ）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导 体的基础之 上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为 die （我前面翻译成"晶片"，不一定准确，大家还是称之为 die 好了），它的复数形式是 dice. 每个die 都是一个完整的电路，和其他的 dice 没有电路上的联系。 die 都必须经过测试。测试一片晶圆称为 "Circuit probing" （即我们常说的 CP 测试）、"Wafer porbi ng"或者"Die sort"。在这 个过程中，每个 die 都 被测试以确保它能基本满足器件的特征或设计规格书（ Specification ），通常包括电压、 >j fl r: ft II y 专u ■ ■■车 i 二? ■ ? ■寸 、 r . ■ 'B e t ? ? T IT P ?■? 一F V 梓窖V 吓壽=-**卷 3|| 一Ff 静27-yvf B "VHVnv& H FlhvER 云9fflt ■版 4 豐?话 乔曹■牛 —卜站?左■ 10?*莺1?—卜舉 瞒口*送進力『住签产MiH 试 S4中**区寺辄- 當蛊上值业背写创锻毛* K ， 祈冑鼻回誘二《!^二苦览测 他R 一歯皐ggbjHT 摒甲解二艺 kM'业己酸4产界時 当制造过程完成，每个 9
本章节包括以下内容， ●晶圆（Wafers）、晶片（Dice）和封装（Packages） ●自动测试设备（ATE）的总体认识 ●模拟、数字和存储器测试等系统的介绍 ●负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和 温度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为"超大规模"（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成"晶片"，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须经过测试。测试一片晶圆称为"Circuit probing"（即我们常说的CP测试）、"Wafer porbing"或者"Die sort"。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。
半导体测试设备项目可行性研究报告 规划设计/投资方案/产业运营
半导体测试设备项目可行性研究报告 半导体测试设备主要包括探针台、分选机、测试机等。其中测试功能由测试机实现，而探针台和分选机实现的则是机械功能，将被测晶圆/芯片拣选至测试机进行检测。探针台和分选机的主要区别在于，探针台针对的是晶圆级检测，而分选机则是针对封装的芯片级检测。 该半导体测试设备项目计划总投资22777.68万元，其中：固定资产投资15639.42万元，占项目总投资的68.66%；流动资金7138.26万元，占项目总投资的31.34%。 达产年营业收入53908.00万元，总成本费用43044.21万元，税金及附加396.48万元，利润总额10863.79万元，利税总额12758.72万元，税后净利润8147.84万元，达产年纳税总额4610.88万元；达产年投资利润率47.69%，投资利税率56.01%，投资回报率35.77%，全部投资回收期 4.30年，提供就业职位1062个。 报告根据项目的经营特点，对项目进行定量的财务分析，测算项目投产期、达产年营业收入和综合总成本费用，计算项目财务效益指标，结合融资方案进行偿债能力分析，并开展项目不确定性分析等。 ......
半导体测试设备项目可行性研究报告目录 第一章申报单位及项目概况 一、项目申报单位概况 二、项目概况 第二章发展规划、产业政策和行业准入分析 一、发展规划分析 二、产业政策分析 三、行业准入分析 第三章资源开发及综合利用分析 一、资源开发方案。 二、资源利用方案 三、资源节约措施 第四章节能方案分析 一、用能标准和节能规范。 二、能耗状况和能耗指标分析 三、节能措施和节能效果分析 第五章建设用地、征地拆迁及移民安置分析 一、项目选址及用地方案