下载文档原格式
数电课程设计报告——多路抢答器的设计姓名班级学号指导老师1、引言在电视和学校中我们会经常看到一些抢答的节目，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性，比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。
为了使这种不公平不发生，只有靠电子产品的高准确性来保障抢答的公平性。
2、设计任务及系统功能简介基本功能（1）设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
扩展功能（4）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
3、原理方框图如图3-1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成检测数码管工作情况。
图3-1 抢答器结构框图4、实现的原理与电路抢答器总体方框图如图4-1所示为总体方框图。
其工作原理为：接通电源后，后台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。
选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。
如果再次抢答必须由主持人再次按动系统清除按键。
图4-1 总体方框图单元电路设计总电路设计如图4-2所示。
本抢答器使用优先编码器74LS148、锁存器 74LS279和译码显示器74LS48实现数显抢答的功能，与其他抢答器电路相比，有结构简单、成本低、制作方便的优点。
数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。
2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。
主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。
3、抢答器对参赛选手动作的先后有很强的分辨能力。
即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。
也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。
4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。
5、画出总体电路图并列出元器件清单。
三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。
主持人清零功能由信号产生电路和锁存电路共同实现。
四、设计思路及原理模块化电路：方便电路安装和调试。
将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。
抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。
十路抢答器设计报告一、设计方案论证1、电路原理框图如下2、工作原理接通电源后，主持人按下清零开关，倒计时从30Sk开始倒计时，在倒计时进行内抢答器处于允许状态，十位选手可以抢答，当有选手按下按键，将发出一声声响，同时LED亮，显示管将显示第一位选手编号，发出同时反馈回一信号将锁存器锁定，禁止其他选手抢答。
当30s内无人按下按键，倒计时为0时，锁存器锁定，此时无法再抢答。
主持人再次按下清零键，重新计时。
二、电路设计1、倒计时电路（如图）两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数30s。
清零按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，锁存器锁定，以后选手抢答无效。
2、555时钟信号电路在倒计时电路我们需要1HZ频率的方波，根据公式f=1.44/[(R1+2R2)*C],我们可以计算得R1=15K,R2=68K,C=10uf。
电路如下3、抢答电路设计在倒计时进行时，当选手按下按键后，通过74ls147（10-4编码）进行编码后输入74ls373锁存器，再经过7404反相器取反输入74ls48，译码输入数码管显示。
同时经过7432或门反馈回一信号到74373的LE端，当有抢答时LE变成低电平，74373锁存，禁止其他信号。
4、报警电路经过74147编码后，经过7408引出一信号，当有人抢答时为输出搞电平，驱动LED和蜂鸣器。
三、proteus仿真图经过proteus软件仿真，能实现所有功能，仿真图见附录一四、制作调试过程中出现的问题及解决1、制作成实物后，首次测试时发现倒计时显示乱码，无法倒计时。
解决方法：首先对照检查线路，是否有短路，断路。
排除线路问题后，又检查555的脉冲输出是否正常，结果正常。
数电课程设计：10路抢答器鄢志伟************电子B班一、课程设计任务与要求1. 抢答器同时供10名选手或10个代表队比赛，分别用10个按钮J1 ~ J10表示。
2. 设置一个系统清除和抢答控制开关J11，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
二、课程设计目的本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
三、课程设计初始条件1．复习编码器、十进制加/减计数器的工作原理。
2．分析与设计时序控制电路。
3. 画出定时抢答器的整机逻辑电路图4.要求用集成电路：74LS00与非门、CD4511译码器和其它器件等，实现了10路定时抢答功能。
四、方案说明：对于多路抢答器的设计方案有很多，方案1：由优先编码器编码器加上控制、锁存、译码电路等构成。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
方案2：考虑抢答器的公平性，要求每一录得抢答几率应该相等，而不应该有优先的现象（理论上优先编码器确实有优先的现象，尽管这种现象的发生几率非常小）。
那么可以采用8D锁存器，8D锁存器对输出的控制是用电平信号锁存方式。
如果将输出状态的组合连接到输出控制线，使锁存器一旦响应了第一个变化的端口，则输出控制线关闭了对其他输入信号的反映，这样就可以使8D锁存器仅对第一个输入做出响应。
要是抢答器复位，可以在输出控制端口的组合电路中加入按键复位信号。
综合上述两种方案，最后决定用CD4511中的译码和复位功能，控制输入端有一个输入就发出报警和数码显示。
这种方案更加简单和容易实现。
五、课程设计原理（1）设计原理图见图1所示。
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备，用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境，确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计，包含以下几个方面的内容。
一、硬件设计：1.抢答器主控制模块：用于控制整个抢答器的工作流程，包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块：每个参赛者都有一个抢答按钮，用于在抢答时触发抢答信号，并将信号传递给主控制模块。
3.显示屏：用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块：用于接收和发送抢答信号，确保信号的稳定传输和准确记录。
二、软件设计：1.参赛者管理：可以添加、修改和删除参赛者信息，包括编号、姓名和其他个人信息。
2.抢答顺序生成算法：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.抢答计时器：记录每个参赛者的抢答时间，以毫秒为单位，确保答题时间的准确性。
4.答题结果记录：记录每个参赛者的答题情况，包括答题是否正确、答题时间和得分等信息。
三、工作流程：1.参赛者注册：在比赛开始前，将参赛者的信息录入系统，并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.比赛开始：显示屏上显示第一个参赛者的编号，并开始计时。
4.抢答过程：参赛者可以按下抢答按钮进行抢答，主控制模块接收到抢答信号后，记录抢答时间，并显示下一个参赛者的编号。
5.答题过程：参赛者按照题目进行答题，系统记录答题情况，并根据答题结果给予相应的得分。
6.比赛结束：显示屏上显示比赛结果，包括参赛者的得分和排名等信息。
四、安全性设计：1.数据备份：系统应具备数据备份功能，确保比赛数据在意外情况下的安全性。
2.故障恢复：系统应具备故障恢复功能，如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
多路智力抢答器设计报告宁德师范学院电子技术课程设计报告班级20XX级电气班姓名邱锦沃学号B20XX052128 指导老师袁秋凤设计时间20XX-5-21~20XX-5-30题目多路智力抢答器1 设计任务与要求设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参赛，他们分别的编号是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮编号与选手或是代表队的编号对应，分别是S1、S2、S3、S4、S5、S6、S7、S8。
给主持人一个控制开关，用来控制系统的清零和抢答的开始。
抢答器具有数据锁存和显示功能。
抢答开始后，若有选手或是代表队按抢答按钮，编号立即锁存，并在LED数码管上显示抢答选手的编号，同时蜂鸣器发出蜂鸣提示。
此外，要封锁输入电路，禁止其他选手或是代表队抢答，优先抢答选手或是代表队的编号一直持续到主持人将系统清零为止。
2 设计方案抢答按钮优先编码电路锁存器译码电路主持人控制按钮控制电路译码显示报警电路图1 八路数显智力抢答器原理框图3 电路设计原理1、接通电源后，支持人将开关拨到“清除”状态，抢答器处于静止状态，编号显示数码管灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答；2、抢答器完成，优先判断抢答的编号，并将编号进行锁存，然后通过译码器将编号显示在七段数码管上，并且蜂鸣器发出蜂鸣提示；3、如果再次抢答必须主持人操作“清除”和“开始”状态的开关，即需要主持人清零。
4 电路组装与调试电路组装本设计的电路载体是选用一块单面电路板。
根据仿真图，在电路板上合理排版，同时，检查元器件是否安装错误。
排好版后使用电烙铁将元器件固定于电路板，使用电烙铁时不能将烙铁头接触元器件太久，否则温度过高将会烧坏元器件，使在电路问题排查时难度加大。
在用焊锡来布置电路导线时，不能使焊锡导线太粗，否则影响弱电流流过。
电路调试电路安装完成后，接下去的过程应是观察显示数码管是否正常亮，主持人按键开关是否有清零作用，八个选手或是代表队按键开关能否进行锁存，数码管显示编号是否一致，蜂鸣器是否发出蜂鸣，每个选手按键重复调试一遍，对应功能失效则寻找相关器件导线，寻找问题并解决，达到完美实现多路智力抢答器功能。
多路抢答器课设报告
本文介绍的是一台多路抢答器的课设报告。
抢答器是为了解决日常教学活动中，老师难以同时监督大量学生的情况而设计的一套系统。
本次多路抢答器的设计分为三个部分：问题传感器，学生响应模块和答案统计模块。
问题传感器采用无线传输技术，由老师预先设定，将问题发送到每个学生的抢答器上。
学生响应模块采用红外技术，每个学生的抢答器上都安装了接收/发射器，当学生按下按钮时即可收到红外信号，并将信号发送到答案统计模块中进行统计分析。
最后，答案统计模块根据学生的答题情况进行统计并显示出所有学生的答题情况，方便老师评价每位学生的回答情况。
多路抢答器设计原理简单，方便老师对学生抢答情况进行检测，大大提高了检测和评估的效率，也能引导学生多参与到课堂活动中来。
通过本次多路抢答器的课设，让我更了解学习如何运用相关技术实现某一功能，也更加了解设计过程，为进一步深入研究打下了坚实的基础。
本科学生设计性实验报告项目组长学号成员专业电子信息工程班级实验项目名称多路抢答器指导教师及职称开课学期2014 至2015 学年上学期上课时间2014 年11 月28 日学生实验报告(三)一、实验综述1、实验要求：（1）设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、5、6、7、8。
（2）给主持人设置一个控制开关，用来控制系统的清零。
（3）抢答器具有数据锁存和显示的功能。
主持人将系统复位后，参赛者按抢答开关，则该组指示灯亮，并显示出抢答者的序号，同时发出报警声音。
（4）设置计分电路。
每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错减10分。
（5）选做：增加抢答器定时抢答功能。
抢答时间可预设，当主持人启动开始键后，定时器开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答，定时器发出短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。
2、实验所用仪器及元器件：（1）74LS1488 线－3 线优先编码器引出端符号：0－7 编码输入端(低电平有效)；EI 选通输入端(低电平有效)A0、A1、A2 编码输出端(低电平有效)GS 宽展端(低电平有效)；EO 选通输出端真值表：（2）74LS13874LS138:3 线－8 线译码器当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，138 还可作数据分配器。
管脚图：引出端符号：A、B、C 译码地址输入端;G1 选通端/(G2A)、/(G2B) 选通端（低电平有效）;Y0～Y7 译码输出端（低电平有效）功能表：(3)74LS4774LS47:10线－4线优先编码器（BCD输出）74LS47为10线－4线优先编码器，共有54/74147和54/74LS147两种线路结构型式，主要电特性的典型值如下：147将9条数据线（1－9）进行4线BCD编码，即对最高位数据线进行译码。
十路抢答器实验报告09电子B 鄢志伟0915212024 一、设计方案选取与论证对于多路抢答器的设计方案有很多，倒计时部分主要方案为由NE555产生1s的脉冲配合74ls192减计数。
主要是抢答部分设计的不同。
本实验采用的方案为：抢答器部分由74HC148优先编码器编码器进行编码，CD4511译码，74LS74的D触发器控制译码器锁存端。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
所以调试电路时，时序问题要考虑清楚。
原理框图：二、单元电路设计1、抢答部分电路：该部分电路主要就是编码、译码、抢答锁存报警，而抢答锁存报警则为电路核心。
各路开关均为四脚按键开关，在正常工作状态下，任意按下一路按键，在74ls148的输入端编码，由于74ls148在编码状态下时，GS 输出口为高电平，EO输出口会变为低电平，利用两芯片的该输出口接74ls32或门去控制蜂鸣器，即抢答时只要有按键按下，148工作，蜂鸣器发出声响提示。
十位编码74ls148芯片的A2口接非门电平反向之后控制十位数码管显示1。
十位编码器的A1和各位编码器的A0作为74ls00与非门的输入，输出接数码管个位数码管的A。
其他路同理完成编码和译码电路设计。
考虑倒计时部分需要显示30s倒计时，即数码管需要译码输出，译码和锁存端LS=0;在抢答时将四个数码管同时锁存。
考虑148的GS端正常工作为高电平，在有一路抢答时，两芯片的GS端通过00与非门后会出现一个高电平脉冲，以此作为74ls74D触发器的CLC触发Q有低变为高电平控制CD4511锁存。
2、倒计时部分电路：该部分电路设计方案较少，主要区别就在于1HZ的脉冲产生。
可以用晶振或用NE555芯片构成多谐振荡。
在本次设计中采用555，通过芯片外围电路电阻电容参数的选择实现1HZ脉冲。
NE555的1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。
微机原理课程设计多路智力竞赛抢答器设计院系：电气及自动化工程系班级：通信一班学号：学生：八多路智力竞赛抢答器设计目录一前言 (1)1设计容及要求 (1)2实验容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计容及要求：设计容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求：1．基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间（30秒）抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、实验容及方法1．组装调试抢答器电路。
2．设计可预置时间的定时电路，并进行组装和调试。
当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求。
三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
多路智力竞赛抢答器设计报告
一、题目：
任务
设计一个多路智力竞赛抢答器。
设计要求
1、基本要求
（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分
（1）扩展为10路（1～10）智力竞赛抢答器。
（2）设计抢答最长时间（30秒）限制和倒计时显示。
二、设计方案选取与论证：
获得如图所示十路30秒倒计时抢答器的原理图。
原理图由倒计时部分和抢答器部分组成。
1、原理分析
抢答器部分原理：
用10个选手按键通过二极管直接控制4511输入端，一旦按键接通，4511则使7段数码管显示相应的数字。
初始状态个位和十位数码管均显示“10”，其锁存端电位为0。
在显示数字1—9时，十位数码管保持显示“0”，a 段输出是高电平，与个位数码管的f 端输出进行运算后接入4511的锁存端。
将个位数码管的g 端输出也接至此锁存端。
观察4511真值表：
可知，和g 端输出在1—10的显示过程中至少其中之一输出高电平。
故，当抢答器部分因为按键的输入导致4511输出使得数码管显示从“00”跳变到“01”—“10”的数字时，使得两个4511连接起来的锁存端电位同时从低电平跳变为高电平，从而实现锁存功能。
锁存以后，无论按键如何输入，也不会改变数码管显示，仅当清零按键清零之后才可使锁存端电位置零。
倒计时部分原理：
倒计时部分与抢答器部分的连接控制（1）抢答器部分4511的锁存端（2）倒计时部分555的端。
倒计时部分由555定时器组成多些振荡器，产生时间脉冲，由两片74LS192计数器芯片实现减法计数。
当主持人开关打开时，倒计时预置初始数值为30减数至0，当计数至0时，锁存555使振荡器不再输出脉冲，并通过与抢答器部分的连接使抢答器部分4511的锁存端置高电平，因此当计时器从30秒倒计时至0期间无按键输入后，会同时锁存倒计时部分和抢答器部分，知道主持人开关清零为止。
2、 整机原理框图
3、 优缺点初步分析 初步分析，此原理图满足设计要求，是一个十路倒计时抢答器。
倒计时时间为30秒，主持人开关可控制清零使得电路处于初始状态，即：抢答部分显示“00”，倒计时部分时间显示初始时间“30”秒。
当主持人清零开关打开时，正常进行倒计时和抢答功能。
在情况（1）选手抢答，（2）倒计时结束，两种情况下，电路锁存，不再受选手开关影响。
缺陷在于，蜂鸣在抢答结束或倒计时结束时会长鸣，而不是短促的一声。
所以我在原理图的蜂鸣电路上加了一个开关，以使得在适当时候关闭蜂鸣功能，此开关在蜂鸣支路上，并不会对其他电路产生任何影响。
三、单元电路设计
抢答按钮
锁存器 译码器电路 数码显示
报警电路
译码器电路 数码显示 定时电路 减数电路 主持人开关
倒计时部分
倒计时部分由555定时器组成的多些振荡器参数选择需满足公式
选择电阻15千欧，68千欧。
为10u电解电容，代入数值，获得f1HZ。
此外元件用到：或非门选用芯片74ls02，二极管IN4148，计数器74LS192，4511译码芯片,7段共阴数码管，0.01u电容,470欧电阻，680欧电阻。
抢答部分
所用元件：译码器4511,7段共阴数码管，与非门74LS00，三极管8085，二脚蜂鸣，二脚开关，6脚开关（功能类似双向闸刀开关），触点开关，二极管IN4148，470欧、10千欧电阻。
此处在蜂鸣支路上加了一个开关，用以在蜂鸣长鸣时关闭蜂鸣。
主持人开关为S11，双向闸刀开关，清零时令4511锁存端及按键一端接地，此时按键即使闭合，输入4511依旧是低电平。
所以抢答器部分会清零。
见插座J1，清零时各端电平情况为，1:0；2:0。
计数器端置0，输出预置数值，显示为“30”
倒计时过程中JI插座1:0,2:1。
计数器端置1，开始减数。
无论清零或是倒计时过程中，多些振荡器一直在产生脉冲。
倒计时过程中选手抢答，蜂鸣响起，JI插座1:1,2:1。
或非门U2A使555端置0，故倒计时停止。
若倒计时结束无人应答，计数器借位端输出低电平经过或非门U2B为1，使得JI 插座1:1,2:1，使抢答和倒计时模块均锁存。
此时蜂鸣响起。
三、系统功能仿真验证和印制版图的设计
Proteus仿真结果如期满足设计要求：
进行protel布线，自己制作数码管，6脚按键封装，布线结果如图（上抢答，下倒计时）
四、硬件的装配和调试
布线共有7条条线，跳线大多通过焊盘在板正面。
由于布线不够有经验，焊盘口径设置得有些小，有些导线与焊盘距离过近，易产生短路，为焊接造成了困难。
完成制板之后，接5V电源出现很多错误。
首先是抢答器部分个位数码管有1段不亮，其次是倒计时部分显示混乱且不会计时。
考虑到数码管1段不亮的情况一定在于其引脚问题，检查得，引脚跳线焊错，重焊后数码管正常显示。
单独测试抢答部分发现7号按键不能实现锁存功能，经过详细排查，排除虚焊和短路的情况，且发现1号和10号按键可以照常锁存，从4511的真值表上可以看出，1和7的输出在g和f段是完全一样的，难以解释为什么会期中一个不能锁存。
经过长时间的研究排查，才发现所用问题出在所购4511芯片上，我所用的4511在译码7时，显示呈“7”区别于真值对应的4511输出显示“7”即 f段输出为高电平。
之后将改为，问题解决。
用万用表检查发现倒计时部分出现一段虚焊，修改后可以倒计时。
但在将两模块连接进行十路倒计时抢答功能时，发现1,7,10不能锁存，且倒计时不能在计时至0时自动锁存。
注意到按1,7,10时蜂鸣会短暂鸣一声，说明会短暂使4511锁存端置1，因此排除线路断路断路问题，并且在不加倒计时部分时，抢答部分可以正常锁存，所以可以肯定是倒计时模块的影响，考虑是R17电阻使拉低电位过低。
更换680欧电阻为270欧，2.7千欧，15千欧，测得电压并无大变化，但期间电压稍高时出现10按键可锁存现象，由此确定是电压影响。
最后使用4节电池串联得6.4V电压测试，问题全部解决，1,7,10可锁存，且倒计时至零时实现整体锁存。
五、结果分析和总结
1、设计结果：最终调试测试结果实现：主持人按键清零，抢答模块显示“00”，倒计时模块显示“30”，主持人按键开始抢答，倒计时开始，抢答时数码管显示选手序号且锁存，蜂鸣鸣响，倒计时锁存。
倒计时30秒过程无人应答，则倒计时结束电路锁存，蜂鸣鸣响。
实现全部设计要求。
2、特点分析：设计由两块板组成，便于单独调试，但由于外接短路线连接抢答模块和倒计时模块，造成偶尔有接触不良现象。
倒计时部分用了1个555定时器，同时控制2个计数器，因此不会出现竞争冒险，使得示数更加稳定。
设计的原理图使用了较少的芯片，例如2个或非门使用同一个74ls02，也省略了编码器，电路清晰明了，功能齐全，是较好的设计。
布线实现了较少的跳线，总共7根，且大多通过过孔在板正面，避免断路。
缺点在于蜂鸣没有实现短暂鸣响，而是外加开关控制。
3、心得体会：这次课程设计我花了很多心思，从研究原理图开始，力求一丝不苟，在布线和制板过程中出现较多问题，首先是对导线粗细没有很好的经验，使得电路险些出问题，其次在制板后发现很多问题，几乎失败，但是还是很耐心地排查错误，从现象推断原因，找到症结，最后终于成功。
期间我觉得收获了很多，也复习了数字电路的很多知识，重要的是有了面对困难的坚韧，不气馁不害怕，终于体会到亲手设计制板成功的喜悦。
